JPS62271427A - マスク位置合わせ方法 - Google Patents
マスク位置合わせ方法Info
- Publication number
- JPS62271427A JPS62271427A JP61115268A JP11526886A JPS62271427A JP S62271427 A JPS62271427 A JP S62271427A JP 61115268 A JP61115268 A JP 61115268A JP 11526886 A JP11526886 A JP 11526886A JP S62271427 A JPS62271427 A JP S62271427A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- marker
- alignment
- pattern
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 30
- 239000003513 alkali Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000012993 chemical processing Methods 0.000 claims 1
- 239000003550 marker Substances 0.000 abstract description 43
- 239000000758 substrate Substances 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 abstract description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、半導体１飯回路等のプロセス過程でのマスク
位置合わせの分野に関するものである。
位置合わせの分野に関するものである。
従来の技術
近年、半導体、集積回路等の製造には、パターン形成時
の工程が最も少なく簡便な方法として、マスク法が多用
されている。１枚のウェハに対し、複数のマスクパター
ンを用いる場合、各露光毎に正確な位置合わせを行い、
パターン相互の位置関係を高精度で合せることが最大の
ポイントとなる。
の工程が最も少なく簡便な方法として、マスク法が多用
されている。１枚のウェハに対し、複数のマスクパター
ンを用いる場合、各露光毎に正確な位置合わせを行い、
パターン相互の位置関係を高精度で合せることが最大の
ポイントとなる。
一般には、露光の際に用いる各マスクに、所望の各層パ
ターンとともに、予め位置合わせ用アラインメントマー
ク（以後マーカーと略する。）を設けておき、ｎ層目の
パターンは、ｎ−１層パターンとともに形成された第ｎ
−１マーカーを用いて、通常は位置合わせを行えばよい
。しかし、ｎ−１層目に形成された第ｎ−１マーカーが
１層パターン形成の際の位置合わせに使用出来ない場合
がある。
ターンとともに、予め位置合わせ用アラインメントマー
ク（以後マーカーと略する。）を設けておき、ｎ層目の
パターンは、ｎ−１層パターンとともに形成された第ｎ
−１マーカーを用いて、通常は位置合わせを行えばよい
。しかし、ｎ−１層目に形成された第ｎ−１マーカーが
１層パターン形成の際の位置合わせに使用出来ない場合
がある。
その従来例としてＰＬＺＴ光スイッチ製作工程を挙げる
。この工程は下記のように４段階に分かれる。
。この工程は下記のように４段階に分かれる。
１）ＰＬＺＴ をスパッタした基板上への第１マーカー
の形成、 ２） Ｔａ２０５ を材料とする導波路パターンの
形成、３）バッファ層（人Ｎ２Ｏ５＋ Ｔａ２Ｏ，、）
のスパｙｆｉ、４）Ａ４電極パターンの形成、 これらのうち、バッファ層を除いては、パターン形成は
全てリフトオフ法で行う。第４図にリフトオフ法の断面
工程図を示す。まず、ＰＬＺＴ薄膜４４の形成された基
板４１上にレジスト４２をスピンナー塗布し、プリベー
クの後、マスク４３を用いて水銀灯露光し現像する。こ
の場合、ボジレジヌト（人Ｚ−１４００）を用いるので
、Ｃのように未露光部分が残存する。この上に目的とす
る材料４４をスパッタ蒸着してｄレジストを除去すると
、ｅのように基板上にスパッタされた部分４５だけが残
り、所望のパターンを得ることが出来る。
の形成、 ２） Ｔａ２０５ を材料とする導波路パターンの
形成、３）バッファ層（人Ｎ２Ｏ５＋ Ｔａ２Ｏ，、）
のスパｙｆｉ、４）Ａ４電極パターンの形成、 これらのうち、バッファ層を除いては、パターン形成は
全てリフトオフ法で行う。第４図にリフトオフ法の断面
工程図を示す。まず、ＰＬＺＴ薄膜４４の形成された基
板４１上にレジスト４２をスピンナー塗布し、プリベー
クの後、マスク４３を用いて水銀灯露光し現像する。こ
の場合、ボジレジヌト（人Ｚ−１４００）を用いるので
、Ｃのように未露光部分が残存する。この上に目的とす
る材料４４をスパッタ蒸着してｄレジストを除去すると
、ｅのように基板上にスパッタされた部分４５だけが残
り、所望のパターンを得ることが出来る。
光スィッチの場合は、第１マーカー用マスク。
導波路パターン用マスク、電極パターン用マスクの３種
を用いる。各マスクには、それぞれ４カ所に位置合わせ
用マーカーが配置されている。
を用いる。各マスクには、それぞれ４カ所に位置合わせ
用マーカーが配置されている。
実際のマーカ一部分の工程断面図を第２図に示す。まず
ＰＬＺＴ 薄膜４４をスパッタした基板４１上に第１マ
スク（図示せず）を使って、第１マーカー２１をＡ４で
形成する。この第１マーカー２１を用い、第２マスク２
２を使って、レジスト２３を露光す、現像Ｃし、Ｔａ２
Ｏ５２４をスバ。
ＰＬＺＴ 薄膜４４をスパッタした基板４１上に第１マ
スク（図示せず）を使って、第１マーカー２１をＡ４で
形成する。この第１マーカー２１を用い、第２マスク２
２を使って、レジスト２３を露光す、現像Ｃし、Ｔａ２
Ｏ５２４をスバ。
夕形成ｄしてリフトオフする。第１層パターンである導
波路パターン（図示せず）と同時に基板上にｅに示す第
２マーカー２６が形成される。続いて再び第１マーカー
２１を用い、第３マスク２６を使ってレジスト２７を露
光ｆ現像ｇし、杼２８を蒸着りしてリフトオフする。第
２層パターンである電極のパターンと同時に第３マーカ
ー２９が形成される。
波路パターン（図示せず）と同時に基板上にｅに示す第
２マーカー２６が形成される。続いて再び第１マーカー
２１を用い、第３マスク２６を使ってレジスト２７を露
光ｆ現像ｇし、杼２８を蒸着りしてリフトオフする。第
２層パターンである電極のパターンと同時に第３マーカ
ー２９が形成される。
第２図ａ、ｅの右に示すものは各マーカーの平面形状で
ある。
ある。
発明が解決しようとする問題点
このような従来のマスク位置合わせ方法では、目的とす
る２種のパターン（光スィッチでは導波路パターンと電
極パターン）の位置合わせを、予め位置合わせ用に設け
た第１マーカー２１を仲介とする形で行っていた。これ
は、光スィッチの例でも明らかなように、第２マーカー
２５の材料２４がＴａ２０５ で透明であるため、第
２マーカー２５と第３マーカー２８との直接の位置合わ
せが不可能なためであった。第３図は従来の方法におけ
るマーカ一部分での位置合わせ誤差を示している。
る２種のパターン（光スィッチでは導波路パターンと電
極パターン）の位置合わせを、予め位置合わせ用に設け
た第１マーカー２１を仲介とする形で行っていた。これ
は、光スィッチの例でも明らかなように、第２マーカー
２５の材料２４がＴａ２０５ で透明であるため、第
２マーカー２５と第３マーカー２８との直接の位置合わ
せが不可能なためであった。第３図は従来の方法におけ
るマーカ一部分での位置合わせ誤差を示している。
第１マーカー２１と第２マーカー２５との最初の位置合
わせ誤差を、縦方向にσ１．横方向に６１とし、第１マ
ーカー２１と第３マーカー２９との位置合わせ誤差を同
様にσ２．ε２とすると、最終の位置合わせ誤差は、縦
方向最大でσ＝σ１＋σ２．横方向最犬ε＝６１＋ε２
となり、光スイツチ等サブミクロン単位以下の加工精度
が要求されるプロセヌにおいては、大きな問題となって
いた。
わせ誤差を、縦方向にσ１．横方向に６１とし、第１マ
ーカー２１と第３マーカー２９との位置合わせ誤差を同
様にσ２．ε２とすると、最終の位置合わせ誤差は、縦
方向最大でσ＝σ１＋σ２．横方向最犬ε＝６１＋ε２
となり、光スイツチ等サブミクロン単位以下の加工精度
が要求されるプロセヌにおいては、大きな問題となって
いた。
問題点を解決するだめの手段
本発明は上記問題点を解決するため、第２マーカーと第
３マーカーとの直接の位置合わせ法を第１マーカーを仲
介することなく行う方法である。
３マーカーとの直接の位置合わせ法を第１マーカーを仲
介することなく行う方法である。
この方法は、基板上に形成された第１アラインメントマ
ークと第１層パターン用マスクとを用いて位置合わせを
行い、第１層パターン（光スイヮチの場合は導波路パタ
ーン）形成用のレジスト層露光現像し、第１アラインメ
ントマークのレジストにおおわれていない部分を除去し
て第２アラインメントマークを形成し、この第２アライ
ンメントマークを用いて第２層パターン（光スィッチの
場合電極パターン）形成用マスクとの位置合わせを行う
ものである。
ークと第１層パターン用マスクとを用いて位置合わせを
行い、第１層パターン（光スイヮチの場合は導波路パタ
ーン）形成用のレジスト層露光現像し、第１アラインメ
ントマークのレジストにおおわれていない部分を除去し
て第２アラインメントマークを形成し、この第２アライ
ンメントマークを用いて第２層パターン（光スィッチの
場合電極パターン）形成用マスクとの位置合わせを行う
ものである。
作用
本発明は上記した方法により、第１アラインメントマー
クとこのマークから作成された第２アラインメントマー
クを用いるため、マスク位置合わせの誤差σを、σ（σ
１＋σ２ 、εを、ε（ε１＋ε２に減することか出来
、加工精度を向上させることが可能となった。
クとこのマークから作成された第２アラインメントマー
クを用いるため、マスク位置合わせの誤差σを、σ（σ
１＋σ２ 、εを、ε（ε１＋ε２に減することか出来
、加工精度を向上させることが可能となった。
実施例
例として、光スイツチ用薄膜の作製工程を挙げる。第１
図はその工程の断面図をマーカ一部分に江目して示した
ものである。マスクは従来例と同じく、第１マーカー形
成用、第１層パターンである光導波路形成用、第２層パ
ターンである電極パターン形成用の３種を用いる。第１
図ｚ、ｄ、ｆの右の部分は各マーカ一部の平面図である
。
図はその工程の断面図をマーカ一部分に江目して示した
ものである。マスクは従来例と同じく、第１マーカー形
成用、第１層パターンである光導波路形成用、第２層パ
ターンである電極パターン形成用の３種を用いる。第１
図ｚ、ｄ、ｆの右の部分は各マーカ一部の平面図である
。
最初に第１マーカー形成用マスクを用いて、１図のよう
にＰＬＺＴ 薄膜４４をスパッタした基板４１上に、
例えばアルミのような不透明材料で第１マーカーとなる
第１のアラインメントマーク１１を形成する。続いて第
１層パターン（導波路）マスク１２とマーク１１とを位
置合わせし、マスク１２を用いて、レジスト１３を露光
す現像すると、０図のようになる。ここで現像時間を従
来の２倍にすると、ポジレジスト１３におおわれていな
い部分１３のアルミが、ｄ図のようにレジスト１３の現
像液のアルカリ作用により除去されアルミパターン１１
人が形成される。
にＰＬＺＴ 薄膜４４をスパッタした基板４１上に、
例えばアルミのような不透明材料で第１マーカーとなる
第１のアラインメントマーク１１を形成する。続いて第
１層パターン（導波路）マスク１２とマーク１１とを位
置合わせし、マスク１２を用いて、レジスト１３を露光
す現像すると、０図のようになる。ここで現像時間を従
来の２倍にすると、ポジレジスト１３におおわれていな
い部分１３のアルミが、ｄ図のようにレジスト１３の現
像液のアルカリ作用により除去されアルミパターン１１
人が形成される。
この上に導波路材料のＴａ２０５２４をスパッタ６し、
レジスト１３を除去するリフトオフを行う。
レジスト１３を除去するリフトオフを行う。
このとき、基板４１上にはＴ ａ ２０５ 工りなる
導波路パターン２４Ｂが形成され、これと同時に１図の
ように、第１マーカーの材料であるアルミパターン・１
人で不透明な第２マーカーとなる第２のアラインメント
マーク形成されたことに彦る。
導波路パターン２４Ｂが形成され、これと同時に１図の
ように、第１マーカーの材料であるアルミパターン・１
人で不透明な第２マーカーとなる第２のアラインメント
マーク形成されたことに彦る。
２４Ａはマーク１１人のまわりに残された透明なＴａ２
０５ である。これにより、第２マーカーとなるマーク
１１Ａと第２層ノ（ターン形成用マスク（図示せず）の
第３マーカー（図示せず）とにより直接の位置合わせを
行い、電極となる第２層パターン（図示せず）を形成す
る。
０５ である。これにより、第２マーカーとなるマーク
１１Ａと第２層ノ（ターン形成用マスク（図示せず）の
第３マーカー（図示せず）とにより直接の位置合わせを
行い、電極となる第２層パターン（図示せず）を形成す
る。
実際この方法を用いて光スィッチを作製した場合、最も
重要な電極と導波路との相互位置関係を高精度で加工出
来、それにより非対称モードの発生を抑えることで、消
光比においても５ｄＢ以上の改善が見られた。
重要な電極と導波路との相互位置関係を高精度で加工出
来、それにより非対称モードの発生を抑えることで、消
光比においても５ｄＢ以上の改善が見られた。
以上元スイッチを例にしたが、マスク法を用いて加工す
る場合には何れにも使用出来る。まだポジレジストでな
く坏ガレシストにも同様な原理を用いることが可能であ
る。更に第１マーカー材料としてλｇを用いたが、その
他の金属、不透明材料であれば使用可能で、その除去方
法も束縛されるものでなく、酸、アルカリ作用等の化学
二ノチング法を広く使用することが出来る。
る場合には何れにも使用出来る。まだポジレジストでな
く坏ガレシストにも同様な原理を用いることが可能であ
る。更に第１マーカー材料としてλｇを用いたが、その
他の金属、不透明材料であれば使用可能で、その除去方
法も束縛されるものでなく、酸、アルカリ作用等の化学
二ノチング法を広く使用することが出来る。
発明の効果
本発明により、製造過程における位置合わせ精度を著し
く向上させることが出来、その特性を最大限に活かすこ
とが可能となり、これら利用分野に与える効果は犬なる
ものである。
く向上させることが出来、その特性を最大限に活かすこ
とが可能となり、これら利用分野に与える効果は犬なる
ものである。
第１図は本発明の一実施例のマーカ一部分の工程断面と
各々の工程段階で基板上形成されたマーカーの平面パタ
ーンを示す図、第２図は従来例のマーカ一部分の工程断
面図、第３図は従来例の誤差をマーカ一部分において示
した図、第４図はマスク法に良く使われるリフトオフ法
についての工程断面図である。 １１・・・・・・第１アラインメントマーク、１２・・
・・・・第１層パターン用マヌク（第２マーカー形成用
）、１３・・・・・・レジスト、１４・・・・レジスト
におおわれない第１マーカ一部分（除去部分）、１１Ａ
・・・・・第２アラインメントマーク、３１・・・・・
第１マーカー、３２・・・・・・第２マーカー、３３・
・・・・第３マーカー、４１・・・・・基板、４２・・
・・・レジスト、４３・・・・・・マスり、４４ ＝−
・・材料（例Ｔａ２０５ 、 ｅｔｃ）、４５、、−
、、。 形成されたパターン。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第２
図 歎 第２図 第３図
各々の工程段階で基板上形成されたマーカーの平面パタ
ーンを示す図、第２図は従来例のマーカ一部分の工程断
面図、第３図は従来例の誤差をマーカ一部分において示
した図、第４図はマスク法に良く使われるリフトオフ法
についての工程断面図である。 １１・・・・・・第１アラインメントマーク、１２・・
・・・・第１層パターン用マヌク（第２マーカー形成用
）、１３・・・・・・レジスト、１４・・・・レジスト
におおわれない第１マーカ一部分（除去部分）、１１Ａ
・・・・・第２アラインメントマーク、３１・・・・・
第１マーカー、３２・・・・・・第２マーカー、３３・
・・・・第３マーカー、４１・・・・・基板、４２・・
・・・レジスト、４３・・・・・・マスり、４４ ＝−
・・材料（例Ｔａ２０５ 、 ｅｔｃ）、４５、、−
、、。 形成されたパターン。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第２
図 歎 第２図 第３図
Claims (6)
- （１）複数のフォトマスクを用いて表面に複数のパター
ンを形成する際、前記表面に予め第１アラインメントマ
ークを作成しておき、レジスト層を設け、前記第１アラ
インメントマークと、第１層パターン形成用マスクとを
用いて最初のパターン位置合わせを行い、前記レジスト
層を露光現像し、前記第１アラインメントマークの少な
くとも一部を除去して第２アラインメントマスクを形成
し、前記第２アラインメントマークと第２層パターン形
成用マスクとの位置合わせを行うことを特徴とするマス
ク位置合わせ方法。 - （２）第１アラインメントマークの除去される部分が、
レジスト層におおわれない部分であることを特徴とする
特許請求の範囲第１項記載のマスク位置合わせ方法。 - （３）レジスト層がポジレジストよりなり、前記レジス
ト層の現像液で第１アラインメントマークの一部を除去
することを特徴とする特許請求の範囲第１項記載のマス
ク位置合わせ方法。 - （４）第１アラインメントマークの材料として、Ａｌ等
の金属を用いることを特徴とする特許請求の範囲第１項
記載のマスク位置合わせ方法。 - （５）第１アラインメントマークの材料として、不透明
物質を用いることを特徴とする特許請求の範囲第１項記
載のマスク位置合わせ方法。 - （６）第１アラインメントマークの除去方法として、酸
アルカリ作用等の化学工とケンブ法を用いることを特徴
とする特許請求の範囲第１項記載のマスク位置合わせ方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115268A JPS62271427A (ja) | 1986-05-20 | 1986-05-20 | マスク位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115268A JPS62271427A (ja) | 1986-05-20 | 1986-05-20 | マスク位置合わせ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62271427A true JPS62271427A (ja) | 1987-11-25 |
Family
ID=14658463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61115268A Pending JPS62271427A (ja) | 1986-05-20 | 1986-05-20 | マスク位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62271427A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366116A (ja) * | 1989-07-31 | 1991-03-20 | American Teleph & Telegr Co <Att> | 集積回路形成方法 |
| CN112614803A (zh) * | 2020-12-30 | 2021-04-06 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151073A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Method to adjust the position of an mask for an integrated circuit |
| JPS5491058A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Manufacture of semiconductor device |
-
1986
- 1986-05-20 JP JP61115268A patent/JPS62271427A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151073A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Method to adjust the position of an mask for an integrated circuit |
| JPS5491058A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366116A (ja) * | 1989-07-31 | 1991-03-20 | American Teleph & Telegr Co <Att> | 集積回路形成方法 |
| CN112614803A (zh) * | 2020-12-30 | 2021-04-06 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105468A (en) | Method for removing defects from chromium and chromium oxide photomasks | |
| JPH0450730B2 (ja) | ||
| US6451511B1 (en) | Method for forming-photoresist mask | |
| JPS62271427A (ja) | マスク位置合わせ方法 | |
| US3673018A (en) | Method of fabrication of photomasks | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| US5665645A (en) | Method of manufacturing a semiconductor device using reticles | |
| US3905817A (en) | Method of manufacturing a thin encoder disc | |
| JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
| JPH0545944B2 (ja) | ||
| JPH0355815B2 (ja) | ||
| JPS5839015A (ja) | 半導体装置の製造方法 | |
| JPS60128447A (ja) | フオトマスク | |
| JPS62271426A (ja) | マスク位置合わせ方法 | |
| JPS609342B2 (ja) | パタ−ンの作製法 | |
| JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPS6215854B2 (ja) | ||
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| JPS63104327A (ja) | Ｘ線マスク、およびその製造方法 | |
| JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 | |
| JPS62193249A (ja) | 半導体装置の製造方法 | |
| JPS5856333A (ja) | マスクアライメントのためのキ−パタ−ン形成法 | |
| JPS62265723A (ja) | レジスト露光方法 | |
| JPS6381355A (ja) | ホトマスク |