JPS609342B2 - パタ−ンの作製法 - Google Patents
パタ−ンの作製法Info
- Publication number
- JPS609342B2 JPS609342B2 JP50062881A JP6288175A JPS609342B2 JP S609342 B2 JPS609342 B2 JP S609342B2 JP 50062881 A JP50062881 A JP 50062881A JP 6288175 A JP6288175 A JP 6288175A JP S609342 B2 JPS609342 B2 JP S609342B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- resist
- resist film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、半導体素子などの多層配線ならびに少なくと
も２層からなる積層材料の積層工程に必要な微細パター
ンの作製法に関する。
も２層からなる積層材料の積層工程に必要な微細パター
ンの作製法に関する。
従来、たとえば、基板上に材質の異なる２種類のパター
ンを作製するには、通常のフオトリング・ラフィの工程
、すなわち、パターン材料の葵着とフオトェッチングの
工程を２回繰り返し行なう必要があった。
ンを作製するには、通常のフオトリング・ラフィの工程
、すなわち、パターン材料の葵着とフオトェッチングの
工程を２回繰り返し行なう必要があった。
しかし、このような従来法は工程が繁雑である上に、第
１のパターンと第２のパターンの位置合わせを行なう必
要があるので、位置合わせを１〆仇〜０．秋肌以下の精
度におさえることは、実際上困難である。本発明は、以
上の点に鑑み、基板上に少なくとも２種類の微細なパー
タンを一回の露光で、しかも位置合わせなしで精度よく
作製することを可能にするものである。
１のパターンと第２のパターンの位置合わせを行なう必
要があるので、位置合わせを１〆仇〜０．秋肌以下の精
度におさえることは、実際上困難である。本発明は、以
上の点に鑑み、基板上に少なくとも２種類の微細なパー
タンを一回の露光で、しかも位置合わせなしで精度よく
作製することを可能にするものである。
本発明は、所定の基板上に食刻されるべき少なくとも２
層の積層材料を積層し、更にレジスト膜を形成し、光、
電子線などの放射に対して透過率の相異なる第１および
第２のパターンからなる露光用マスクを介して、前記レ
ジスト膜を露光して現像することにより、上記マスクパ
ターンに対応して膜厚が異なる第１および第２のレジス
ト・パターンを形成する。
層の積層材料を積層し、更にレジスト膜を形成し、光、
電子線などの放射に対して透過率の相異なる第１および
第２のパターンからなる露光用マスクを介して、前記レ
ジスト膜を露光して現像することにより、上記マスクパ
ターンに対応して膜厚が異なる第１および第２のレジス
ト・パターンを形成する。
ついで、この第１および第２のレジスト・パターンの設
置された基板をエッチングして所定の厚さだけ被加工物
を除去すると同０時に少なくとも最も薄い膜厚のレジス
ト膜をも除去する。そしてこの工程でレジスト膜が除去
された領域にある積層材料の少なくとも一層を除去する
工程を有し、前記積層材料の所定のパターンを作製する
ことを特徴とするパターン作製法である。この方法によ
れば、基板パターンとして、たとえば性質の異なった少
なくとも２種類のパターンを、一回の露光で、位置合わ
せすることなしで作製することができる。つぎに、本発
明の原理を、積層材料としてＡｕおよびＳｉ０２を用い
て第１図に示すようなパターンを作製する場合を例にと
って説明する。
置された基板をエッチングして所定の厚さだけ被加工物
を除去すると同０時に少なくとも最も薄い膜厚のレジス
ト膜をも除去する。そしてこの工程でレジスト膜が除去
された領域にある積層材料の少なくとも一層を除去する
工程を有し、前記積層材料の所定のパターンを作製する
ことを特徴とするパターン作製法である。この方法によ
れば、基板パターンとして、たとえば性質の異なった少
なくとも２種類のパターンを、一回の露光で、位置合わ
せすることなしで作製することができる。つぎに、本発
明の原理を、積層材料としてＡｕおよびＳｉ０２を用い
て第１図に示すようなパターンを作製する場合を例にと
って説明する。
第１図は、基版１上にＡｕからなる第１のパターン２と
Ｓｉ０２からなる第２のパターン３とで構成された素子
の断面図である。
Ｓｉ０２からなる第２のパターン３とで構成された素子
の断面図である。
第２図〜第３図は、本発明の工程を説明するための図で
ある。
ある。
第２図は、レジスト膜の露光状態を示す図である。
ここで、レジストとしてはポジタイプレジスト（たとえ
ば、市販のものでは、Ｓｈｉｐｌｅｙ社製ＡＺ１３５０
Ｊ）を用いた場合について説明する。なお、ネガタィプ
のレジストでもパターンの構成が逆になるだけで原理的
に同様である。フオトマスク４は、たとえばガラス板５
上に設けた光に対して半透明なパターン６（基板１上に
第１のパターンを形成するためのパターン）と不透明な
パターン７（基板１上に第２のパターンを形成するため
のパターン）とからなっている。
ば、市販のものでは、Ｓｈｉｐｌｅｙ社製ＡＺ１３５０
Ｊ）を用いた場合について説明する。なお、ネガタィプ
のレジストでもパターンの構成が逆になるだけで原理的
に同様である。フオトマスク４は、たとえばガラス板５
上に設けた光に対して半透明なパターン６（基板１上に
第１のパターンを形成するためのパターン）と不透明な
パターン７（基板１上に第２のパターンを形成するため
のパターン）とからなっている。
一方、ゥェーハは、基板１上にＡｕ層８とＳｉ０２層９
が順次、たとえば、蒸着等の手段によって形成され、さ
らに、この上にレジスト膜１０が塗布によって形成され
たものである。なお、不透明なパターン７は、通常のク
ロム薄層で良い。
が順次、たとえば、蒸着等の手段によって形成され、さ
らに、この上にレジスト膜１０が塗布によって形成され
たものである。なお、不透明なパターン７は、通常のク
ロム薄層で良い。
半透明なパターン６は、適切な厚さ（たとえば、数１０
Ａ）のパーマロィ薄膜層あるいはＣｒ２０３薄膜層など
で作製することができる。他の材料でも適当な厚さを選
択することによって作製できることは勿論である。今、
フオトマスク４を通して光１１を当てると、半透明パタ
ーン６の直下のレジスト膜１０はある程度光分解を起こ
すが、その程度は直穣露光された所よりも少ない。
Ａ）のパーマロィ薄膜層あるいはＣｒ２０３薄膜層など
で作製することができる。他の材料でも適当な厚さを選
択することによって作製できることは勿論である。今、
フオトマスク４を通して光１１を当てると、半透明パタ
ーン６の直下のレジスト膜１０はある程度光分解を起こ
すが、その程度は直穣露光された所よりも少ない。
一方、不透明パターン７の直下のレジスト膜１０は光分
解を起さない。したがって、これを現像すれば、半透明
パターン６直下のレジスト膜１０は膜厚が薄くなって残
り、不透明パターン６直下のレジスト膜１０はそのまま
の厚さで残り、第３図に示すようなレジストパターン１
０′が得られる。ついで、たとえば、イオンミリング等
の手段でレジストパターンの形成されたＡｕ層８、Ｓｉ
０２層９をもった基板１を所定の厚さだけ除去する。
解を起さない。したがって、これを現像すれば、半透明
パターン６直下のレジスト膜１０は膜厚が薄くなって残
り、不透明パターン６直下のレジスト膜１０はそのまま
の厚さで残り、第３図に示すようなレジストパターン１
０′が得られる。ついで、たとえば、イオンミリング等
の手段でレジストパターンの形成されたＡｕ層８、Ｓｉ
０２層９をもった基板１を所定の厚さだけ除去する。
第４図は、第３図に示した基板全面をイオンミ５リング
した後の状態を示す。イオンミリングすると、レジスト
パターン１０′もＳｉ０２層９、Ａｕ層８と同時にエッ
チングされるが、レジストパターン１０′、Ｓｉ０２層
９およびＡｕ層８の膜厚とミリング条件と適当に選べば
、第４図に示すような断面横０造のものが得られる。す
なわち、レジストパターン１０′のない露出した部分の
Ｓｉ０２層９とＡｕ層８とは完全に除去されて基板１の
表面が露出し、これに相当した厚さだけレジストパター
ン１０′が除去され、膜厚の厚いレジストパターン１０
′のタ部分には薄くなった残留レジスト膜１２がその直
下のＳｉ０２層９″とＡｕ層８″と共に残り、膜厚の薄
いレジストパターン１０′の部分は完全に除去された上
その直下のＳｉ０２層もある程度除去され、薄くなった
Ｓｉ０２層１３とその直下のＡｕ層８′が残０るように
することができる。その後、不要な薄くなったＳｉＱ層
１３を軽く化学エッチングで除去し、ついで、残留レジ
スト膜１２を除去すれば、基板１の上に所望のパターン
をもった第１図に示すような素子が得られる。タ Ａｕ
層８およびＳｊ０２層９の加工に上述の如くイオンミリ
ングを用いることは加工工程を簡略にせしむるに利点を
持っている。
した後の状態を示す。イオンミリングすると、レジスト
パターン１０′もＳｉ０２層９、Ａｕ層８と同時にエッ
チングされるが、レジストパターン１０′、Ｓｉ０２層
９およびＡｕ層８の膜厚とミリング条件と適当に選べば
、第４図に示すような断面横０造のものが得られる。す
なわち、レジストパターン１０′のない露出した部分の
Ｓｉ０２層９とＡｕ層８とは完全に除去されて基板１の
表面が露出し、これに相当した厚さだけレジストパター
ン１０′が除去され、膜厚の厚いレジストパターン１０
′のタ部分には薄くなった残留レジスト膜１２がその直
下のＳｉ０２層９″とＡｕ層８″と共に残り、膜厚の薄
いレジストパターン１０′の部分は完全に除去された上
その直下のＳｉ０２層もある程度除去され、薄くなった
Ｓｉ０２層１３とその直下のＡｕ層８′が残０るように
することができる。その後、不要な薄くなったＳｉＱ層
１３を軽く化学エッチングで除去し、ついで、残留レジ
スト膜１２を除去すれば、基板１の上に所望のパターン
をもった第１図に示すような素子が得られる。タ Ａｕ
層８およびＳｊ０２層９の加工に上述の如くイオンミリ
ングを用いることは加工工程を簡略にせしむるに利点を
持っている。
第３図のような所定のレジストパターン１０′を形成さ
れたＳｉ０２層９とＡｕ層８をもった基板１０を所定の
厚さだけ除去する具体的な工程は上述の方法に限られる
ものではない。
れたＳｉ０２層９とＡｕ層８をもった基板１０を所定の
厚さだけ除去する具体的な工程は上述の方法に限られる
ものではない。
なお、レジストパターンは、紫外光で露光する場合に限
らず、Ｘ線、電子線で露光する場合にも当然形成できる
ものである。
らず、Ｘ線、電子線で露光する場合にも当然形成できる
ものである。
したがって、本発明夕の方法は、フオトリングラフィに
限らず応用できる。以下、本発明を実施例により説明す
る。
限らず応用できる。以下、本発明を実施例により説明す
る。
第１図に示すようなパターンをつぎのような手順で作製
した。
した。
０｛１１ フオトマスクの作製
第５図に示したようなフオトマスクを作製するために、
まずガラス板５上にクロム層からなる第１のパターン７
をもつ通常のクロムフオトマスクを作り、この上にパー
マロィ薄届１４を７０Ａの厚さに蒸着により形成し、さ
らにこの上にＡＺ１３５０レジスト膜１５を塗布により
形成した。
まずガラス板５上にクロム層からなる第１のパターン７
をもつ通常のクロムフオトマスクを作り、この上にパー
マロィ薄届１４を７０Ａの厚さに蒸着により形成し、さ
らにこの上にＡＺ１３５０レジスト膜１５を塗布により
形成した。
この上に、ガラス板１６上にクロム層からなる第２のパ
ターン１７をもった通常のクロムフオトマスクをのせ、
このマスクを介して紫外光１１で露光し、レジスト膜１
５を現像した後、パーマロィ薄層１４のみをリン酸一硝
酸水溶液により選択的にエッチングし、第２のパターン
１７直下のパーマロィ薄層部分のみをガラス板５上に残
せば、所望のフオトマスクが得られる。得られたフオト
マスクにおいて、クロム層からなる第１のパターン１７
が不透明な膜、残置されたパ「マロィ薄層が半透明な膜
となり、この状態は第２図に示したフオトマスク４を形
成している。後の作業を確実なものとするためには、不
透明な膜と半透明な膜との透過率の差は、光学濃度で２
：０．５〜２：１程度であることが望ましい。
ターン１７をもった通常のクロムフオトマスクをのせ、
このマスクを介して紫外光１１で露光し、レジスト膜１
５を現像した後、パーマロィ薄層１４のみをリン酸一硝
酸水溶液により選択的にエッチングし、第２のパターン
１７直下のパーマロィ薄層部分のみをガラス板５上に残
せば、所望のフオトマスクが得られる。得られたフオト
マスクにおいて、クロム層からなる第１のパターン１７
が不透明な膜、残置されたパ「マロィ薄層が半透明な膜
となり、この状態は第２図に示したフオトマスク４を形
成している。後の作業を確実なものとするためには、不
透明な膜と半透明な膜との透過率の差は、光学濃度で２
：０．５〜２：１程度であることが望ましい。
上述の工程で製作したマスクは光学濃度で２：０．５程
度である。｛２１ウエーハ ガラス基板１上に、まず、Ａｕ層８を０．秋の厚さに、
その上にＳｉ０２層９を０．沙の厚さに蒸着により形成
した。
度である。｛２１ウエーハ ガラス基板１上に、まず、Ａｕ層８を０．秋の厚さに、
その上にＳｉ０２層９を０．沙の厚さに蒸着により形成
した。
｛３｝ レジストパターンの形成
上記のウェーハ上にＡＺ１３５０Ｊレジスト膜１０を１
．秋の厚さに塗布して形成した。
．秋の厚さに塗布して形成した。
このゥェーハを上記のフオトマスク４を介して露光した
。ついで、５０％のＡＺ現像液にてレジスト膜を現像し
、パターン直下以外の直接露光された部分のレジスト膜
が完全に溶解されたところで現像を停止した。得られた
レジストパターンの膜厚は、フオトマスクの第１のパタ
ーンに対応する部分（Ｓｉ０２パターンに相当する部分
）が１．か、フオトマスクの第２のパターンに対応する
部分（Ａｕパターンに相当する部分）が０．秋であった
。‘４１ このあと、先に述べたように、イオンミリン
グ（アルゴン・イオン、加速電技６０肌、真空度１０‐
町ｏｒｒ）によって、第１図に示すようなパターンを作
製した。
。ついで、５０％のＡＺ現像液にてレジスト膜を現像し
、パターン直下以外の直接露光された部分のレジスト膜
が完全に溶解されたところで現像を停止した。得られた
レジストパターンの膜厚は、フオトマスクの第１のパタ
ーンに対応する部分（Ｓｉ０２パターンに相当する部分
）が１．か、フオトマスクの第２のパターンに対応する
部分（Ａｕパターンに相当する部分）が０．秋であった
。‘４１ このあと、先に述べたように、イオンミリン
グ（アルゴン・イオン、加速電技６０肌、真空度１０‐
町ｏｒｒ）によって、第１図に示すようなパターンを作
製した。
すなわち、ガラス基板１上に厚さ０．坪のＡｕ層２およ
び０．かのＡｕ層２と厚さ０．２〆のＳｉ０２層３との
二重膜からなるパターンが形成された。以上のような手
法は、たとえば、半導体ＩＣなどの多層配線を形成する
場合にも適用できる。
び０．かのＡｕ層２と厚さ０．２〆のＳｉ０２層３との
二重膜からなるパターンが形成された。以上のような手
法は、たとえば、半導体ＩＣなどの多層配線を形成する
場合にも適用できる。
すなわち、第２図に示したウェーハにおいて、Ｓｉ０２
層９の上にさらにＡｕ層を形成し、上述と同様な方法を
用いれば、基板１上にＡｕのみからなる第１のパターン
と、Ａｕ−Ｓｉ０２−Ａｕの三重膜からなる第２のパタ
ーンとが形成される。このようにして形成された下層の
Ａｕのパターンと上層のＡｕのパターンとは、多層配線
として利用することができる。なお、フオトマスクは上
に述べた方法以外にも通常のフオトリピータを用いて作
製することもできる。
層９の上にさらにＡｕ層を形成し、上述と同様な方法を
用いれば、基板１上にＡｕのみからなる第１のパターン
と、Ａｕ−Ｓｉ０２−Ａｕの三重膜からなる第２のパタ
ーンとが形成される。このようにして形成された下層の
Ａｕのパターンと上層のＡｕのパターンとは、多層配線
として利用することができる。なお、フオトマスクは上
に述べた方法以外にも通常のフオトリピータを用いて作
製することもできる。
また、本発明はフオトリピー夕で直接ウェーハ上に露光
する、いわゆるプロジェクションマスクマブィナを用い
る場合にも適用できる。すなわち、本発明は第２図に示
すような密着露光の場合に限らず、マスクとウェーハの
間にレンズを設けて、等倍あるし・は縮少して嬢付けす
るプロジェクション方式のパターン作製の場合にも十分
適用できるものである。一方、Ｘ線露光の場合のマスク
の作製は、たとえば、Ｘ線を遮光するＡｕのパターンの
膜厚を変えることによって得られる。
する、いわゆるプロジェクションマスクマブィナを用い
る場合にも適用できる。すなわち、本発明は第２図に示
すような密着露光の場合に限らず、マスクとウェーハの
間にレンズを設けて、等倍あるし・は縮少して嬢付けす
るプロジェクション方式のパターン作製の場合にも十分
適用できるものである。一方、Ｘ線露光の場合のマスク
の作製は、たとえば、Ｘ線を遮光するＡｕのパターンの
膜厚を変えることによって得られる。
以上詳述したところから明らかなように、基板上に少な
くとも２種類の微細パータンを作製する場合に、従来の
方法によれば、パターン材料の蒸着とフオトェッチング
の工程を少なくとも２回線返し行なう必要があると同時
にパターン同志の位置合わせを必要とするなどの繁雑な
工程を必要とするのに対し、本発明によれば、一回の露
光で、しかもパターン同志の位置合わせを必要とせず、
工程が簡単になると共に微細パータンを精度よく作製で
きる。
くとも２種類の微細パータンを作製する場合に、従来の
方法によれば、パターン材料の蒸着とフオトェッチング
の工程を少なくとも２回線返し行なう必要があると同時
にパターン同志の位置合わせを必要とするなどの繁雑な
工程を必要とするのに対し、本発明によれば、一回の露
光で、しかもパターン同志の位置合わせを必要とせず、
工程が簡単になると共に微細パータンを精度よく作製で
きる。
第１図は、基板上に２種類のパターンをもった素子の断
面構造図、第２図〜第４図は、本発明のパターン作製法
の工程説明図、第２図は、露光状態を示す図、第３図は
、レジストパターンを形成した状態を示す図、第４図は
、イオンミリング直後の状態を示す図、第５図は、本発
明に使用するフオトマスクの作製法を示す図である。 図において、 １・・・基板、２・・・Ａｕ層からなる
第１のパターン、３…Ｓｉ０２層からなる第２のパター
ン、４…フオトマスク、５…ガラス板、６…パーマロィ
薄層、７…クロム薄層、８…Ａｕ層、９…Ｓの２層、１
０…レジスト膜、１ １…光、Ｉ２・・・残留レジスト
膜、１３・・・残留Ｓｉ０２層、１４・・・パーマロィ
薄層、１５・・・レジスト膜、１６・・・ガラス板、１
７・・・クロム薄層。 第１図 第２図 第３図 第４図 第５図
面構造図、第２図〜第４図は、本発明のパターン作製法
の工程説明図、第２図は、露光状態を示す図、第３図は
、レジストパターンを形成した状態を示す図、第４図は
、イオンミリング直後の状態を示す図、第５図は、本発
明に使用するフオトマスクの作製法を示す図である。 図において、 １・・・基板、２・・・Ａｕ層からなる
第１のパターン、３…Ｓｉ０２層からなる第２のパター
ン、４…フオトマスク、５…ガラス板、６…パーマロィ
薄層、７…クロム薄層、８…Ａｕ層、９…Ｓの２層、１
０…レジスト膜、１ １…光、Ｉ２・・・残留レジスト
膜、１３・・・残留Ｓｉ０２層、１４・・・パーマロィ
薄層、１５・・・レジスト膜、１６・・・ガラス板、１
７・・・クロム薄層。 第１図 第２図 第３図 第４図 第５図
Claims (1)
- １ 所定の基板上に食刻されるべき少なくとも２層から
なる積層材料をそれぞれ所定の厚さに積層し、この積層
材料層の上に所定膜厚の感光レジスト被膜を形成する工
程、前記レジスト被膜を複数の露光量のレベルを有する
所定形状のパターンで露光した後現像することにより膜
厚の相異なるレジスト・パターンを前記積層材料層上に
形成する工程、前記工程によりレジスト被膜が除去され
露出した部分の前記積層材料層と前記レジスト・パター
ンのうち少なすとも最も薄い膜厚のレジスト被膜とをイ
オンミリング法によって除去する工程、前記工程により
露出した積層材料層の一層を除去する工程を含むことを
特徴とするパターンの作製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50062881A JPS609342B2 (ja) | 1975-05-28 | 1975-05-28 | パタ−ンの作製法 |
| DE19762623688 DE2623688A1 (de) | 1975-05-28 | 1976-05-26 | Verfahren zum ausbilden von mustern bei der herstellung von elektronischen mikrobauteilen |
| NL7605809A NL7605809A (nl) | 1975-05-28 | 1976-05-28 | Werkwijze voor het vormen van een patroon alsmede verkregen voortbrengsel. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50062881A JPS609342B2 (ja) | 1975-05-28 | 1975-05-28 | パタ−ンの作製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51139268A JPS51139268A (en) | 1976-12-01 |
| JPS609342B2 true JPS609342B2 (ja) | 1985-03-09 |
Family
ID=13213039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50062881A Expired JPS609342B2 (ja) | 1975-05-28 | 1975-05-28 | パタ−ンの作製法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS609342B2 (ja) |
| DE (1) | DE2623688A1 (ja) |
| NL (1) | NL7605809A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4244799A (en) * | 1978-09-11 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Fabrication of integrated circuits utilizing thick high-resolution patterns |
| JPS5635137A (en) * | 1979-08-31 | 1981-04-07 | Nec Corp | Photomask |
| AT382040B (de) * | 1983-03-01 | 1986-12-29 | Guenther Stangl | Verfahren zur herstellung von optisch strukturierten filtern fuer elektromagnetische strahlung und optisch strukturierter filter |
| US5589303A (en) * | 1994-12-30 | 1996-12-31 | Lucent Technologies Inc. | Self-aligned opaque regions for attenuating phase-shifting masks |
-
1975
- 1975-05-28 JP JP50062881A patent/JPS609342B2/ja not_active Expired
-
1976
- 1976-05-26 DE DE19762623688 patent/DE2623688A1/de active Pending
- 1976-05-28 NL NL7605809A patent/NL7605809A/xx not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE2623688A1 (de) | 1976-12-02 |
| NL7605809A (nl) | 1976-11-30 |
| JPS51139268A (en) | 1976-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803999B2 (ja) | 半導体装置の微細パターン製造法 | |
| JPS6323657B2 (ja) | ||
| JPS609342B2 (ja) | パタ−ンの作製法 | |
| JPH08137089A (ja) | ハーフトーン型位相シフトマスク、ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスクの製造方法 | |
| US3673018A (en) | Method of fabrication of photomasks | |
| JPS5925308B2 (ja) | 磁気バブルメモリ素子及びその製造方法 | |
| JP3194410B2 (ja) | ハーフトーン型位相シフトマスクの製造方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPS58204532A (ja) | パタ−ン形成方法 | |
| JPH0544169B2 (ja) | ||
| JPS62195125A (ja) | 微細パタ−ンの形成方法 | |
| JPS59128540A (ja) | フオトマスク | |
| JPS62106456A (ja) | 半導体装置の製造方法 | |
| JPH0451151A (ja) | 位相シフトレチクルの製作方法 | |
| JPH03179444A (ja) | レジストパターン形成方法 | |
| JPH0312452B2 (ja) | ||
| JPH05165192A (ja) | フォトマスクの製造方法 | |
| JPS5892223A (ja) | レジストパタ−ン形成方法 | |
| JPH06295053A (ja) | 位相シフトマスクの形成方法 | |
| JPS63202025A (ja) | 半導体装置の製造方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPH09244211A (ja) | ハーフトーン位相シフトフォトマスク用ブランク、ハーフトーン位相シフトフォトマスク及びその製造方法 | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| JPS6292439A (ja) | パタ−ン形成方法 | |
| JPS6289053A (ja) | フオトマスク |