JPH0664337B2 - 半導体集積回路用ホトマスク - Google Patents
半導体集積回路用ホトマスクInfo
- Publication number
- JPH0664337B2 JPH0664337B2 JP8651588A JP8651588A JPH0664337B2 JP H0664337 B2 JPH0664337 B2 JP H0664337B2 JP 8651588 A JP8651588 A JP 8651588A JP 8651588 A JP8651588 A JP 8651588A JP H0664337 B2 JPH0664337 B2 JP H0664337B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pattern
- photomask
- scribe line
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板に塗布したホトマスクに紫外光の
露光を行なう際に用いるホトマスクに関する。
露光を行なう際に用いるホトマスクに関する。
高集積度・微細化を要する超LSIのパターンを半導体基
板上に形成するためには、微細パターンを正確に形成す
る縮小投影露光方法を用いる。
板上に形成するためには、微細パターンを正確に形成す
る縮小投影露光方法を用いる。
従来、微小投影露光方法を用いる装置は、第５図に示す
構造のものが一般的である。
構造のものが一般的である。
第５図は、その基本構成図である。１は防震台で、この
防震台１上にはＸ−Y2方向に移動可能なステージ台２が
設置されていて、ステージ台２上には、露光を必要とす
るウェーハ３を載置するウェーハ台４が設置されてい
る。また、ウェーハ台４の上部に設けられた光源５から
発生した光（紫外光）６は、コンデンサレンズ７によっ
て平行光束に集束されて、形成しようとする半導体集積
回路のパターンがｎ倍の大きさに形成してあるレチクル
８を通過する。レチクル８を通過してできたレチクル像
は、縮小投影レンズ９によって１／ｎ倍される。即ち、
実寸に縮小されたパターンをウェーハ３上に結像露光す
る。
防震台１上にはＸ−Y2方向に移動可能なステージ台２が
設置されていて、ステージ台２上には、露光を必要とす
るウェーハ３を載置するウェーハ台４が設置されてい
る。また、ウェーハ台４の上部に設けられた光源５から
発生した光（紫外光）６は、コンデンサレンズ７によっ
て平行光束に集束されて、形成しようとする半導体集積
回路のパターンがｎ倍の大きさに形成してあるレチクル
８を通過する。レチクル８を通過してできたレチクル像
は、縮小投影レンズ９によって１／ｎ倍される。即ち、
実寸に縮小されたパターンをウェーハ３上に結像露光す
る。
ところで、縮小投影レンズ９は、通常露光可能な面積が
５〜15mmφ程度であり、それに対して、ウェーハ３は10
0mm〜150mmφ程度であるので、一度にウェーハ３の全面
を露光することができずに、ある部分を露光した後に、
ステージ台２を動作させて、他の部分を順次に露光する
ことを繰り返して、ウェーハ３の全面を露光している。
５〜15mmφ程度であり、それに対して、ウェーハ３は10
0mm〜150mmφ程度であるので、一度にウェーハ３の全面
を露光することができずに、ある部分を露光した後に、
ステージ台２を動作させて、他の部分を順次に露光する
ことを繰り返して、ウェーハ３の全面を露光している。
第６図はレチクル８の平面図で、ガラス基板81上の斜線
で示した領域内に集積回路部パターン82が形成されてい
る。この集積回路部パターン82の周辺には、集積回路パ
ターンがないスクライブ線が形成されるスクライブ線部
パターン83がその幅ｘで形成されている。即ち、ウェー
ハ３上には、レチクル８上に引いた点線Ａ−Ａ′、Ｂ−
Ｂ′、Ｃ−Ｃ′、Ｄ−Ｄ′で囲まれる集積回路部パター
ン82,スクライブ線部パターン83が転写される。
で示した領域内に集積回路部パターン82が形成されてい
る。この集積回路部パターン82の周辺には、集積回路パ
ターンがないスクライブ線が形成されるスクライブ線部
パターン83がその幅ｘで形成されている。即ち、ウェー
ハ３上には、レチクル８上に引いた点線Ａ−Ａ′、Ｂ−
Ｂ′、Ｃ−Ｃ′、Ｄ−Ｄ′で囲まれる集積回路部パター
ン82,スクライブ線部パターン83が転写される。
第７図、第８図は、半導体集積回路の形成工程における
集積回路部31及びスクライブ線部34の部分断面図であ
る。
集積回路部31及びスクライブ線部34の部分断面図であ
る。
ウェーハ３上に素子が形成されてから、各素子の配線を
行うため、配線材料32と、配線回路パターン転写のため
のポジ型レジスト33が塗布されている。集積回路部31で
は、素子上部が平坦化されて、レジスト33が膜厚y0で均
一に塗布されている。これに対して、スクライブ線部34
では凹凸が激しく、段の低い部位では、レジスト33が膜
厚y0よるもかなり厚い膜厚y1で塗布される。
行うため、配線材料32と、配線回路パターン転写のため
のポジ型レジスト33が塗布されている。集積回路部31で
は、素子上部が平坦化されて、レジスト33が膜厚y0で均
一に塗布されている。これに対して、スクライブ線部34
では凹凸が激しく、段の低い部位では、レジスト33が膜
厚y0よるもかなり厚い膜厚y1で塗布される。
第９図は縮小投影露光装置で露光する場合の露光量Ｑと
転写パターンの現像後のパターン寸法Ｌの関係を示した
特性図である。
転写パターンの現像後のパターン寸法Ｌの関係を示した
特性図である。
集積回路部31の集積回路パターンは、通常微細な寸法Lc
で設計されていて、レジスト33が膜厚y0で塗布された場
合図中曲線mcy0のように変化し、設計の寸法Lcを得るた
めには露光量Q0が必要である。スクライブ線部34は、集
積回路パターンと関係なく40μｍ〜100μｍ程度の寸法L
sで設計されていて、仮りにレジスト33の膜厚が集積回
路パターンの膜厚y0と等しいとすれば、曲線msy0のよう
に変化し、露光量Q0で設計寸法Lsが得られる。ところ
が、実際にはスクライブ線部34では、レジスト33の膜厚
が膜厚y0より厚く膜厚y1で塗布されるので、この場合
は、曲線msy1のように変化して、露光量Q0では設計寸法
Ls得られず寸法Ls′になると同時に、露光量不足でレジ
スト33がなくなるべき部分にレジスト33が残ってしま
い、正常なパターンが得られなくなる。そのために寸法
Lsを得るためには、露光量Q1が必要であり、通常露光量
Q1が用いられている。しかし、集積回路パターンの寸法
は、露光量Q1では図に示すように寸法Lc′となり設計の
寸法Lcより細く形成される。
で設計されていて、レジスト33が膜厚y0で塗布された場
合図中曲線mcy0のように変化し、設計の寸法Lcを得るた
めには露光量Q0が必要である。スクライブ線部34は、集
積回路パターンと関係なく40μｍ〜100μｍ程度の寸法L
sで設計されていて、仮りにレジスト33の膜厚が集積回
路パターンの膜厚y0と等しいとすれば、曲線msy0のよう
に変化し、露光量Q0で設計寸法Lsが得られる。ところ
が、実際にはスクライブ線部34では、レジスト33の膜厚
が膜厚y0より厚く膜厚y1で塗布されるので、この場合
は、曲線msy1のように変化して、露光量Q0では設計寸法
Ls得られず寸法Ls′になると同時に、露光量不足でレジ
スト33がなくなるべき部分にレジスト33が残ってしま
い、正常なパターンが得られなくなる。そのために寸法
Lsを得るためには、露光量Q1が必要であり、通常露光量
Q1が用いられている。しかし、集積回路パターンの寸法
は、露光量Q1では図に示すように寸法Lc′となり設計の
寸法Lcより細く形成される。
上記のような従来の縮小投影露光方法では、レチクルを
均一な光で照射して、そのレチクル像をそのままウェー
ハ上に縮小露光している。半導体装置の配線工程のよう
な場合には、スクライブ線部のように、レジスト塗布膜
の厚さが他部より格段と異なるので膜厚の厚い部分で正
確にパターンが得られるように露光量を設定すると、膜
厚の薄い部分が設計寸法よりパターン寸法が細くなって
しまい、集積回路装置の性能が劣化して、歩留りが低く
なる。
均一な光で照射して、そのレチクル像をそのままウェー
ハ上に縮小露光している。半導体装置の配線工程のよう
な場合には、スクライブ線部のように、レジスト塗布膜
の厚さが他部より格段と異なるので膜厚の厚い部分で正
確にパターンが得られるように露光量を設定すると、膜
厚の薄い部分が設計寸法よりパターン寸法が細くなって
しまい、集積回路装置の性能が劣化して、歩留りが低く
なる。
本発明の目的は、上記の欠点を除去し、工程上塗布レジ
スト膜厚が異なるものとなる半導体基板の集積回路部と
スクライブ線部とで、現像後の寸法精度が同一になるよ
うに、改良したホトマスクを提供することにある。
スト膜厚が異なるものとなる半導体基板の集積回路部と
スクライブ線部とで、現像後の寸法精度が同一になるよ
うに、改良したホトマスクを提供することにある。
本発明のホトマスクは、集積回路部パターン領域と、集
積回路間を分離切断するスクライブ線部パターン領域か
らなる半導体集積回路用ホトマスクとして、前記集積回
路部パターン領域上、もしくはホトマスク裏面の前記集
積回路部パターン領域に対向する部分に、光半透過膜を
設けたものである。
積回路間を分離切断するスクライブ線部パターン領域か
らなる半導体集積回路用ホトマスクとして、前記集積回
路部パターン領域上、もしくはホトマスク裏面の前記集
積回路部パターン領域に対向する部分に、光半透過膜を
設けたものである。
スクライブ線部パターン領域を透過する光強度は、ほぼ
ホトマスクに照射する光の強度に等しい。一方集積回路
部パターン領域を通過する光強度は光半透過膜のため、
前者より弱くなる。半導体基板上のスクライブ線部、集
積回路部でホトレジスタの膜圧が格段と異なるが、ホト
マスクをとおる光の強度を前記のように異ならしめるこ
とで設計寸法どおりにパターンを形成できる。
ホトマスクに照射する光の強度に等しい。一方集積回路
部パターン領域を通過する光強度は光半透過膜のため、
前者より弱くなる。半導体基板上のスクライブ線部、集
積回路部でホトレジスタの膜圧が格段と異なるが、ホト
マスクをとおる光の強度を前記のように異ならしめるこ
とで設計寸法どおりにパターンを形成できる。
以下、図面を参照して、本発明の実施例につき説明す
る。第１図は一実施例の平面図、第２図は第１図のＥ−
Ｅ′断面図である。レチクル10は、集積回路部パターン
領域12とスクライプ線部パターン領域13とをガラス基板
11の表面に有するとともに、その裏面の集積回路部パタ
ーン領域12に対向する部分に均一に光半透過膜14を設け
てある。Ａ−Ａ′,B−Ｂ′,C−Ｃ′,D−Ｄ′で区画され
た部分が半導体基板上で露光される。
る。第１図は一実施例の平面図、第２図は第１図のＥ−
Ｅ′断面図である。レチクル10は、集積回路部パターン
領域12とスクライプ線部パターン領域13とをガラス基板
11の表面に有するとともに、その裏面の集積回路部パタ
ーン領域12に対向する部分に均一に光半透過膜14を設け
てある。Ａ−Ａ′,B−Ｂ′,C−Ｃ′,D−Ｄ′で区画され
た部分が半導体基板上で露光される。
ガラス中での光の吸収を無視すると強度q1でレチクル10
に照射された光はスクライブ線部パターン領域13を通過
する場合そのまま強度q1で透過する。これに対し集積回
路部パターン領域12を通過してくる光は半透過膜14によ
って、強度がq0に低下される。ここで、強度q0はレチク
ル10の裏面に形成された光半透過膜14の材質と膜厚とに
よって制御可能であり、本実施例ではq0:q1＝Q0:Q
1（Q0,Q1:第９図）となるように制御されている。第９
図に示すように、これにより半導体集積回路のスクライ
ブ線部が露光量Q1で露光され設計寸法Lsが得られるよう
にレチクル10を照射する光の強度をq1とすると半導体集
積回路の集積回路部は露光量Q0で露光され設計寸法Lcが
得られることになる。ここで、レチクル10の裏面上に塗
布して形成する半透過膜14としては、レジスト材料，ク
ロム，アルミ等が用いられるが、q0＝q1・Q0／Q1なる強
度にすれば良いのであって、特に材質にはこだわらな
い。
に照射された光はスクライブ線部パターン領域13を通過
する場合そのまま強度q1で透過する。これに対し集積回
路部パターン領域12を通過してくる光は半透過膜14によ
って、強度がq0に低下される。ここで、強度q0はレチク
ル10の裏面に形成された光半透過膜14の材質と膜厚とに
よって制御可能であり、本実施例ではq0:q1＝Q0:Q
1（Q0,Q1:第９図）となるように制御されている。第９
図に示すように、これにより半導体集積回路のスクライ
ブ線部が露光量Q1で露光され設計寸法Lsが得られるよう
にレチクル10を照射する光の強度をq1とすると半導体集
積回路の集積回路部は露光量Q0で露光され設計寸法Lcが
得られることになる。ここで、レチクル10の裏面上に塗
布して形成する半透過膜14としては、レジスト材料，ク
ロム，アルミ等が用いられるが、q0＝q1・Q0／Q1なる強
度にすれば良いのであって、特に材質にはこだわらな
い。
次に第２実施例につき説明する。第３図がその平面図、
第４図が第３図のＥ−Ｅ′断面図である。第２実施例で
は、レチクル10Aの表面の集積回路部パターン領域12に
対応する部分に光半透過膜14Aが形成される。第１実施
例と同様に強度q1でレチクル10Aに照射された光はスク
ライブ線部パターン領域13を通過する場合強度q1で透過
する。これに対し集積回路部パターン領域12を通過して
くる光は半透過膜14Aによって強度がq0に低下される。
これにより、半導体集積回路の集積回路部、スクライブ
線部とも設計寸法が得られる。
第４図が第３図のＥ−Ｅ′断面図である。第２実施例で
は、レチクル10Aの表面の集積回路部パターン領域12に
対応する部分に光半透過膜14Aが形成される。第１実施
例と同様に強度q1でレチクル10Aに照射された光はスク
ライブ線部パターン領域13を通過する場合強度q1で透過
する。これに対し集積回路部パターン領域12を通過して
くる光は半透過膜14Aによって強度がq0に低下される。
これにより、半導体集積回路の集積回路部、スクライブ
線部とも設計寸法が得られる。
以上説明したように、本発明はレチクル表面あるいは裏
面の一部に光半透過膜を形成することにより、ウェーハ
上にレジストが均一膜厚で塗布されない場合でも、ウェ
ーハ上に露光される光のエネルギーを調整し、設計寸法
通り、高精度パターンが形成され、高性能，低価格の集
積回路が多量に安定供給できるという効果がある。
面の一部に光半透過膜を形成することにより、ウェーハ
上にレジストが均一膜厚で塗布されない場合でも、ウェ
ーハ上に露光される光のエネルギーを調整し、設計寸法
通り、高精度パターンが形成され、高性能，低価格の集
積回路が多量に安定供給できるという効果がある。
第１実施例、第２実施例とも、超LSI等で専ら使用され
る縮小投影露光装置に用いられるレチクルについて説明
したが、半導体集積回路として等倍露光方式で露光を行
なう場合にも本発明が適用可能なことはいうまでもな
い。
る縮小投影露光装置に用いられるレチクルについて説明
したが、半導体集積回路として等倍露光方式で露光を行
なう場合にも本発明が適用可能なことはいうまでもな
い。
第１図と第２図は本発明の第１実施例の平面図と断面
図、第３図，第４図は第２実施例の平面図と断面図、第
５図は縮小投影露光装置の基本構成図、第６図は従来例
の平面図、第７図、第８図は半導体集積回路の形成工程
における集積回路部及びスクライブ線部の部分断面図、
第９図は縮小投影露光装置で露光する場合の露光量Ｑと
転写パターンの現像後のパターン寸法Ｌの関係を示した
特性図である。 ８……レチクル、 81……ガラス基板、 82……集積回路部パターン領域、 83……スクライブ線部パターン領域、 10,10A……レチクル、 11……ガラス基板、 12……集積回路部パターン領域、 13……スクライブ線部パターン領域、 14,14A……光半透過膜、 31……集積回路部、 34……スクライブ線部。
図、第３図，第４図は第２実施例の平面図と断面図、第
５図は縮小投影露光装置の基本構成図、第６図は従来例
の平面図、第７図、第８図は半導体集積回路の形成工程
における集積回路部及びスクライブ線部の部分断面図、
第９図は縮小投影露光装置で露光する場合の露光量Ｑと
転写パターンの現像後のパターン寸法Ｌの関係を示した
特性図である。 ８……レチクル、 81……ガラス基板、 82……集積回路部パターン領域、 83……スクライブ線部パターン領域、 10,10A……レチクル、 11……ガラス基板、 12……集積回路部パターン領域、 13……スクライブ線部パターン領域、 14,14A……光半透過膜、 31……集積回路部、 34……スクライブ線部。
Claims (1)
- 【請求項１】集積回路部パターン領域と、集積回路間を
分離切断するスクライブ線部パターン領域からなる半導
体集積回路用ホトマスクにおいて、前記集積回路パター
ン領域上、もしくはホトマスク裏面の前記集積回路部パ
ターン領域に対向する部分に、光半透過膜を設けたこと
を特徴とする半導体集積回路用ホトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8651588A JPH0664337B2 (ja) | 1988-04-08 | 1988-04-08 | 半導体集積回路用ホトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8651588A JPH0664337B2 (ja) | 1988-04-08 | 1988-04-08 | 半導体集積回路用ホトマスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01257948A JPH01257948A (ja) | 1989-10-16 |
| JPH0664337B2 true JPH0664337B2 (ja) | 1994-08-22 |
Family
ID=13889122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8651588A Expired - Lifetime JPH0664337B2 (ja) | 1988-04-08 | 1988-04-08 | 半導体集積回路用ホトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664337B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02192111A (ja) * | 1989-01-19 | 1990-07-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5403684A (en) * | 1993-08-11 | 1995-04-04 | Cray Research, Inc. | PCB tooling apparatus and method for forming patterns in registration on both sides of a substrate |
| JP2002006774A (ja) * | 2000-06-23 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
| JP4608882B2 (ja) * | 2003-12-22 | 2011-01-12 | セイコーエプソン株式会社 | 露光用マスク及びその製造方法、並びに液晶装置の製造方法 |
| JP4742700B2 (ja) * | 2005-06-29 | 2011-08-10 | 凸版印刷株式会社 | 画素形成方法 |
| JP5671788B2 (ja) * | 2009-07-13 | 2015-02-18 | 凸版印刷株式会社 | カラーフィルタ基板用フォトマスク及びカラーフィルタ基板 |
-
1988
- 1988-04-08 JP JP8651588A patent/JPH0664337B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01257948A (ja) | 1989-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521033A (en) | Process for manufacturing semiconductor integrated circuit device, exposure method and mask for the process | |
| US5723236A (en) | Photomasks and a manufacturing method thereof | |
| US5503959A (en) | Lithographic technique for patterning a semiconductor device | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JP3096841B2 (ja) | ホトリソグラフィ方法及びそれに使用するホトリソグラフィシステム | |
| JP3177948B2 (ja) | 露光用フォトマスク | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP3110801B2 (ja) | フォトマスクの製造方法及びフォトマスク | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| US4977048A (en) | Actinic alignment to CEM coated resist films | |
| JPS59141230A (ja) | パタ−ン形成方法 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JPH0527413A (ja) | 露光装置用ホトマスク | |
| JP3529967B2 (ja) | アライメントマーク付きフォトマスク用ブランクスの製造方法 | |
| JPH05134387A (ja) | 位相シフトマスクの構造、露光方式、露光装置及び半導体装置 | |
| JPS6258139B2 (ja) | ||
| JPH05275303A (ja) | 露光方法およびそれに用いるフォトマスク | |
| JPS58132926A (ja) | パタ−ン形成方法 | |
| JP2946637B2 (ja) | 投影露光方法 | |
| JPH02101731A (ja) | 露光方法 | |
| TW473815B (en) | Method for enhancing lithography resolution | |
| JPH05102004A (ja) | レジストパターン形成方法 | |
| JPH01184826A (ja) | パターン形成方法 | |
| JPS6120329A (ja) | Ｘ線露光用マスク | |
| JPH1165083A (ja) | 半導体装置の製造方法ならびにフォトマスクおよびその製造方法 |