JP3135508B2 - パターン形成方法およびデバイス生産方法 - Google Patents
パターン形成方法およびデバイス生産方法Info
- Publication number
- JP3135508B2 JP3135508B2 JP08279330A JP27933096A JP3135508B2 JP 3135508 B2 JP3135508 B2 JP 3135508B2 JP 08279330 A JP08279330 A JP 08279330A JP 27933096 A JP27933096 A JP 27933096A JP 3135508 B2 JP3135508 B2 JP 3135508B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- phase shift
- forming
- exposure
- wavelength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Micromachines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＣやＬＳ
Ｉ等のデバイスやＣＣＤ等の撮像デバイスや液晶パネル
等の表示デバイスや磁気ヘッド等のデバイスを製造する
工程のうち、リソグラフィー工程におけるレジストパタ
ーン形成方法の技術分野に関する。
Ｉ等のデバイスやＣＣＤ等の撮像デバイスや液晶パネル
等の表示デバイスや磁気ヘッド等のデバイスを製造する
工程のうち、リソグラフィー工程におけるレジストパタ
ーン形成方法の技術分野に関する。
【０００２】
【従来の技術】半導体素子の製造技術の進展は目覚まし
く、またそれに伴う微細加工技術の進展も著しい。特に
光加工技術はサブミクロンの解像力を有する縮小投影露
光装置、通称ステッパーが主流であり、さらなる解像力
向上に向けて光学系の開口数（ＮＡ）の拡大や、露光波
長の短波長化、レジスト材料の改善、あるいは位相シフ
ト法などの種々の超解像技術が提案されてきている。特
に位相シフト法はフォトマスク上で透過光だけでなく、
光の位相を制御することにより解像度を向上させる方法
である。更に近年、位相シフトマスクを用いることな
く、レジストを用いた基板上での位相シフト効果による
解像度向上を目的としたものが特開平６−２６７８９０
にて開示されている。
く、またそれに伴う微細加工技術の進展も著しい。特に
光加工技術はサブミクロンの解像力を有する縮小投影露
光装置、通称ステッパーが主流であり、さらなる解像力
向上に向けて光学系の開口数（ＮＡ）の拡大や、露光波
長の短波長化、レジスト材料の改善、あるいは位相シフ
ト法などの種々の超解像技術が提案されてきている。特
に位相シフト法はフォトマスク上で透過光だけでなく、
光の位相を制御することにより解像度を向上させる方法
である。更に近年、位相シフトマスクを用いることな
く、レジストを用いた基板上での位相シフト効果による
解像度向上を目的としたものが特開平６−２６７８９０
にて開示されている。
【０００３】図８（Ａ）は、特開平６−２６７８９０号
公報にて開示されている、レジストを用いた位相シフト
効果を示す概念図である。まず、工程（１）において、
基板１０２上に塗布したポジ型のレジスト層に対しマス
ク（レチクル）１０１を用いてレジストのボトムまで現
像されないような露光量にてそのパターンを転写する。
次に、工程（２）において、ＰＥＢおよび現像処理を経
てレジスト層の表層を部分的にパターニングして段差部
を形成する。この時、マスク１０１によって遮蔽された
部分のレジストと露光光の透過部分に対応したレジスト
とのレジスト厚ｄの差が次式で表されるように形成され
る。
公報にて開示されている、レジストを用いた位相シフト
効果を示す概念図である。まず、工程（１）において、
基板１０２上に塗布したポジ型のレジスト層に対しマス
ク（レチクル）１０１を用いてレジストのボトムまで現
像されないような露光量にてそのパターンを転写する。
次に、工程（２）において、ＰＥＢおよび現像処理を経
てレジスト層の表層を部分的にパターニングして段差部
を形成する。この時、マスク１０１によって遮蔽された
部分のレジストと露光光の透過部分に対応したレジスト
とのレジスト厚ｄの差が次式で表されるように形成され
る。
【０００４】ｄ＝λ／２（ｎ−１） （式１） ここで、λは露光波長、ｎはレジストの屈折率である。
そして工程（３）において、レジストパターンの凸部を
位相シフタとみなしてマスク１０１を用いずに全面露光
を行なう。この時、レジストの段差部において光振幅の
キャンセルが起こり、光強度はこのエッジ部分にて減少
する。最後に工程（４）において、現像を行ない、基板
上での位相シフト効果により位相シフターエッジ相当位
置に最終レジストパターンを得る、というものである。
そして工程（３）において、レジストパターンの凸部を
位相シフタとみなしてマスク１０１を用いずに全面露光
を行なう。この時、レジストの段差部において光振幅の
キャンセルが起こり、光強度はこのエッジ部分にて減少
する。最後に工程（４）において、現像を行ない、基板
上での位相シフト効果により位相シフターエッジ相当位
置に最終レジストパターンを得る、というものである。
【０００５】一方、別の方法を示す図８（Ｂ）では、レ
ジストの位相シフタ部分を別のレジスト材料にて構成し
ている。この場合、工程（１）と工程（３）における露
光波長λは同一のものである。上部レジスト１は厚さが
上記（式１）で規定されたｄ'あるいはわずかにそれよ
り小さい。一方、下部レジスト２の厚さは任意である。
上部レジスト１は工程（１）の露光により比較的短時間
で酸性型に変化させる高速増感剤を含む。また下部レジ
スト２は、露光光を受けて比較的長時間で酸性型に変化
させる低速増感剤を含む。従って、深さｄ'の凹部を形
成するための露光工程において、上部レジスト１に比べ
下部レジスト２はゆっくりと露光され、また現像工程に
おいては以上の露光差により、下部レジスト２はあまり
とり除かれず残り、深さｄ'の凹部を形成する。
ジストの位相シフタ部分を別のレジスト材料にて構成し
ている。この場合、工程（１）と工程（３）における露
光波長λは同一のものである。上部レジスト１は厚さが
上記（式１）で規定されたｄ'あるいはわずかにそれよ
り小さい。一方、下部レジスト２の厚さは任意である。
上部レジスト１は工程（１）の露光により比較的短時間
で酸性型に変化させる高速増感剤を含む。また下部レジ
スト２は、露光光を受けて比較的長時間で酸性型に変化
させる低速増感剤を含む。従って、深さｄ'の凹部を形
成するための露光工程において、上部レジスト１に比べ
下部レジスト２はゆっくりと露光され、また現像工程に
おいては以上の露光差により、下部レジスト２はあまり
とり除かれず残り、深さｄ'の凹部を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
たレジストによる位相シフト効果を達成する際にレジス
トの多層化を考えた場合には、同一露光波長に対する露
光感度の差あるいは現像感度の差の大きなレジスト材料
を選択する必要性がある。
たレジストによる位相シフト効果を達成する際にレジス
トの多層化を考えた場合には、同一露光波長に対する露
光感度の差あるいは現像感度の差の大きなレジスト材料
を選択する必要性がある。
【０００７】また、このようなレジストにおける位相シ
フト効果による像形成においては、マスクの開口部と遮
光部の境界で決まるピッチ以下では像を形成することが
できない。
フト効果による像形成においては、マスクの開口部と遮
光部の境界で決まるピッチ以下では像を形成することが
できない。
【０００８】また、レジストによる位相シフタの形成に
おいて、現像処理が必要であることは、プロセス上スル
ープットを低下させる要因であり実用的の障害となり得
る。
おいて、現像処理が必要であることは、プロセス上スル
ープットを低下させる要因であり実用的の障害となり得
る。
【０００９】本発明は上記課題の少なくとも１つを解決
すべくなされたもので、レジストに位相シフト用エッジ
を形成して位相シフト露光法でパターン形成を行なう実
用的な手法の提供を目的とするものである。
すべくなされたもので、レジストに位相シフト用エッジ
を形成して位相シフト露光法でパターン形成を行なう実
用的な手法の提供を目的とするものである。
【００１０】
【課題を解決するための手段】上記課題を解決する本発
明のある形態は、レジストに位相シフト用エッジを形成
する工程と、該位相シフトエッジで暗帯を形成する工程
と、該暗帯部分を残すように露光されたレジスト像を現
像する工程とを有し、前記レジストは感光する波長が異
なる複数のレジスト材料を基板上に積層したものである
ことを特徴とするパターン形成方法である。。
明のある形態は、レジストに位相シフト用エッジを形成
する工程と、該位相シフトエッジで暗帯を形成する工程
と、該暗帯部分を残すように露光されたレジスト像を現
像する工程とを有し、前記レジストは感光する波長が異
なる複数のレジスト材料を基板上に積層したものである
ことを特徴とするパターン形成方法である。。
【００１１】ここで例えば、前記レジストは２層で構成
し、第１レジスト層に位相シフト用エッジを形成し、第
２レジスト層を露光する際には第１レジスト層を露光し
た際の波長とは異なる波長にて露光を行なう。
し、第１レジスト層に位相シフト用エッジを形成し、第
２レジスト層を露光する際には第１レジスト層を露光し
た際の波長とは異なる波長にて露光を行なう。
【００１２】また例えば、第１レジスト層にＫｒＦやＡ
ｒＦエキシマレーザーなどの遠紫外光用レジストを、第
２レジスト層にｇ線やｉ線等の紫外光用レジストを用い
る。
ｒＦエキシマレーザーなどの遠紫外光用レジストを、第
２レジスト層にｇ線やｉ線等の紫外光用レジストを用い
る。
【００１３】また例えば、前記位相シフト用エッジの形
成は現像処理なしに行なう。
成は現像処理なしに行なう。
【００１４】本発明の別の形態は、基板上に微細なパタ
ーンを形成する方法において、基板上に、感光する波長
域が異なる複数のレジスト材料を積層する工程と、位相
シフト用エッジを形成する工程と、該位相シフトエッジ
で暗帯を形成し該暗帯部分を残すように露光されたレジ
スト像を現像する工程と、上層以外の別のレジスト層を
露光する際に、前記位相シフト用エッジを形成する際に
用いたマスクとは異なるマスクを用いて露光されたレジ
スト像を現像する工程と、を有することを特徴とするパ
ターン形成方法である。
ーンを形成する方法において、基板上に、感光する波長
域が異なる複数のレジスト材料を積層する工程と、位相
シフト用エッジを形成する工程と、該位相シフトエッジ
で暗帯を形成し該暗帯部分を残すように露光されたレジ
スト像を現像する工程と、上層以外の別のレジスト層を
露光する際に、前記位相シフト用エッジを形成する際に
用いたマスクとは異なるマスクを用いて露光されたレジ
スト像を現像する工程と、を有することを特徴とするパ
ターン形成方法である。
【００１５】ここで例えば、前記異なるマスクとしては
位相シフトマスクを用いる。
位相シフトマスクを用いる。
【００１６】本発明の別の形態は、基板上に少なくとも
感光する波長域が異なるレジスト材料を３層積層する工
程と、最上層である第１レジスト層に位相シフト用エッ
ジを形成する工程と、中間層である第２レジスト層に該
位相シフトエッジで暗帯を形成しかつ該暗帯部分を残す
ように露光されたレジスト像を現像する工程と、最下層
である第３レジスト層を位相シフトマスクを用いて露光
し現像する工程と、を有することを特徴とするパターン
形成方法である。
感光する波長域が異なるレジスト材料を３層積層する工
程と、最上層である第１レジスト層に位相シフト用エッ
ジを形成する工程と、中間層である第２レジスト層に該
位相シフトエッジで暗帯を形成しかつ該暗帯部分を残す
ように露光されたレジスト像を現像する工程と、最下層
である第３レジスト層を位相シフトマスクを用いて露光
し現像する工程と、を有することを特徴とするパターン
形成方法である。
【００１７】また、本発明の別の形態は、第１の波長の
露光光でレジストに位相シフト用エッジを形成する工程
と、該第１とは異なる第２の波長の露光光で位相シフト
露光によってパターン形成する工程とを有することを特
徴とするパターン形成方法である。
露光光でレジストに位相シフト用エッジを形成する工程
と、該第１とは異なる第２の波長の露光光で位相シフト
露光によってパターン形成する工程とを有することを特
徴とするパターン形成方法である。
【００１８】また、本発明の別の形態は、レジストに位
相シフト用エッジを形成して位相シフト露光によりパタ
ーン形成する方法であって、現像処理を行なわずに該位
相シフト用エッジを形成する工程を有することを特徴と
するパターン形成方法である。ここで、露光あるいは露
光／ＰＥＢ工程におけるレジストの膜減りにより位相シ
フト用エッジを形成することで現像処理を省略すること
ができる。
相シフト用エッジを形成して位相シフト露光によりパタ
ーン形成する方法であって、現像処理を行なわずに該位
相シフト用エッジを形成する工程を有することを特徴と
するパターン形成方法である。ここで、露光あるいは露
光／ＰＥＢ工程におけるレジストの膜減りにより位相シ
フト用エッジを形成することで現像処理を省略すること
ができる。
【００１９】本発明のさらに別の形態は、上記パターン
形成方法のいずれかを利用してデバイスを生産すること
を特徴とするデバイス生産方法である。
形成方法のいずれかを利用してデバイスを生産すること
を特徴とするデバイス生産方法である。
【００２０】本発明のさらに別の形態は、感光する波長
が異なる複数のレジスト材料を基板上に積層したことを
特徴とする位相シフト露光用基板である。
が異なる複数のレジスト材料を基板上に積層したことを
特徴とする位相シフト露光用基板である。
【００２１】
＜実施形態１＞図１は本発明の第１の実施形態の説明図
である。これは、感光波長領域の異なる２つのレジスト
を基板上に積層し、上層レジストを位相シフタとしてレ
ジスト像を形成することを特徴とするものである。
である。これは、感光波長領域の異なる２つのレジスト
を基板上に積層し、上層レジストを位相シフタとしてレ
ジスト像を形成することを特徴とするものである。
【００２２】同図において、マスク（レチクル）１０１
を照明する照明光束１０４により、ウエハ１０２上に積
層されているレジストを露光する。ここで積層したレジ
ストの波長に対する透過率の関係を模式的に示したのが
図２である。上層レジスト１は図２（Ａ）に示すよう
に、ＫｒＦ光源によるリソグラフィに用いられるレジス
トであり、ＫｒＦ波長付近に透過率のピークを持ち、ま
た波長が大きくなるにつれて大きな透過率を有するもの
である。
を照明する照明光束１０４により、ウエハ１０２上に積
層されているレジストを露光する。ここで積層したレジ
ストの波長に対する透過率の関係を模式的に示したのが
図２である。上層レジスト１は図２（Ａ）に示すよう
に、ＫｒＦ光源によるリソグラフィに用いられるレジス
トであり、ＫｒＦ波長付近に透過率のピークを持ち、ま
た波長が大きくなるにつれて大きな透過率を有するもの
である。
【００２３】この上層レジストには、例えばＫｒＦ等遠
紫外線用のポジ型化学増幅型レジストが用いられる。次
に、下層レジスト２は図２（Ｂ）に示すように、ｉ線波
長付近の透過率が大きいレジストであり、ＫｒＦ波長領
域ではほとんど透過率を持たないものである。この下層
レジストには、ｉ線等紫外線用のポジ型レジストが用い
られる。
紫外線用のポジ型化学増幅型レジストが用いられる。次
に、下層レジスト２は図２（Ｂ）に示すように、ｉ線波
長付近の透過率が大きいレジストであり、ＫｒＦ波長領
域ではほとんど透過率を持たないものである。この下層
レジストには、ｉ線等紫外線用のポジ型レジストが用い
られる。
【００２４】図１を用いてレジスト像形成処理について
説明する。まず工程（１）において、ＫｒＦエキシマレ
ーザー（露光波長λ1）によりマスク１０１を照明す
る。このマスク１０１を照明した光束は、不図示の投影
光学系を介してウエハ１０２上に結像される。この時、
上層レジスト１は波長λ1の光に反応し、光の当たった
部分は、光の当たらなかった部分の現像液に対し、その
溶解速度が早くなる。この上層レジスト１は、その厚み ｄ＝λ2／２（ｎ1−１） （２） で表されるｄ、あるいはその値に近い値をもつものであ
る。ここで、λ2は後の工程にて用いるｉ線の波長を示
し、ｎ1はｉ線波長λ2に対する上層レジストの屈折率を
示すものである。
説明する。まず工程（１）において、ＫｒＦエキシマレ
ーザー（露光波長λ1）によりマスク１０１を照明す
る。このマスク１０１を照明した光束は、不図示の投影
光学系を介してウエハ１０２上に結像される。この時、
上層レジスト１は波長λ1の光に反応し、光の当たった
部分は、光の当たらなかった部分の現像液に対し、その
溶解速度が早くなる。この上層レジスト１は、その厚み ｄ＝λ2／２（ｎ1−１） （２） で表されるｄ、あるいはその値に近い値をもつものであ
る。ここで、λ2は後の工程にて用いるｉ線の波長を示
し、ｎ1はｉ線波長λ2に対する上層レジストの屈折率を
示すものである。
【００２５】以上のように、波長λ1にて露光を完了し
た後で、ＰＥＢや現像処理を経て工程（２）のように位
相シフタの形成を完了する。次に工程（３）のように、
露光波長をｉ線としマスク１０１を除いて全面一括露光
を行なう。その際、位相シフト効果により上層レジスト
１にて形成されたシフタの境界部分（暗帯部分）では光
強度分布が打ち消しあう。そして、ＰＥＢ及び現像処理
を経て暗帯部分が残り、工程（４）のように微細なレジ
スト像が形成されるのである。
た後で、ＰＥＢや現像処理を経て工程（２）のように位
相シフタの形成を完了する。次に工程（３）のように、
露光波長をｉ線としマスク１０１を除いて全面一括露光
を行なう。その際、位相シフト効果により上層レジスト
１にて形成されたシフタの境界部分（暗帯部分）では光
強度分布が打ち消しあう。そして、ＰＥＢ及び現像処理
を経て暗帯部分が残り、工程（４）のように微細なレジ
スト像が形成されるのである。
【００２６】本実施例では、レジストを２層積層にし、
その各々のレジストの感光波長が異なることを利用し
て、位相シフタの形成及び第２レジストによるレジスト
像の形成が容易に行なえるようにしている。
その各々のレジストの感光波長が異なることを利用し
て、位相シフタの形成及び第２レジストによるレジスト
像の形成が容易に行なえるようにしている。
【００２７】＜実施形態２＞以下に本発明の第２の実施
形態を示す。これは、基板上にレジストを積層し、第１
のマスクにより露光して位相シフタを形成し、マスクを
除いて全面露光を行ない、更に第２のマスクを用いて位
相シフタにより生成したレジスト像のピッチの倍のピッ
チのレジスト像を形成することを特徴とするものであ
る。
形態を示す。これは、基板上にレジストを積層し、第１
のマスクにより露光して位相シフタを形成し、マスクを
除いて全面露光を行ない、更に第２のマスクを用いて位
相シフタにより生成したレジスト像のピッチの倍のピッ
チのレジスト像を形成することを特徴とするものであ
る。
【００２８】図３（Ａ）は、基板１０２上にレジストを
３層積層した場合を示している。ここで、各々のレジス
トの波長に対する透過率の関係を図２を用いて説明す
る。図２（Ａ）は上層レジスト１、及び下層レジスト３
の波長に対する透過率特性を模式的に示している。上層
レジスト１と下層レジスト３はＫｒＦ（λ1）とｉ線
（λ2）の波長域にて高い透過率を有する。次に図２
（Ｂ）は中間層レジスト２の波長に対する透過率特性を
示している。中間層レジスト２はｉ線（λ2）の波長域
にて高い透過率を有し、ＫｒＦ波長（λ1）ではほとん
ど透過率はない。
３層積層した場合を示している。ここで、各々のレジス
トの波長に対する透過率の関係を図２を用いて説明す
る。図２（Ａ）は上層レジスト１、及び下層レジスト３
の波長に対する透過率特性を模式的に示している。上層
レジスト１と下層レジスト３はＫｒＦ（λ1）とｉ線
（λ2）の波長域にて高い透過率を有する。次に図２
（Ｂ）は中間層レジスト２の波長に対する透過率特性を
示している。中間層レジスト２はｉ線（λ2）の波長域
にて高い透過率を有し、ＫｒＦ波長（λ1）ではほとん
ど透過率はない。
【００２９】図３を用いてレジスト像形成処理について
説明する。まず、工程（１）により、ＫｒＦに対応する
露光波長λ1により、マスク１０１のパターンをレジス
ト１に転写する。この時、上層レジスト１は、その厚み
が ｄ＝λ2／２（ｎ1−１） （式２） で表されるｄ、あるいはその値に近い値をもつものであ
る。ここで、λ2は、後の工程にて用いるｉ線の波長を
示し、ｎ1はｉ線波長λ2に対する上層レジストの屈折率
を示すものである。
説明する。まず、工程（１）により、ＫｒＦに対応する
露光波長λ1により、マスク１０１のパターンをレジス
ト１に転写する。この時、上層レジスト１は、その厚み
が ｄ＝λ2／２（ｎ1−１） （式２） で表されるｄ、あるいはその値に近い値をもつものであ
る。ここで、λ2は、後の工程にて用いるｉ線の波長を
示し、ｎ1はｉ線波長λ2に対する上層レジストの屈折率
を示すものである。
【００３０】以上のように、波長λ1にて露光を完了し
た後で、ＰＥＢや現像処理を経て、工程（２）のよう
に、位相シフタの形成を完了する。次に工程（３）のよ
うに、露光波長をｉ線（λ2）とし、マスク１０１を除
いて全面一括露光を行なう。その際、位相シフト効果に
より、上層レジスト１にて形成されたシフタの境界部分
（暗帯部分）では光強度分布が打ち消しあう。又、レジ
スト３は波長λ2ではほとんど感光しない。そして、工
程（４）のように、ＰＥＢおよび現像処理を経て暗帯部
分が残り、微細なレジスト像が形成されるのである。こ
こまでのレジスト像形成処理は先の実施形態１と同様で
ある。
た後で、ＰＥＢや現像処理を経て、工程（２）のよう
に、位相シフタの形成を完了する。次に工程（３）のよ
うに、露光波長をｉ線（λ2）とし、マスク１０１を除
いて全面一括露光を行なう。その際、位相シフト効果に
より、上層レジスト１にて形成されたシフタの境界部分
（暗帯部分）では光強度分布が打ち消しあう。又、レジ
スト３は波長λ2ではほとんど感光しない。そして、工
程（４）のように、ＰＥＢおよび現像処理を経て暗帯部
分が残り、微細なレジスト像が形成されるのである。こ
こまでのレジスト像形成処理は先の実施形態１と同様で
ある。
【００３１】そして本実施例では更に、工程（５）にお
いて、第２のマスク１０５を用いて、ＫｒＦに対応した
露光波長であるλ1により露光を行なう。この時、本実
施例では、マスクにおいてシフタエッジを利用した位相
シフトマスクを用いている。このシフタエッジ利用型の
位相シフトマスクはシフタエッジでの位相の反転を利用
したものであり、前述のレジストを利用した位相シフト
効果と同様な効果を創出する。このマスクにおいて、シ
フタのエッジによる像が、前処理にてレジストの位相シ
フト効果により生成したレジスト像の丁度間に位置する
ように配置する。
いて、第２のマスク１０５を用いて、ＫｒＦに対応した
露光波長であるλ1により露光を行なう。この時、本実
施例では、マスクにおいてシフタエッジを利用した位相
シフトマスクを用いている。このシフタエッジ利用型の
位相シフトマスクはシフタエッジでの位相の反転を利用
したものであり、前述のレジストを利用した位相シフト
効果と同様な効果を創出する。このマスクにおいて、シ
フタのエッジによる像が、前処理にてレジストの位相シ
フト効果により生成したレジスト像の丁度間に位置する
ように配置する。
【００３２】そして、工程（４）にて形成されたレジス
ト像１０６は、露光波長λ1に対しては透過率が低く吸
収が大きいため下層レジスト３に対してマスクとして機
能する。従って、位相シフトマスクのシフタエッジの部
分と工程（４）にて形成されたレジスト像１０６の位置
に対応する下層レジスト３は、工程（５）の波長λ1に
よる露光に対して現像液の溶解性が大きく変化すること
なく、現像後にレジスト像１０７として形成されるので
ある。
ト像１０６は、露光波長λ1に対しては透過率が低く吸
収が大きいため下層レジスト３に対してマスクとして機
能する。従って、位相シフトマスクのシフタエッジの部
分と工程（４）にて形成されたレジスト像１０６の位置
に対応する下層レジスト３は、工程（５）の波長λ1に
よる露光に対して現像液の溶解性が大きく変化すること
なく、現像後にレジスト像１０７として形成されるので
ある。
【００３３】従って、工程（５）にてλ1の波長で露光
した後、ＰＥＢおよび現像処理を経て、工程（６）に示
した様に、レジストにおける位相シフト効果によって生
成したレジスト像１０６のピッチよりも更に小さなピッ
チを持つレジスト像１０７を形成することが可能にな
る。
した後、ＰＥＢおよび現像処理を経て、工程（６）に示
した様に、レジストにおける位相シフト効果によって生
成したレジスト像１０６のピッチよりも更に小さなピッ
チを持つレジスト像１０７を形成することが可能にな
る。
【００３４】なお、本実施例では、第２マスクとして位
相シフトマスクを用いたが、図３（Ｂ）に示すような通
常のバイナリマスク１０８によっても同様なレジスト像
を得ることが可能である。この場合、マスクはレジスト
の位相シフト効果により得られたレジスト像１０６の間
に遮光部が位置するように配置される。
相シフトマスクを用いたが、図３（Ｂ）に示すような通
常のバイナリマスク１０８によっても同様なレジスト像
を得ることが可能である。この場合、マスクはレジスト
の位相シフト効果により得られたレジスト像１０６の間
に遮光部が位置するように配置される。
【００３５】＜実施形態３＞本発明の第３の実施形態を
示す。これは、位相シフタを形成する工程において、現
像処理を行なわないということに特徴がある。
示す。これは、位相シフタを形成する工程において、現
像処理を行なわないということに特徴がある。
【００３６】従来あるいは上記第１、２の実施形態で
は、位相シフタ形成時には露光された部分を選択的に取
り除くために、図４（Ａ）に示すようなＰＥＢおよび現
像処理が必要であったが、本実施形態においては図４
（Ｂ）に示すような露光／ＰＥＢを行なった際に、化学
増幅型レジストに顕著なレジストの膜減りを利用して位
相シフタを形成している。この膜減が生じるのは、露光
／ＰＥＢによりベースポリマーの保護基の脱離反応が起
こり、ガスが発生し体積収縮が起きるためと考えられ
る。また、ＰＥＢを行なわなくても、露光後に有る程度
時間を置くと膜減りが起こることを利用して位相シフタ
を形成することも可能である。
は、位相シフタ形成時には露光された部分を選択的に取
り除くために、図４（Ａ）に示すようなＰＥＢおよび現
像処理が必要であったが、本実施形態においては図４
（Ｂ）に示すような露光／ＰＥＢを行なった際に、化学
増幅型レジストに顕著なレジストの膜減りを利用して位
相シフタを形成している。この膜減が生じるのは、露光
／ＰＥＢによりベースポリマーの保護基の脱離反応が起
こり、ガスが発生し体積収縮が起きるためと考えられ
る。また、ＰＥＢを行なわなくても、露光後に有る程度
時間を置くと膜減りが起こることを利用して位相シフタ
を形成することも可能である。
【００３７】この時の様子を模式的に示したのが図５で
ある。同図から、ＰＥＤ(Post Exposure Delay)により
レジストの膜厚が減少していることが分かる。従って、
感光波長の異なる複数のレジストが積層されている場
合、予め上記（式２）の厚みに上層レジストを積層して
おき、この露光による膜減りにより現像処理なしで位相
シフタを形成することができる。
ある。同図から、ＰＥＤ(Post Exposure Delay)により
レジストの膜厚が減少していることが分かる。従って、
感光波長の異なる複数のレジストが積層されている場
合、予め上記（式２）の厚みに上層レジストを積層して
おき、この露光による膜減りにより現像処理なしで位相
シフタを形成することができる。
【００３８】本実施形態の方法は、上記の第１及び第２
の実施形態の方法に適用することも可能である。また、
この位相シフタをレジストの膜減りを利用して形成する
方法は、基板上のレジストが単層であっても適用するこ
とが可能である。
の実施形態の方法に適用することも可能である。また、
この位相シフタをレジストの膜減りを利用して形成する
方法は、基板上のレジストが単層であっても適用するこ
とが可能である。
【００３９】＜実施形態４＞次に上記説明したレジスト
パターンの形成方法を利用した半導体デバイスの生産方
法の例を説明する。
パターンの形成方法を利用した半導体デバイスの生産方
法の例を説明する。
【００４０】図６は微小デバイス（ＩＣやＬＳＩ等の半
導体チップ、液晶パネル、ＣＣＤ、薄膜磁気ヘッド、マ
イクロマシン等）の製造のフローを示す。ステップ１
（回路設計）では半導体デバイスの回路設計を行なう。
ステップ２（マスク製作）では設計した回路パターンを
形成したマスクを製作する。一方、ステップ３（ウエハ
製造）ではシリコン等の材料を用いてウエハを製造す
る。ステップ４（ウエハプロセス）は前工程と呼ばれ、
上記用意したマスクとウエハを用いて、リソグラフィ技
術によってウエハ上に実際の回路を形成する。次のステ
ップ５（組み立て）は後工程と呼ばれ、ステップ４によ
って作製されたウエハを用いて半導体チップ化する工程
であり、アッセンブリ工程（ダイシング、ボンディン
グ）、パッケージング工程（チップ封入）等の工程を含
む。ステップ６（検査）ではステップ５で作製された半
導体デバイスの動作確認テスト、耐久性テスト等の検査
を行なう。こうした工程を経て半導体デバイスが完成
し、これを出荷（ステップ７）する。
導体チップ、液晶パネル、ＣＣＤ、薄膜磁気ヘッド、マ
イクロマシン等）の製造のフローを示す。ステップ１
（回路設計）では半導体デバイスの回路設計を行なう。
ステップ２（マスク製作）では設計した回路パターンを
形成したマスクを製作する。一方、ステップ３（ウエハ
製造）ではシリコン等の材料を用いてウエハを製造す
る。ステップ４（ウエハプロセス）は前工程と呼ばれ、
上記用意したマスクとウエハを用いて、リソグラフィ技
術によってウエハ上に実際の回路を形成する。次のステ
ップ５（組み立て）は後工程と呼ばれ、ステップ４によ
って作製されたウエハを用いて半導体チップ化する工程
であり、アッセンブリ工程（ダイシング、ボンディン
グ）、パッケージング工程（チップ封入）等の工程を含
む。ステップ６（検査）ではステップ５で作製された半
導体デバイスの動作確認テスト、耐久性テスト等の検査
を行なう。こうした工程を経て半導体デバイスが完成
し、これを出荷（ステップ７）する。
【００４１】図７は上記ウエハプロセスの詳細なフロー
を示す。ステップ１１（酸化）ではウエハの表面を酸化
させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶縁
膜を形成する。ステップ１３（電極形成）ではウエハ上
に電極を蒸着によって形成する。ステップ１４（イオン
打込み）ではウエハにイオンを打ち込む。ステップ１５
（レジスト処理）ではウエハに感光剤を塗布する。ステ
ップ１６（露光）ではマスクの回路パターンをウエハに
焼付露光する。ステップ１７（現像）では露光したウエ
ハを現像する。ステップ１８（エッチング）では現像し
たレジスト像以外の部分を削り取る。ステップ１９（レ
ジスト剥離）ではエッチングが済んで不要となったレジ
ストを取り除く。ステップ１６〜ステップ１９では上記
説明した実施形態いずれかの方法によって行なう。これ
らのステップを繰り返し行なうことによって、ウエハ上
に多重に回路パターンを形成する。
を示す。ステップ１１（酸化）ではウエハの表面を酸化
させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶縁
膜を形成する。ステップ１３（電極形成）ではウエハ上
に電極を蒸着によって形成する。ステップ１４（イオン
打込み）ではウエハにイオンを打ち込む。ステップ１５
（レジスト処理）ではウエハに感光剤を塗布する。ステ
ップ１６（露光）ではマスクの回路パターンをウエハに
焼付露光する。ステップ１７（現像）では露光したウエ
ハを現像する。ステップ１８（エッチング）では現像し
たレジスト像以外の部分を削り取る。ステップ１９（レ
ジスト剥離）ではエッチングが済んで不要となったレジ
ストを取り除く。ステップ１６〜ステップ１９では上記
説明した実施形態いずれかの方法によって行なう。これ
らのステップを繰り返し行なうことによって、ウエハ上
に多重に回路パターンを形成する。
【００４２】
【発明の効果】本発明のある形態によれば、多層化され
たレジストに対して位相シフト効果を達成しようとした
場合、その複数のレジストに対して同一露光波長に対す
る露光感度の差の大きなレジスト材料を選択する必要が
なく、その各々のレジストの感光波長が異なることを利
用して、位相シフタの形成及び第２レジストによるレジ
スト像の形成が容易に行なえるようにしている。
たレジストに対して位相シフト効果を達成しようとした
場合、その複数のレジストに対して同一露光波長に対す
る露光感度の差の大きなレジスト材料を選択する必要が
なく、その各々のレジストの感光波長が異なることを利
用して、位相シフタの形成及び第２レジストによるレジ
スト像の形成が容易に行なえるようにしている。
【００４３】また本発明のある形態によれば、このレジ
ストにおける位相シフト効果による像形成と位相シフト
マスクを組み合わせることによって、位相シフタ形成時
のマスクの開口部と遮光部の境界で決まるピッチ以下の
像を形成することが可能になる。
ストにおける位相シフト効果による像形成と位相シフト
マスクを組み合わせることによって、位相シフタ形成時
のマスクの開口部と遮光部の境界で決まるピッチ以下の
像を形成することが可能になる。
【００４４】また本発明のある形態によれば、レジスト
による位相シフタの形成の工程において、現像工程を省
略することにより、プロセス上スループットを向上させ
ることが可能となる。
による位相シフタの形成の工程において、現像工程を省
略することにより、プロセス上スループットを向上させ
ることが可能となる。
【図１】第１の実施形態の概略図
【図２】透過率と波長の関係を示す模式図
【図３】第２の実施形態の概略図
【図４】第３の実施形態の説明図
【図５】膜減りとPEDの関係を示す模式図
【図６】半導体デバイスの生産フローを示す図
【図７】ウエハプロセスの詳細なフローを示す図
【図８】従来例の概略図
１０１ マスク（レチクル） １０２ 基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−67559（ＪＰ，Ａ) 特開 平５−119480（ＪＰ，Ａ) 特開 平５−224424（ＪＰ，Ａ) 特開 平９−180992（ＪＰ，Ａ) 特開 平４−263417（ＪＰ，Ａ) 特開 平５−243114（ＪＰ，Ａ) 特開 平７−263330（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027
Claims (10)
- 【請求項１】 レジストに位相シフト用エッジを現像処
理なしに形成する工程と、該位相シフトエッジで暗帯を
形成する工程と、該暗帯部分を残すように露光されたレ
ジスト像を現像する工程とを有し、前記レジストは感光
する波長が異なる複数のレジスト材料を基板上に積層し
たものであることを特徴とするパターン形成方法。 - 【請求項２】 前記レジストは２層で構成し、第１レジ
スト層に位相シフト用エッジを形成し、第２レジスト層
を露光する際には第１レジスト層を露光した際の波長と
は異なる波長にて露光を行なうことを特徴とする請求項
１記載のパターン形成方法。 - 【請求項３】 第１レジスト層にＫｒＦやＡｒＦエキシ
マレーザーなどの遠紫外光用レジストを、第２レジスト
層にｇ線やｉ線等の紫外光用レジストを用いることを特
徴とする請求項２記載のパターン形成方法。 - 【請求項４】 基板上に感光する波長域が異なる複数の
レジスト材料を積層する工程と、位相シフト用エッジを
形成する工程と、該位相シフトエッジで暗帯を形成し該
暗帯部分を残すように露光されたレジスト像を現像する
工程と、上層以外の別のレジスト層を露光する際に、前
記位相シフト用エッジを形成する際に用いたマスクとは
異なるマスクを用いて露光されたレジスト像を現像する
工程と、を有することを特徴とするパターン形成方法。 - 【請求項５】 前記異なるマスクとして、位相シフトマ
スクを用いたことを特徴とする請求項４記載のパターン
形成方法。 - 【請求項６】 基板上に感光する波長域が異なるレジス
ト材料を３層積層する工程と、最上層である第１レジス
ト層に位相シフト用エッジを形成する工程と、中間層で
ある第２レジスト層に該位相シフトエッジで暗帯を形成
しかつ該暗帯部分を残すように露光されたレジスト像を
現像する工程と、最下層である第３レジスト層を位相シ
フトマスクを用いて露光する工程と、を有することを特
徴とするパターン形成方法。 - 【請求項７】 第１の波長の露光光を用いて露光あるい
は露光／ＰＥＢ工程におけるレジストの膜減りによりレ
ジストに位相シフト用エッジを形成する工程と、該第１
とは異なる第２の波長の露光光で位相シフト露光によっ
てパターン形成する工程とを有することを特徴とするパ
ターン形成方法。 - 【請求項８】 レジストに位相シフト用エッジを形成し
て位相シフト露光によりパターン形成する方法であっ
て、現像処理を行なわずに該位相シフト用エッジを形成
する工程を有することを特徴とするパターン形成方法。 - 【請求項９】 露光あるいは露光／ＰＥＢ工程における
レジストの膜減りにより位相シフト用エッジを形成する
ことを特徴とする請求項８記載のパターン形成方法。 - 【請求項１０】 請求項１乃至９のいずれか記載のパタ
ーン形成方法を利用してデバイスを生産することを特徴
とするデバイス生産方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08279330A JP3135508B2 (ja) | 1996-10-22 | 1996-10-22 | パターン形成方法およびデバイス生産方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08279330A JP3135508B2 (ja) | 1996-10-22 | 1996-10-22 | パターン形成方法およびデバイス生産方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125582A JPH10125582A (ja) | 1998-05-15 |
| JP3135508B2 true JP3135508B2 (ja) | 2001-02-19 |
Family
ID=17609682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08279330A Expired - Fee Related JP3135508B2 (ja) | 1996-10-22 | 1996-10-22 | パターン形成方法およびデバイス生産方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135508B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4613364B2 (ja) * | 2000-06-14 | 2011-01-19 | 学校法人東京電機大学 | レジストパタン形成方法 |
| US20050255410A1 (en) * | 2004-04-29 | 2005-11-17 | Guerrero Douglas J | Anti-reflective coatings using vinyl ether crosslinkers |
| US20070269749A1 (en) | 2006-05-18 | 2007-11-22 | Richard Elliot Schenker | Methods to reduce the minimum pitch in a pattern |
| JP5330205B2 (ja) | 2009-11-26 | 2013-10-30 | 株式会社東芝 | 露光方法 |
-
1996
- 1996-10-22 JP JP08279330A patent/JP3135508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125582A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786114A (en) | Attenuated phase shift mask with halftone boundary regions | |
| US6218089B1 (en) | Photolithographic method | |
| Geppert | Semiconductor lithography for the next millennium | |
| JPH04136854A (ja) | 半導体装置の製造方法 | |
| JPH08179492A (ja) | 位相シフトマスクパターニングのためのｉ線ステッパリソグラフィ法 | |
| KR100263900B1 (ko) | 마스크 및 그 제조방법 | |
| US7011936B2 (en) | Photomask and method of structuring a photoresist by double exposure with imaging auxiliary structures and different exposure tools | |
| KR20030038327A (ko) | 패턴의 형성 방법 및 장치의 제조 방법 | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JP2001272764A (ja) | 投影露光用フォトマスク、およびそれを用いた投影露光方法 | |
| JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| US20030059685A1 (en) | Mask for multiple exposure | |
| JP3050178B2 (ja) | 露光方法及び露光用マスク | |
| JPH01258419A (ja) | パターン形成方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| KR20050007176A (ko) | 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법 | |
| JP3268692B2 (ja) | 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法 | |
| JP4225544B2 (ja) | 感光性材料の積層構造および微細パターン形成方法 | |
| JPH06132216A (ja) | パターン形成方法 | |
| EP1041441A2 (en) | Device manufacturing method | |
| KR100272519B1 (ko) | 반도체소자의 패터닝방법 | |
| JPH0511433A (ja) | フオトマスクの製造方法及びフオトマスク | |
| KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| LAPS | Cancellation because of no payment of annual fees |