JPH01258419A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH01258419A JPH01258419A JP63085075A JP8507588A JPH01258419A JP H01258419 A JPH01258419 A JP H01258419A JP 63085075 A JP63085075 A JP 63085075A JP 8507588 A JP8507588 A JP 8507588A JP H01258419 A JPH01258419 A JP H01258419A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure
- resist
- mask
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007261 regionalization Effects 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000003287 optical effect Effects 0.000 claims abstract 2
- 238000001459 lithography Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000018109 developmental process Effects 0.000 abstract description 9
- 230000004304 visual acuity Effects 0.000 abstract 2
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パターン形成方法に関し、とくに、半導体製
造プロセスのリソグラフイ技術による微細なパターン形
成方法に関する。
造プロセスのリソグラフイ技術による微細なパターン形
成方法に関する。
半導体素子の高集積化に伴い、素子パターンの微細化が
要求されている。しかし、各種リソグラフィ法の実用的
な解像限界は、微細化の要求に充分対応できるレベルに
は達していないのが現状である。サブミクロンレベルの
パターン形成には、縮小投影露光法が用いられるが、０
．５μｍ８度のパターン形成は用いるレンズの解像性能
が不充分であり、安定性も充分とはいえない。
要求されている。しかし、各種リソグラフィ法の実用的
な解像限界は、微細化の要求に充分対応できるレベルに
は達していないのが現状である。サブミクロンレベルの
パターン形成には、縮小投影露光法が用いられるが、０
．５μｍ８度のパターン形成は用いるレンズの解像性能
が不充分であり、安定性も充分とはいえない。
尚、解像の安定性向上には、多層レジスト法（特開昭５
９−１０４６４２号、特開昭６０−７４４３７号）があ
るが、解像限界を越えた微細パターンの形成は不可能で
あり、解像度の向上策とは言えない。
９−１０４６４２号、特開昭６０−７４４３７号）があ
るが、解像限界を越えた微細パターンの形成は不可能で
あり、解像度の向上策とは言えない。
上記従来技術では、解像限界、また当然それ以上のパタ
ーン形成の実用化は困難であった。これは、露光・未露
光の光量差（コントラスト）を利用するパターン形成に
おいて、解像限界近傍では安定解像域に比べて実効的な
露光量が低下し、コントラストが小さくなることに起因
していた。
ーン形成の実用化は困難であった。これは、露光・未露
光の光量差（コントラスト）を利用するパターン形成に
おいて、解像限界近傍では安定解像域に比べて実効的な
露光量が低下し、コントラストが小さくなることに起因
していた。
また、たとえ解像限界のレジストパターンが形成できた
としても、被加工膜の加工により寸法が変動し、解像限
界の寸法を実用化することは困難であった。
としても、被加工膜の加工により寸法が変動し、解像限
界の寸法を実用化することは困難であった。
本発明の目的は、従来法に比べ、実質的な解像度向上を
実現することにある。
実現することにある。
上記問題点を解決するために、複数回２位置を変えて、
マスクパターンを露光し、複数回露光された領域を、実
際のマスクパターンよりも微細なパターンとして形成す
ることにより可能となる。
マスクパターンを露光し、複数回露光された領域を、実
際のマスクパターンよりも微細なパターンとして形成す
ることにより可能となる。
安定解像域のマスクパターンを、該マスクパターンより
も微細パターンを得るために所望する領域に重複露光す
る。これにより、該領域のみ、露先々のコントラストが
強くなり、現像後に良好な所望するパターンが形成され
る。重複させて露光することはマスクやウェハの位置移
動により可能であり、重複させる領域を適度に選ぶこと
により解像限界やさらに微細なパターン形成が可能とな
る。
も微細パターンを得るために所望する領域に重複露光す
る。これにより、該領域のみ、露先々のコントラストが
強くなり、現像後に良好な所望するパターンが形成され
る。重複させて露光することはマスクやウェハの位置移
動により可能であり、重複させる領域を適度に選ぶこと
により解像限界やさらに微細なパターン形成が可能とな
る。
以下１本発明の一実施例を第１図により説明する。
第１図（ａ）に示すように、まず、２μｍのホールパタ
ーン２をポジレジスト１に露光し、マスク位置を移動さ
せて０．４ μｍのみ重ねて２μｍ０ホールパターン
３を露光する。該重複露光領域４は、（ｂ）に示すよう
に、現像後、０．４ μｍのホールパターン５として
形成される。尚、本例のように、２回の露光でパターン
形成を行なう場合。
ーン２をポジレジスト１に露光し、マスク位置を移動さ
せて０．４ μｍのみ重ねて２μｍ０ホールパターン
３を露光する。該重複露光領域４は、（ｂ）に示すよう
に、現像後、０．４ μｍのホールパターン５として
形成される。尚、本例のように、２回の露光でパターン
形成を行なう場合。
各々の露光量は現像後にレジストが残るようにし、かつ
、重複して露光された領域のレジストが現像後に完全に
なくなるように選ぶ、３回以上重複させて露光する場合
も同様であり、所望のパターンが得られるように各々の
露光量を選べばよい。また、得ようとするパターンによ
り、マスクパターンの移動量やサイズ、形状を変えれば
よい０例えば、０．３μｍのスペースパターンの場合１
．０μｍ程度以上のスペースパターンを０．３ μｍ重
複して露光し、現像することにより形成可能である。
、重複して露光された領域のレジストが現像後に完全に
なくなるように選ぶ、３回以上重複させて露光する場合
も同様であり、所望のパターンが得られるように各々の
露光量を選べばよい。また、得ようとするパターンによ
り、マスクパターンの移動量やサイズ、形状を変えれば
よい０例えば、０．３μｍのスペースパターンの場合１
．０μｍ程度以上のスペースパターンを０．３ μｍ重
複して露光し、現像することにより形成可能である。
ここで、本例で、１回露光された領域のレジストも現像
により、未露光部よりも減少する。しかし、これは、高
γ （γ値〉３）レジストの使用や下地膜６の加工条件
の考ｌハにより大きな問題とはならない。もし、１回露
光された領域の現像後のレジスト残膜を未露光部７と同
等にしたい場合は。
により、未露光部よりも減少する。しかし、これは、高
γ （γ値〉３）レジストの使用や下地膜６の加工条件
の考ｌハにより大きな問題とはならない。もし、１回露
光された領域の現像後のレジスト残膜を未露光部７と同
等にしたい場合は。
ＣＥＬ （コントラスト・エンハンスメント・リングラ
フィ）法を用い、本例で説明すると、１回露光する領域
のｎ光々はＣＥＬ膜を透過せず、レジストに入射しない
ように、また複数回露光領域の露光々はＣＥＬ膜を透過
し、レジストにも入射し、現像後にレジストが完全にな
くなるように、詐光量及びＣＥＬ膜やレジストの膜厚・
感度を考慮することにより、可能である。
フィ）法を用い、本例で説明すると、１回露光する領域
のｎ光々はＣＥＬ膜を透過せず、レジストに入射しない
ように、また複数回露光領域の露光々はＣＥＬ膜を透過
し、レジストにも入射し、現像後にレジストが完全にな
くなるように、詐光量及びＣＥＬ膜やレジストの膜厚・
感度を考慮することにより、可能である。
尚、本例においては投影レンズの開口数０．４２、露光
波長３６５ｎｍの縮小投影露光法を用いたが、開口数や
露光波長を変えても同様に解像限界より微細なパターン
が形成可能である。また、将来。
波長３６５ｎｍの縮小投影露光法を用いたが、開口数や
露光波長を変えても同様に解像限界より微細なパターン
が形成可能である。また、将来。
実用化されると考えられる、マスクパターンをレジスト
へ転写するリソグラフイ法、エキシマレーザやＸ線リソ
グラフィ法についても、本方法の適用で、解像限界より
もさらに微細なパターン形成が可能となる。
へ転写するリソグラフイ法、エキシマレーザやＸ線リソ
グラフィ法についても、本方法の適用で、解像限界より
もさらに微細なパターン形成が可能となる。
上記説明から明らかなように、本発明によればマスクパ
ターンをレジストに転写するリソグラフイ法において、
実効的な＃像度を向上させることができるので、従来は
使用不可能であった露光装置を解像限界を越えた微細パ
ターン形成に使用可能となる。
ターンをレジストに転写するリソグラフイ法において、
実効的な＃像度を向上させることができるので、従来は
使用不可能であった露光装置を解像限界を越えた微細パ
ターン形成に使用可能となる。
第１図は本発明の一実施例を説明するための模式図であ
り、（ａ）は露光パターンの重複方法を示しており、（
ｂ）は（ａ）のように露光し、現像した後のＡ−Ａ’線
断面図である。 １・・・レジスト、２・・・１回目の露光パターン領域
、３・・・２回目の露光パターン領域、４・・・重複霞
光領￥ ｌ 口 （艮）
り、（ａ）は露光パターンの重複方法を示しており、（
ｂ）は（ａ）のように露光し、現像した後のＡ−Ａ’線
断面図である。 １・・・レジスト、２・・・１回目の露光パターン領域
、３・・・２回目の露光パターン領域、４・・・重複霞
光領￥ ｌ 口 （艮）
Claims (1)
- 【特許請求の範囲】 １、マスクパターンをウェハ上のレジスタに転写するリ
ソグラフイ法において、マスクやウェハの位置を光軸に
対して垂直方向に複数回移動させ、露光することを特徴
とするパターン形成方法。 ２、上記レジストはポジレジストとし、複数回露光され
た領域のレジストを現像により除去することを特徴とす
る特許請求の範囲第１項記載のパターン形成方法。 ３、上記の移動範囲は用いるマスクパターンのサイズ内
とすることを特徴とする特許請求の範囲第１項記載のパ
ターン形成方法。 ４、上記の露光において、２回の露光で、該重複露光領
域を所望のパターンとする場合、用いるレジストはγ値
が３以上であることを特徴とする特許請求の範囲第１項
記載のパターン形成方法。 ５、上記の露光において、ＣＥＬ（コントラスト・エン
ハンスメント・リソグラフイ）法を用いることを特徴と
する特許請求の範囲第１項記載のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085075A JPH01258419A (ja) | 1988-04-08 | 1988-04-08 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085075A JPH01258419A (ja) | 1988-04-08 | 1988-04-08 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258419A true JPH01258419A (ja) | 1989-10-16 |
Family
ID=13848499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63085075A Pending JPH01258419A (ja) | 1988-04-08 | 1988-04-08 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258419A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5503959A (en) * | 1991-10-31 | 1996-04-02 | Intel Corporation | Lithographic technique for patterning a semiconductor device |
| US5972567A (en) * | 1996-12-20 | 1999-10-26 | Intel Corporation | Method and apparatus for performing a double shift print on a substrate |
| US6278123B1 (en) | 1999-04-07 | 2001-08-21 | Intel Corporation | Reducing the critical dimension difference of features printed on a substrate |
| US6395456B1 (en) | 1999-01-12 | 2002-05-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device achieving higher integration, method of manufacturing thereof, and method of forming resist pattern used therefor |
| JP2007514185A (ja) * | 2003-11-12 | 2007-05-31 | イーストマン コダック カンパニー | レジスト内でのパーツのサイズ変動 |
| KR100772090B1 (ko) * | 2001-06-28 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 제조용 노광 마스크의 제조방법 |
-
1988
- 1988-04-08 JP JP63085075A patent/JPH01258419A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5503959A (en) * | 1991-10-31 | 1996-04-02 | Intel Corporation | Lithographic technique for patterning a semiconductor device |
| US5972567A (en) * | 1996-12-20 | 1999-10-26 | Intel Corporation | Method and apparatus for performing a double shift print on a substrate |
| US6163368A (en) * | 1996-12-20 | 2000-12-19 | Intel Corporation | Method and apparatus for performing a double shift print on a substrate |
| US6395456B1 (en) | 1999-01-12 | 2002-05-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device achieving higher integration, method of manufacturing thereof, and method of forming resist pattern used therefor |
| US6278123B1 (en) | 1999-04-07 | 2001-08-21 | Intel Corporation | Reducing the critical dimension difference of features printed on a substrate |
| KR100772090B1 (ko) * | 2001-06-28 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 제조용 노광 마스크의 제조방법 |
| JP2007514185A (ja) * | 2003-11-12 | 2007-05-31 | イーストマン コダック カンパニー | レジスト内でのパーツのサイズ変動 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3101594B2 (ja) | 露光方法及び露光装置 | |
| JP2988417B2 (ja) | フォトマスク | |
| JP2940553B2 (ja) | 露光方法 | |
| JP4504622B2 (ja) | デバイスを製造するリソグラフィック方法 | |
| US6377337B1 (en) | Projection exposure apparatus | |
| US7824843B2 (en) | Pattern forming method, electronic device manufacturing method and electronic device | |
| US5888677A (en) | Exposure mask, method of fabricating same, and method of manufacturing semiconductor device | |
| JP2000077325A (ja) | 露光方法及び露光装置 | |
| JPH01258419A (ja) | パターン形成方法 | |
| US5982476A (en) | Process of forming pattern and exposure apparatus | |
| JP3296296B2 (ja) | 露光方法及び露光装置 | |
| US20060146307A1 (en) | Lithographic apparatus and device manufacturing method | |
| US20070146673A1 (en) | Exposure apparatus, exposure method, device manufacturing method | |
| JP2003209048A (ja) | パターン形成方法 | |
| JP2000349010A (ja) | 露光方法、露光装置、およびデバイス製造方法 | |
| JP3323815B2 (ja) | 露光方法及び露光装置 | |
| US20020110742A1 (en) | Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask | |
| JP3214455B2 (ja) | 投影露光方法 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| JP3173025B2 (ja) | 露光方法及び半導体素子の製造方法 | |
| JPH0817703A (ja) | パターン形成方法 | |
| JP3123543B2 (ja) | 露光方法及び露光装置 | |
| JP2000031035A (ja) | 露光装置及びデバイスの製造方法 | |
| JP3287745B2 (ja) | 露光装置及びデバイス製造方法 | |
| JP3335140B2 (ja) | 露光方法、露光装置、およびデバイス製造方法 |