JP4504622B2 - デバイスを製造するリソグラフィック方法 - Google Patents
デバイスを製造するリソグラフィック方法 Download PDFInfo
- Publication number
- JP4504622B2 JP4504622B2 JP2002591909A JP2002591909A JP4504622B2 JP 4504622 B2 JP4504622 B2 JP 4504622B2 JP 2002591909 A JP2002591909 A JP 2002591909A JP 2002591909 A JP2002591909 A JP 2002591909A JP 4504622 B2 JP4504622 B2 JP 4504622B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- sub
- mask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 238000012545 processing Methods 0.000 claims abstract description 56
- 238000013461 design Methods 0.000 claims abstract description 26
- 238000012546 transfer Methods 0.000 claims abstract description 14
- 230000005855 radiation Effects 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 38
- 230000003667 anti-reflective effect Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 15
- 229910010272 inorganic material Inorganic materials 0.000 claims description 10
- 239000011147 inorganic material Substances 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000002829 reductive effect Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- -1 silicon oxide nitride Chemical class 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 283
- 230000007704 transition Effects 0.000 description 37
- 230000010363 phase shift Effects 0.000 description 31
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 26
- 238000003384 imaging method Methods 0.000 description 16
- 230000004075 alteration Effects 0.000 description 14
- 238000005286 illumination Methods 0.000 description 13
- 238000012937 correction Methods 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 210000001747 pupil Anatomy 0.000 description 8
- 238000010894 electron beam technology Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004513 sizing Methods 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 241000251131 Sphyrna Species 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Optical Integrated Circuits (AREA)
Description
本発明は、基板の少なくとも1つの層にデバイスを製造する方法であって、前記方法は、前記層に形成されるデバイス特徴に対応するパターン特徴を備えるデザインパターンを形成するステップと、前記基板層に形成されたレジスト層にデザインパターンを転写するステップと、前記層のうち、パターン化されたレジスト層によって線引きされる領域から、材料を除去し、あるいは、前記領域に材料を加えるステップと、を備え、それぞれが様々なデザインパターン部分を備える多数のサブパターンが、前記基板層上に連続的にコーティングされた対応する数のレジスト層に連続的に転写される方法に関する。
【0002】
また、本発明は、多数のサブパターン上にデザインパターンのパターン特徴を分配する方法に関する。
【0003】
更に、本発明は、基板の層にデバイスパターンを形成するための架空のデザインマスクを協働して形成するリソグラフィックサブマスクのアセンブリに関する。
【0004】
前記製造方法を行なうため、光リソグラフィック投影装置が使用される。リソグラフィック投影装置は、マスキング、エッチング、注入技術によって集積回路(IC)を製造する際の必須のツールである。そのような装置により、結像ステップが行なわれる前、形成される各デバイス層毎に、前記層のデバイス特徴に対応するパターン特徴を備えるデザインマスクパターンが、前記層上にコーティングされる放射線感受膜に結像される。デザインマスクパターンは、基板層形成プロセスに先立つ基板層のためのパターンデザインプロセスの結果である。結像のために使用される放射線に対して特に感応する放射線感受膜は、放射線が入射する領域で、その特性が変化する。このような層の例がレジスト層である。レジスト層という用語は、例えば、電子ビーム等の荷電粒子線に感応する層を網羅している。実際に、放射線感受層は、電子ビームに対して感応してもよい。パターン転写とは、対応するマスクパターンをレジスト層に結像することと、そのような層に例えば電子ビームによってパターンを書き込むことの両方を意味している。デバイス製造プロセス中、それぞれが他の基板層のためのものである連続するマスクパターンが、基板上の同じターゲット、例えばIC領域に結像される。
【0005】
リソグラフィック方法および装置は、例えば、集積または平面光デバイス、磁気ヘッド、液晶ディスプレイパネルといった他のデバイスの製造に使用することもできる。
【0006】
基板とは、多数の連続する処理工程のセットによって高さ毎にIC等の完備した多層デバイスが形成される、例えばシリコン等の材料から成るプレートを意味している。各処理工程は、主な処理ステップとして、基板上の放射線感受層すなわちレジスト層をコーティングするステップと、基板をマスクに位置合わせするステップと、このマスクのパターンをレジスト膜に結像するステップと、レジスト膜を現像するステップと、レジスト膜を介して基板をエッチングするステップと、更に、クリーニングステップと、他の処理ステップとを備えている。基板という用語は、製造プロセスの様々な段階での基板、すなわち、デバイス特徴を全く有していない、或は1つの高さだけにデバイス特徴が形成された基板と、1つの高さを除く全ての高さに既にデバイス特徴が形成された基板、全ての中間基板を網羅している。
【0007】
ICデバイスの電子部品の数を確実に増やして、そのようなデバイスの動作速度を高めることが望ましいため、デバイス特徴の幅すなわち線幅およびこれらの特徴間の距離を確実に小さくしなければならない。そのため、パターン特徴が非常に小さく且つこれらの特徴間の距離が短いマスクパターンを結像しなければならない。リソグラフィック投影装置により所望の画質をもって結像できるパターン特徴の最小サイズは、この装置の投影系の解像度すなわち分解能およびマスクパターンの構造によって決まる。この解像度は、λ/NAに比例する。ここで、λは投影ビームの波長、NAは投影系の開口数である。開口数を大きくする、および/または波長を短くすることにより、解像度を高めることができる。実際に、現在のリソグラフィック投影装置では、かなり大きい開口数の増大は殆ど不可能である。なぜなら、これによって、λ/NA2に比例する投影系の焦点深度が小さくなるからである。また、開口数を更に大きくすると、所望の結像領域の全体にわたって投影系を補正することが非常に難しくなる。深UV(DUV)領域の波長を、現像においてリソグラフィック投影装置で現在使用されている193nmから、例えば157nmまで短くすると、投影系の光学素子の材料およびこの放射線の波長に感応するレジスト膜に関する新たな問題が生じる。次世代のリソグラフィック投影装置においては、13nmオーダーの波長を有する極UV(EUV)放射線を使用することが提案されてきた。そのような放射線を使用することにより、かなり細かいパターン構造を結像することができるが、EUV投影装置のデザインおよび開発が非常に難しくなり時間がかかるようになることは事実である。EUV放射線は簡単に空気に吸収されるため、投影ビームの経路は真空でなければならないが、これが特定の新たな問題を生じる。適切で且つ有効なEUV放射線源を入手することは不可能であり、EUV放射線に感応する新たなレジスト材料を開発しなければならない。デバイス製造に適するEUV投影装置は、将来、使用できなくなるであろう。
【0008】
したがって、従来の投影装置を使用し且つ現在製造されるデバイスよりもかなり小さいデバイス特徴を有するデバイスを製造する方法が大いに必要とされる。
【0009】
US−A5,716,758は、半導体基板上に細かい周期的な直線パターンを形成する方法を開示している。その周期は、投影装置の解像度よりも小さい。本発明方法では、第1および第2のクロムマスクが形成され、そのマスクパターンが組み合わされる。すなわち、第1のパターンのストリップは、重ね合わされる時に、第2のパターンの隣り合うストリップ同士の間にある。デバイスパターンが形成される基板の上端層には、反射防止層として機能する有機材料層がコーティングされる。有機材料層は、第1のマスクによってパターン化される。パターン化された有機材料層上には、感光性の膜が形成される。この膜は第2のマスクによってパターン化され、これによって、感光性の膜のパターンの各特徴は、有機材料層パターンの隣り合う2つの特徴間に介挿される。有機層パターンの特徴および感光性の膜パターンの介挿された特徴の構造全体は、基板の上端層をエッチングするためのマスクとして使用される。この上端層は、基板の関連する高さを形成するために使用される唯一の処理層である。
【0010】
US−A5,716,758に記載された2つのマスクパターンを使用する方法は、周期的な直線パターンを印刷するとともに、十分な方法で結像できるパターンの周期を半分にするために使用される。特徴の前記構造全体は、比較的大きな形態、すなわち高さのある構造を示している。US−A5,716,758の図3の最も簡単な実施形態において、感光膜パターンの特徴は、既に、これらの特徴と有機層パターンの特徴との間の距離よりも大きい高さを有している。更に多くの層が使用される他の更に複雑な実施形態においては、高さと距離との比が更に大きくなる。特徴の構造全体の形態、基板上端のエッチング、または、プロセスに起因して、仮に不可能でなくても、この構造にわたって所望の精度で層を形成することは非常に難しい。これにより、US−A5,716,758の方法が非実用的なものになる。
【0011】
US−A5,716,758で扱われていない他の問題は、光リソグラフィで使用されるマスクの物理的な構造に関するものである。この問題は、マスクパターンの特徴密度が高まるにつれて更に顕在化する。US−A5,716,758の方法はクロムマスクを使用する。そのようなマスクは、一方側にパターン化されたクロム層がコーティングされる石英等の透明層から成る。この層の開口は、レジスト層に投影されるパターンを決定する。所望の画質で結像することができる最小特徴幅を小さくするために、現在、透明な位相シフト要素を備える位相シフトマスクが使用されている。このマスクは、クロム位相シフトマスクまたは非クロム位相シフトマスクであってもよい。クロム位相シフトマスクにおいて、位相シフト要素は、クロム層とマスク基板との移行部分に配置される。これらの要素は、その干渉作用により、クロム/基板移行部分での回折によって生じる特徴幅の広がりを補正する。非クロム位相シフトマスクにおいて、パターン特徴は、専ら、位相シフト要素によって決定される。マスクに位相シフト要素を設けることは、位相シフト要素が無いマスクと比較して、このマスクの層の表面領域部分が各パターン特徴毎に設けられていることを意味する。
【0012】
光リソグラフィの分野で最近使用されている他の技術は、光学的近似補正(OPC)である。マスクパターン位置、例えば、パターン特徴の縁部または非常に近接した2つの特徴間に、小さな補正要素が配置される。このような位置では、不必要な回折が生じ、レジスト層における特徴の幅が大きくなる。これらの補正要素は結像されない。すなわち、これらの補正要素は、投影系によって分解されないが、結像放射線を回折させて、不必要な回折を補正する。これらの補正要素のため、マスクパターン表面上に幾つかの空間を設けなければならない。
【0013】
小さなパターン特徴を投影系によって結像できる更に他の技術は、マスクの照射と投影系との適合である。そのような適合は、投影ビームが投影系の絞りを完全に満たさず、絞りの一部だけを満たすことを意味する。これは、中央の円形部分、環状部分、または、各瞳の半体(双極子)の両方の部分、各瞳の半体(双極子)の一方の部分であってもよい。しかしながら、これらのタイプの照射は、マスクパターンが特徴の所定の(禁止)対称性、空間的な周期(ピッチ)および/または方向性を備えている場合に使用することができない。なぜなら、そのような禁止パラメータを有するマスクパターンは、収差無く結像することができないからである。各タイプの照射毎に、異なる禁止パラメータが存在する。
【0014】
本発明の目的は、従来のリソグラフィック投影装置を使用しながら、基板に形成することができるデバイスパターンの密度を実質的に高める手段を提供することである。これらの手段は、マスクパターン及びその製造に関し、また、サブ臨界密度すなわち投影系の解像度よりも高い密度を有するデバイスパターンを形成する処理ステップのセットに関する。
【0015】
本発明において、冒頭の段落に規定される方法は、処理層と反射防止層とから成る第1の対と、そのような層から成る第2の対とを少なくとも備える積層体を基板上に形成するステップと、上端の処理層上のレジスト層をコーティングして、そのレジスト層に第1のサブパターンを転写するステップと、レジスト層を現像することにより、第1のサブパターンに対応する第1の中間パターンを形成するステップと、第1の中間パターンを介して、上端の処理層をエッチングすることにより、第1のサブパターンに対応するデバイス特徴の第1のパターンを形成するステップと、デバイス特徴の第1のパターンに第2のレジスト層をコーティングするステップと、第2のサブパターンを第2のレジスト層に転写するステップと、第2のレジスト層を現像することにより、第2のサブパターンに対応する第2の中間パターンを形成するステップと、デバイス特徴の第1のパターンと第2の中間パターンとが交互に配置されることによって形成されたエッチングマスクを介して、下側の処理層をエッチングすることにより、第1および第2のサブパターンの組み合わせに対応するデバイス特徴の第2のパターンを形成するステップと、第2のレジスト層および上端の処理層を除去するステップと、を備えることを特徴とする。
【0016】
処理層とは、方法を実行する時にデバイス特徴が形成される層を意味している。この用語は、デバイスパターンの特徴の幾つかが一時的に蓄積される一時的な層、例えば前述した第1の処理層と、基板の上端層であり且つデバイスパターンの全ての特徴が最終的に形成される最終層との両方を網羅している。
【0017】
本発明の方法において、各処理層は、パターン化されたレジスト層または好ましくは先にパターン化された処理層と反射防止層とから成る対によって形成される比較的薄いエッチングマスクを介してエッチングされ、これにより、エッチングが制御されて正確になる。先の処理層のエッチング中に攻撃されない別個の反射防止層が各処理層毎に存在するため、原形を保つ反射防止層を常に利用できる。連続的に転写されるサブパターンは、組み合わせる必要がないが、重なり合う領域を備えていてもよく、マスクパターン全体が任意の形状を有していてもよい。この形状は非常に高密度であってもよく、例えば、基板層の隣り合うデバイス特徴間の距離50nm程度であってもよい。これにより、デザインパターンには、デバイス特徴に加え、位相シフト要素およびOPC要素等の補正要素を、これらの要素に固有の前述した問題を生じさせることなく設けることができる。デザインパターンに禁止対称性、禁止ピッチおよび/または禁止方向性を形成するデバイス特徴を少なくとも2つのサブパターン上に分配することができるため、禁止パラメータの問題を解決することができる。
【0018】
方法の実施形態は、少なくとも処理層と反射防止層とから成る第3の対が積層体の基板側に加えられ、以下の別個のステップ、すなわち、デバイス特徴の第2のパターンに第3のレジスト層をコーティングするステップと、第3のサブパターンを第3のレジスト層に転写するステップと、第3のレジスト層を現像することによって、第3のサブパターンに対応する第3の中間パターンを形成するステップと、同一平面上にあるデバイス特徴の第2のパターンと第3の中間パターンとを介して第3の処理層をエッチングすることにより、第1、第2、第3のサブパターンの組み合わせに対応するデバイス特徴の第3のパターンを形成するステップと、第3のレジスト層および第2の処理層を除去するステップと、が実行されることを特徴とする。
【0019】
3つのサブパターン内で最初のデザインパターンを分配するとともに、これらのサブパターンを関連する基板層に転写することにより、デバイス特徴に関してだけでなく、補正要素等の他の特徴に関しても、デザインパターンの密度を高めることができる。スループットすなわち単位時間当たりに処理可能な基板数が許容範囲にある場合には、多数のサブパターンおよび対応する数の処理層を使用することにより、密度を更に高めることができる。
【0020】
本発明方法の第1の実施形態は、サブパターンを備えるサブマスクをレジスト層に光学的に結像することにより、各サブパターンが対応するレジスト層に転写されることを特徴とする。
【0021】
この実施形態は、現在のリソグラフィック技術に最も密接に関連している。各サブパターン毎に、このパターンを示すデータが、物理的なパターン、全体として結像されるマスクパターンに直接に変換される。
【0022】
本発明方法の第2の実施形態は、荷電粒子線によって少なくとも1つのサブパターンをレジスト層に書き込むことにより、少なくとも1つのサブパターンを対応するレジスト層に転写することを特徴とする。
【0023】
例えば電子ビーム等の荷電粒子線によって個々のパターン特徴を書き込むことは、サブパターンが少数の小さな特徴を備えている場合に、魅力的となり得る。
【0024】
第1の実施形態は、更に、全てのサブマスクパターンは、同じ波長範囲の放射線を用いて結像されることを特徴とする。
【0025】
放射線は、深UV(DUV)放射線、例えばリソグラフィック投影装置で現在使用されている248nmの波長または193nmの波長を有する放射線であってもよい。
【0026】
変形例として、第1の実施形態は、少なくとも1つのサブマスクパターンがEUV放射線によって結像され、他のサブマスクパターンがDUV放射線によって結像されることを特徴とする。
【0027】
極UV(EUV)放射線を使用するリソグラフィック投影装置が利用可能である場合、そのような装置を、最も困難なサブパターンを結像するためだけに使用し、また、DUV放射線を使用する従来の装置によって他のサブパターンを結像するために使用することは魅力的かもしれない。一般に、サブマスクパターンは、1つの装置によって結像される必要はないが、同じタイプの或は異なるタイプの複数の装置を使用してもよい。
【0028】
更なる変形例として、第1の実施形態は、荷電粒子投影ビームによって、少なくとも1つのサブマスクパターンが結像されることを特徴とする。
【0029】
EUV投影装置に関して成されたことと同様のことを、荷電粒子線を使用する投影装置についても成すことができる。
【0030】
本発明方法は、層の全ての対において、対応する層は、他の処理層よりも大きい厚さを有する基板の側の処理層を除き、同じ材料から成るとともに、同じ厚さを有していることを特徴とすることが好ましい。
【0031】
サブパターンに属する積層体を処理するために同じ設定の装置を使用することにより、様々なサブパターンを関連する基板層に転写することができる。基板側の処理層がエッチングマスクとして使用されず、また、最終的にこの層にデバイス特徴が形成されるため、この処理層は、他の処理層よりも厚くなる。
【0032】
本発明方法は、対を成す各層の材料は、対の他方の層をエッチングするために使用されるエッチング処理に対して耐性を有することを特徴とすることが好ましい。
【0033】
これにより、層の各対毎に、第1のエッチング処理により対の反射防止層を最初にパターン化し、その後、異なるエッチング処理により処理層をエッチングすることができる。この場合、パターン化された反射防止層は、ハードマスクとして使用される。処理層をエッチングする時、処理層の上面のパターン化された反射防止層および存在する場合には下側の対の未処理の反射防止層は、攻撃されない。
【0034】
本発明方法は、更に、使用される処理層がポリシリコン層であることを特徴としていてもよい。
【0035】
本発明方法のこの実施形態は、トランジスタゲートを有する基板層を形成するのに非常に適している。トランジスタの場合には、ポリシリコン層が非常に適した材料である。基板層に導電配線を形成しなければならない場合、基板側の少なくとも処理層は、アルミニウムや銅等の金属から成っていてもよい。
【0036】
本発明方法は、更に、使用される反射防止層が、反射防止膜とその上面に設けられる酸化膜とから成る二重層であることを特徴とすることが好ましい。
【0037】
酸化膜は、膜下の反射防止層と膜上のレジスト層との間で絶縁層として機能するとともに、この反射防止層のエッチングを防止するエッチング停止層を形成する。
【0038】
本発明方法は、更に、1つの反射防止層の材料、または、二重層の反射防止膜の材料が無機材料であることを特徴とすることが好ましい。
【0039】
1つのサブパターンに属する処理層に、このサブパターンを形成する処理中、レジストは、反射防止層の部分から除去されなければならない。これは、この処理層に形成されるデバイス特徴に反射防止層がコーティングされたままでなければならないためである。反射防止層に無機材料を使用することにより、無機材料であるレジストの除去は、US−A5,716,758に記載されている方法のように、反射防止層が有機層である場合よりもかなり容易になる。
【0040】
本発明方法の好ましい実施形態は、無機材料がシリコン・オキサイド・ナイトライドSizOxNyであることを特徴とする。
【0041】
その従属的な実施形態は、無機材料がシリコンナイトライドSiNであることを特徴とする。
【0042】
リソグラフィにおいて周知の反射防止材料であるx=0、z=1、y=1のシリコン・オキサイド・ナイトライドの特定の実施形態は、本発明方法の実施に非常に適している。
【0043】
本発明方法の最も実用的な実施形態は、ポジレジスト層が使用されることを特徴とする。
【0044】
ポジレジストは、リソグラフィで最もよく使用されるレジストであり、本発明方法を適用する場合に使用される。
【0045】
しかしながら、特定の状況下、例えば大きな空き領域に1つの小さな特徴がある場合、あるいは、特徴のパターンを反転しなければならない場合、ネガレジストを使用してもよい。
【0046】
この場合、使用される方法は、ポジレジスト層およびネガレジスト層が使用されることを特徴とする。
【0047】
基板層におけるデバイス特徴の幅を小さくするため、本発明方法は、下側の処理層で中間パターンをエッチングする前にレジストアッシングすることにより、少なくとも1つの中間パターンの特徴のサイズが減少されることを特徴としてもよい。
【0048】
この新たな方法を周知のレジストアッシング技術と組み合わせることにより、デバイス特徴間の距離およびこれらの特徴の幅を小さくすることができる。
【0049】
また、本発明は、基板に高密度デバイスパターンを形成するためのマスクパターンを製造する問題の解決策に関する。通常、電子ビーム書き込み装置は、レジスト層にマスクパターンを書き込むために使用される。高密度のマスクパターンを書き込むためにそのような装置が使用される場合、そのような装置の限られた解像度及びそのような装置に固有の近接効果の問題が生じる。近接効果は、電子ビームの小さな狭窄位置での電子の相互のはじき合いによるものであり、書き込まれた特徴を不鮮明にする。
【0050】
本発明において、前記問題は、それ自体十分な方法で多数のサブパターン上に転写することができない最初のパターンのパターン特徴を分配する方法であって、サブパターンの数ができるだけ少なく、各サブパターンにおいて、デバイス特徴及びそれらの対応する特徴は、各デバイス特徴の転写が他のデバイス特徴とは無関係となるように配置され、各サブパターンにおいて、デバイス特徴ができる限り均一に分配される、という複数の分配規則の組み合わせを特徴とする方法によって解決される。後者の条件を満たすことは、各サブパターン毎に最適な転写条件に設定でき、禁止対称性、期間および特徴の方向性が生じないことを意味する。対応する特徴という用語は、基板層に転写されないが転写中に使用されてデバイス特徴を最適化する、或はこの特徴の転写を向上させる全ての特徴を網羅している。対応する特徴の例は、基板層のデバイス特徴の幅を制御する補助特徴、光学的に近似した補正要素、散乱バーである。
【0051】
最初のデザインパターンの特徴は、多数のサブパターン上に分配される。各サブパターンは最初のパターンよりも密度が低く、対応するサブマスクは、特徴の全てを備える1つのマスクよりも製造が容易である。この分配方法は、実際に、基板上の1つのデバイスパターンにサブパターンを連続的に結像する、という前述した新しい複数の露光方法により、適用可能となる。
【0052】
別個のポリゴン領域から成る最初のグループを備える最初のパターンを分配するために、本発明方法が使用される場合、第1の規則は、最初のグループから、第2の規則および/または第3の規則に違反する多角形領域を除去して、これらの多角形領域を、これらの規則を満たす新たなグループに置くステップと、残る最初のグループと新たなグループとを別個のサブパターンに置くステップと、によって満たすことができる。
【0053】
分配方法の好ましい実施形態は、どの多角形領域が第2および第3の規則に違反しているかを決定するステップと、これらの領域において生じる違反数にしたがって、最初のグループの多角形領域をランク付けし、違反数が最も多い多角形領域を最低の順位にランク付けするステップと、ランク順位が最低の多角形領域と、第1の規則および第2の規則を満たす更にランク順位が上の多角形領域とから成る第2のグループを形成するステップと、最初のグループでランク順位を高く維持するための最後のステップを繰り返し、残る最初のグループの全ての多角形領域が第2および第3の規則を満たすまで、第3以後の更なるグループを形成するステップと、によって特徴付けられる。
【0054】
また、本発明は、分配方法を実行する時に得られ且つ前述した製造方法を実行するために使用されるリソグラフィックサブマスク群に関する。このリソグラフィックサブマスク群は、1つのデバイスパターンを形成するための架空のデザインマスクを協働して形成し、デザインマスクは、別個の多角形領域を備えるマスクパターンを有し、マスクパターンをそれ自体十分な方法で結像することができず、多角形領域は、サブマスクパターンを十分に結像できるように、サブマスクの各マスクパターンに配置されていることを特徴とする。
【0055】
リソグラフィックサブマスク群の好ましい実施形態は、補助特徴が設けられたサブマスクを備え、補助特徴は、デバイス特徴の側面に位置するとともに、関連するデバイス特徴の像の幅を実質的に決定する特定の幅を有していることを特徴とする。
【0056】
デバイス特徴の幅は、補助特徴を有するサブマスクを使用することによって制御できる。
【0057】
サブマスクのタイプに関しては、サブマスク群が異なる実施形態を示してもよい。
【0058】
リソグラフィックサブマスク群の第1の実施形態は、サブマスクが振幅マスクであることを特徴とする。
【0059】
最も一般的に使用される振幅マスクは、クロムマスク、すなわち、透明基板上のパターン化されたクロム層の形態を成すマスクパターンを備えたマスクである。
【0060】
リソグラフィックサブマスク群の第2の実施形態は、サブマスクが位相マスクであることを特徴とする。
【0061】
位相マスクは、マスクパターン領域の全体にわたって一定の透過率を示し、一方、そのマスクパターンは、相転移パターンによって構成される。
【0062】
リソグラフィックサブマスク群の第3の実施形態は、振幅マスクおよび位相マスクを備えていることを特徴とする。
【0063】
そのようなサブマスク群によれば、各サブパターン毎に、最も適切なタイプのマスクを用いて、デバイス特徴を形成することができる。
【0064】
デバイス特徴を高めるため、クロムサブマスク群は、更に、位相シフト要素を有するサブマスクを備えていることを特徴としてもよい。
【0065】
同じ理由から、位相マスク群は、相転移位置に振幅要素を有する位相マスクを備えていることを特徴としていてもよい。
【0066】
振幅要素とは、そこに入射する放射線の振幅を変化させるマスク表面領域を意味している。この領域は、吸収領域であってもよい。相転移と振幅要素とを組み合わせると、特徴の画質が最良となる。
【0067】
リソグラフィックサブマスク群は、更に、光学的補正要素が設けられたサブマスクを備えていることを特徴としていてもよい。
【0068】
結像されたマスク特徴の質は、そのような良く知られた光学的補正要素、例えば非常に小さいために結像できないセリフ、ハンマーヘッド、散乱バーの形態を成す光学的補正要素を用いて向上させることができる。
【0069】
本発明のこれらの態様および他の態様を、以下の実施形態を参照しながら、非制限的な例として説明する。
【0070】
図1の概略図は、単に、リソグラフィック投影装置の実施形態の最も重要なモジュールを示している。この装置は、投影系、例えばレンズ投影系PLを収容する投影コラムを備えている。結像されるマスクパターンCを備えたマスクMAを支持するマスクホルダMHは、この系の上側に配置されている。マスクホルダは、マスクテーブルMTの一部を形成する。基板テーブルWTは、投影レンズ系の下側にある投影コラム内に配置されている。基板テーブルには、例えばウエハとも呼ばれる半導体基板等の基板Wを保持するための基板ホルダWHが設けられている。基板上には、例えばフォトレジスト層等の放射線感受層PRがコーティングされる。マスクパターンCは、レジスト層においては多数回、他のIC領域やダイ、Wdにおいては毎回、結像されなければならない。マスクパターンがIC領域内に結像された後、次のIC領域をマスクパターンおよび投影系の下側に位置させることができるように、基板テーブルは、X方向およびY方向に移動することができる。
【0071】
装置は、例えば水銀ランプやフッ化クリプトンエキシマレーザのようなエキシマレーザといった放射線源LAと、レンズ系LSと、リフレクタREと、集光レンズCOとが設けられた照明系を更に備えている。照明系によって供給される投影ビームPBは、マスクパターンCを照明する。投影系PLは、このパターンを基板W上のIC領域に結像する。
【0072】
装置には、多数の測定システムが更に設けられている。1つの測定システムは、XY平面内でのマスクパターンCに対する基板のアライメントを判断するためのアライメント測定システムである。他の測定システムは、基板のX、Y位置および方向を測定するための干渉計システムIFである。投影系の焦点すなわち結像領域と基板上の放射線感受層PRとの間のズレを測定するための焦点エラー検出システム(図示せず)も設けられている。これらの測定システムは、測定システムによって供給される信号により基板の位置・方向および焦点を補正することができるアクチュエータおよび電子信号処理・制御回路を備えたサーボシステムの一部である。
【0073】
アライメント検出システムは、マスクMA内の2つのアライメントマークM1およびM2を使用する。これらのマークは、図1の右上領域に示されている。これらのマークは、例えば回折格子であるが、その周囲と光学的に異なる正方形やストリップのような他のマークによって構成されていてもよい。アライメントマークは二次元であることが好ましい。すなわち、アライメントマークは、互いに垂直な2つの方向、図1のX方向およびY方向に延びている。基板Wは、少なくとも2つのアライメントマークを備えている。これらのうちの、2つのアライメントマークP1、P2が図1に示されている。これらのマークは、マスクパターンの像が形成されなければならない基板Wの領域の外側に位置している。格子マークP1、P2は位相格子であることが好ましく、また、格子マークM1、M2は振幅格子である。アライメント検出システムは、マスクマークM2に対する基板P2のアライメントを検出するとともに、マスクマークM1に対する基板マークP1のアライメントを検出するために2つのアライメントビームb、b'が使用されるダブルシステムであってもよい。各アライメントビームは、アライメント検出システムを進行した後、放射線感受検出器3、3'にそれぞれ入射する。各検出器は、対応するビームを、マスクマークに対する基板マークのアライメント度合い、すなわち、マスクに対する基板のアライメント度合いを示す電気信号に変換する。ダブルアライメント検出システムは、このシステムについて更に詳細に言及しているUS−A4,778,275に記載されている。
【0074】
基板のX位置およびY位置を正確に測定するために、リソグラフィック装置は、図1のブロックIFによって概略的に示される多軸干渉計システムを備えている。2軸干渉計システムはUS−A4,251,160に記載されており、また、3軸干渉計システムはUS−A4,737,823に記載されている。EP−A0,498,499には、X軸およびY軸に沿う変位と、Z軸を中心とする回転と、X軸およびY軸に関する傾きとを非常に正確に測定することができる5軸干渉計システムが記載されている。
【0075】
図1に示されるように、干渉計システムの出力信号Siおよびアライメント検出システムの信号S3、S3'は、これらの信号を処理してアクチュエータACのための信号Sacを制御する、例えばマイクロコンピュータ等の信号処理回路SPUに供給される。このアクチュエータは、基板テーブルWTを介して、XY平面内で基板ホルダWHを移動させる。
【0076】
投影装置には、投影レンズ系の焦点面と放射線感受層PRの面との間のズレを検出する図1に示されない焦点エラー検出システムが更に設けられている。このようなズレは、例えば、投影レンズ系と基板とを互いに対してZ方向に移動させることにより、および/または、投影系の1または複数のレンズ要素をZ方向に移動させることにより、補正される。投影レンズ系に固定されてもよい、このような焦点エラー検出システムは、US−A4,356,392に記載されている。基板の局所的な傾きおよび焦点エラーを検出することができる検出システムは、US−A5,191,200に記載されている。
【0077】
デバイスの動作速度を高めるため、および/またはデバイスの構成部品の数を増大させるため、デバイス特徴の細部、幅すなわち線幅、隣り合うデバイス特徴間の距離を減少させる要求が次第に増えてきている。その一例が図1に示されているリソグラフィック投影装置によって十分に結像させることができる細部の微小性は、投影系の解像度および画質によって決定される。従来、解像度すなわち分解能は、開口数NAを大きくすることによって、および/または、投影放射線の波長を短くすることによって、向上される。実際には、開口数をそれ以上大きくすることは殆ど期待できず、投影ビームの波長を更に短くすることは、多くの新たな問題を引き起こす。
【0078】
投影系を用いて更に小さいパターン細部を結像する方向に向かっている最近の開発では、ステッピング・リソグラフィック装置の代わりに、ステップ・アンド・スキャニング・リソグラフィック装置が使用されている。ステッピング装置では、全領域照射が使用される。すなわち、一工程でマスクパターン全体が照射され、基板のIC領域上に全体としてマスクパターン全体が結像される。第1のIC領域が露光された後、次のIC領域に対して処理工程が行なわれる。すなわち、基板ホルダが移動され、次のIC領域がマスクパターンの下側に位置される。その後、このIC領域が露光され、基板の全てのIC領域にマスクパターンが結像されるまで同様のことが繰り返される。ステップ・アンド・スキャニング装置では、マスクパターンの矩形もしくは円形の形状部分領域のみが照射され、したがって、基板IC領域の対応するサブ領域がいちいち露光される。投影系の倍率を考慮しながら、マスクパターンおよび基板が投影ビームの中を同期して移動される。連続的なプロセスにおいては、その後、マスクパターンの次のサブ領域が、いちいち、関連するIC領域の対応するサブ領域上に結像される。このようにしてマスクパターン全体がIC基板上に結像された後、基板ホルダがステッピング移動を行なう。すなわち、次のIC領域の始めが投影ビーム内に移動される。その後、マスクが例えばその初期位置にセットされ、その後、前記次のIC領域が走査露光される。ステップ・アンド・スキャニング方法では、結像領域の中央部分だけが使用され、したがって、この部分の光学収差だけを補正すれば済むため、比較的大きな開口数を使用することができる。このようにして、所望の質をもって結像されるデバイス特徴の幅及びそれらの相互空間を、一定の度合いまで減少させることができる。しかしながら、デバイスパターンの密度を高める本発明方法は、次世代のICおよび他のデバイスにとって十分であるとはいえない。また、光学収差等の装置の不完全性、リソグラフィックプロセスの不完全性に起因して、実際には、開口数、波長、走査原理によって決まる理論的な限界に達しない。
【0079】
実用的な数の、或は限られた数のサブパターン上に初期デバイスパターンの特徴を分布させる新たな方法により、また、対応するサブマスクを基板に重ね合わせて転写する新たな方法により、デバイスパターンの密度がかなり増大するという問題を解決することができる。転写法は、2つの隣り合うデバイス特徴またはストリップに関連して説明される。これらの各ストリップ形状特徴は、別個のマスクパターンの一部を形成する。
【0080】
図2aは、第1の特徴10だけを有する第1のマスクパターンC1の非常に小さな部分の平面図である。この最も単純なケースにおいては、マスクがクロムマスクであり、特徴10がクロム層12内のストローク形状の開口である。図2bは、第2の特徴14、すなわち、クロム層16内のストローク形状の開口を有する第1のマスクパターンC2を示している。
【0081】
図3aは、マスク特徴を基板に転写するために使用される積層体の断面図である。この図において、参照符号20は、基板、例えば半導体基板の上面を示している。層22は、第1の処理層、例えば、第1の反射防止層24でコーティングされたポリシリコン層である。層26は、好ましくは第1の処理層と同じ材料から成る第2の処理層である。第2の処理層には、好ましくは第1の反射防止層と同じ材料から成る第2の反射防止層28がコーティングされている。
【0082】
マスク特徴10、14は、以下の方法で、第1の処理層22に転写される。積層体にはレジスト層30が設けられており、この層に第1のマスクパターンが結像される。レジスト層には、マスクパターンC1の特徴10の位置に対応する位置に、放射線が照射される。レジスト・アンド・レジスト・ストリッピングを行なった後、すなわち、ポジレジストの場合に照射されなかったレジスト層の部分を除去した後は、図3bに示されるように、レジスト材料から成るストローク32が層28上に残る。その後、エッチングマスクのようなレジストパターンを使用して、反射防止層28が最初にエッチングされた後、第2の処理層26がエッチングされる。その後、第1のマスクパターンの特徴10および他の特徴(図示せず)は、特徴35すなわち図3cに示されるような処理層26の材料のリッジに転写される。このリッジの上面には、反射防止材料から成るストローク34が存在する。次の工程では、レジスト材料から成るストローク32が除去される。レジストが有機材料であり、反射防止層が無機材料によって形成されていれば、反射防止層を破壊することなくレジストを簡単に除去することができる。図3dに示されるように、レジストを除去した後、残る積層体の上面は、特徴35の位置および上面の他の位置が反射防止層によって構成される。パターン化されたレジスト層32を介して処理層をエッチングする代わりに、好ましい場合には、パターン化されたレジスト層を介して反射防止層だけをエッチングした後、レジスト層を除去することもできる。その後、処理層は、処理層のための所謂ハードマスクを形成するパターン化された反射防止層34を介してエッチングされる。
【0083】
このようにして第1の特徴35が転写された後、積層体には、図3eに示されるように、新たなレジスト層36がコーティングされる。このレジスト層には、マスク特徴14を備えた第2のマスクパターンが結像される。レジスト層36を現像して、この層の露光部を除去した後、反射防止層24上には、図3fに示されるように、レジスト材料から成るストローク38が残る。その後、エッチングマスクとしてのレジストストローク38および構成された特徴構造35(上面に反射防止層34を有する)を使用して、反射防止層24および第1の処理層22がエッチングされる。反射防止層34および第2の処理層35は、反射防止層24および第1の処理層22のエッチングと同時に除去される。その後、パターン化されたレジスト層38が除去される。この時、マスク特徴10、14がデバイス特徴40、44にそれぞれ転写される。これらのデバイス特徴は、処理層22の材料のリッジである。図3gに示されるように、これら両者のデバイス特徴は、反射防止材料42、46によってそれぞれ覆われる。更に別の特徴を転写する必要がない場合には、反射防止材料から成るストローク42、44が除去され、基板の上層に所望の構造を形成する2つのデバイス特徴40、44が残る。
【0084】
デバイス特徴40、44に対応するマスク特徴を同時に結像する必要がないため、特徴40、44間の最小距離dを決定するのは、もはや投影系の解像度ではなくなる。この場合、最小距離dは、第2の処理層26に予め形成されたデバイス特徴35に対してマスク特徴14を位置決めすることができる精度によって決定される。ここで、非常に高性能なアライメントサーボシステムを有するリソグラフィック投影装置を利用できる。このようなシステムを用いると、単一の機械で、10nmよりも良好な精度を得ることができる。すなわち、予め下側に形成してあるデバイス特徴に対するレジスト層の特徴の位置における誤差が、10nmよりも小さくなる。このような精密なアライメントサーボシステムを用いた新たな方法を使用することにより、デバイス特徴間の最小距離dを50nmのオーダーにすることができる。この新たな方法によれば、既に利用可能なアライメントサーボシステムの精度を最適に使用することができる。
【0085】
本発明方法の利点は、レジスト層の各照射中に原形を保った反射防止層がレジスト層の下側に存在し、処理層をエッチングするために使用されるエッチングマスクの高さが低いままであるという点である。例えば、エッチングマスクの高さは、反射防止層の厚さと処理層の厚さとを合わせた厚さよりも低いかもしれない。エッチングマスクの高さが低いため、光学的な近接効果を無視することができる。
【0086】
2つの隣り合うデバイス特徴を得るために、図3aから図3hの実施形態のように2つのマスクパターンおよびアライメントサーボシステムを使用すると、マスクパターンの設計の自由度が大きくなる。デバイスパターンが僅かな期間における期間パターンである場合には、1つのマスクパターンを使用して、このパターンを、第1のデバイス特徴が形成された後、2つのデバイス特徴間で必要とされる距離と等しい距離にわたって移動することができる。
【0087】
各反射防止層24、28は、反射防止膜とその上に形成される薄い酸化物層との二重層であってもよい。酸化物層は、下側の処理層がパターン化される時に、反射防止膜とこの二重層上にコーティングされるレジスト層との間を絶縁する。また、酸化物層は、酸化防止膜の不必要なエッチングを防止するエッチング停止層を形成する。
【0088】
反射防止膜は、無機材料、例えばシリコン・オキシド・ナイトライドSizOxNyによって形成されている。反射防止膜には、この材料の特定の具体例、すなわち、シリコンナイトライド(z=1、x=0、y=1)を使用することが好ましい。この材料は、リソグラフィック分野で既に使用されており、本発明の方法の実施に非常に適している。
【0089】
図4は、二重反射防止層を備えた積層体を示している。参照符号20は、シリコン基板すなわちウエハを示している。基板を処理層22から絶縁する非常に薄い所謂ゲート酸化物層21が、この基板と例えばポリシリコンから成る第1の処理層22との間に配置されている。第1の処理層上には、SiN反射防止膜24'および上側酸化物層25が配置されている。層25の上面には、第2の処理層26が配置されている。処理層26の上面には、SiN反射防止膜28'および上側酸化物層29が配置されている。この二重層上には、レジスト層30がコーティングされている。
【0090】
積層体の実用的な実施形態において、ゲート酸化物層21は2nmの厚さを有している。ポリシリコン処理層22、26は、100nmおよび20nmの厚さをそれぞれ有している。各反射防止膜24'、28'は23nmの厚さを有しており、それらの上側の層25、29はそれぞれ12nmの厚さを有している。この実施形態において、エッチングマスクの最大高さは55nmである。第1のマスクパターン特徴10がレジスト層30に結像されてこの層が現像された後、上側酸化物層29が20秒間ドライエッチングされる。その後、標準的なレジストストリップを使用して、レジストが除去され、積層体がウェット・クリーニングされる。第2のポリシリコン処理層26は、5秒間のクリーニング工程、10秒間の主エッチング工程、10秒間のオーバエッチング工程で、パターン化された上側酸化物層29および反射防止膜28'によって形成されるハードマスクを介して、エッチングされる。このエッチング中、積層体上にはレジストが全く存在しない。第2のレジスト層36に第2のマスクパターン特徴14が結像されてこの層が現像された後、層29と同じ方法で上側酸化物層25がエッチングされる。第2の処理層26よりも5倍厚い第1のポリシリコン処理層22は、30秒間の主エッチング工程および30秒間のオーバエッチング工程で、パターン化された酸化物層25および反射防止膜24'を介してエッチングされる。
【0091】
デバイス特徴パターンの密度は、隣り合うデバイス特徴間の距離によって決定されるだけでなく、デバイス特徴の幅によっても決定される。
【0092】
特徴間の距離が短くなると、2つの隣り合うマスクパターン特徴のレジスト層に形成される像のコントラストは低下し、処理層に形成されるこれらの特徴の幅は大きくなる。透過マスクである従来の純粋なクロムマスクの代わりに、位相シフト要素が設けられたクロムマスクを使用することにより、前記コントラストを高めることができる。光学的なリソグラフィで形成される像のコントラストを高める技術は、1982年12月の電子デバイスにおけるIEEE報告書のED−29巻第12号の25から32頁に記載された論文「位相シフトマスクを用いたフォトリソグラフィにおける分解能の向上」(Improving resolution in Photolithography with a Phase−Shifting Mask)において、レブンソン等(Levenson et all)によって最初に提案された。従来の透過マスクは、不透明体、好ましくは開口を有するクロム層によって覆われた透明の例えば石英基板を備えている。これらの開口は、所望の強度パターン、すなわち、基板の層に印刷されるデバイスパターンを形成する。このような透過マスクに電磁放射線を放射すると、この放射線の電場は、全ての開口で、同じ位相を有する。しかしながら、開口の縁部で放射線が回折されるとともに、投影レンズ系の解像度が限られているため、電場パターンが基板の高さで広がる。したがって、単一の小さなマスク開口は、基板の高さで、幅広い強度分布を形成する。隣り合う開口によって回折される波同士の干渉による強め合いにより、基板の高さで、開口の投影間の電場が強くなる。強度パターンは電場の平方に比例するため、2つの隣り合うマスク開口のこのパターンは、かなり高い度合いで均一に広がり、投影された開口の位置で2つの著しいピークを示さない。
【0093】
図5は、位相シフト要素が設けられたクロムマスクのほんの一部を示している。このマスクは、クロム層42によって覆われた透明基板40を備えている。この層の開口44、46は、マスクパターンの2つの特徴を構成する。2つの開口の一方は、透明な位相シフト要素48でコーティングされる。この要素は、λ/2(nー1)の厚さdを有している。ここで、nは要素材料の屈折率であり、λは投影放射線の波長であり、隣り合う開口44、46を通じて伝わる波の位相が互いに180°ずれるようになっている。この時、隣り合う開口によって回折される波間で、干渉による弱め合いが生じ、これにより、電場すなわちウエハの高さでの開口の投影間の強度が最小になる。任意の投影系は、良好な解像度を有するそのような位相シフトマスクの像を、位相シフトがない対応するマスクよりも高いコントラストで投影する。
【0094】
EP−A0.680.624に記載された「クロムではない」位相シフトマスクは、コントラストおよび特徴幅に関して同様の向上を図ることができる。そのようなマスクのデバイス構造を形成するパターン構造は、クロムや他の不透明材料から成るパターン構造を備えていないが、パターンが相転移パターンである。図6は、1つの相転移すなわちマスク特徴52を有する位相マスクのほんの一部を示している。参照符号50は、透明なマスク基板を示している。相転移は、基板の表面54と凹部55との間の移行部分である。この領域の深さが、eで示されている。マスクは投影PBを透過させるため、移行部分がこのビームに対して相転移である。このことは、凹部領域55を通過した投影ビームPBの一部が、表面領域24を通過したビーム部分とは異なる位相を有していることを意味する。これらのビーム部分間の位相差φ(ラジアン)は、以下の式によって与えられる。
φ=(n2−n1)e2π/λ
ここで、n2はマスク基板の屈折率、n1は一般的には空気である周囲媒体の屈折率(空気の場合、n1=1)、λは電磁放射線ビームである投影ビームの波長である。
【0095】
位置xの関数であるビームの電場ベクトルEの大きさは、位相構造を通過した後、グラフ57のごとき変化を示す。このグラフにおける垂直勾配58の位置は、相転移52の位置と一致している。位置xの関数である電場ベクトルE'の大きさは、図6において単一のハーフレンズ素子により概略的に示される投影系PLを通過した後、グラフ60のごとき変化を示す。グラフ57における垂直勾配58が、グラフ60においては、傾いた勾配61に変化している。これは、投影レンズ系PLが理想的な系ではないが点像分布関数を有している結果である。1つの点に1つの点が結像されるが、その放射線は、多かれ少なかれ、エアリーパターンを横切って広がる。投影系が理想的であった場合、電場ベクトルE'は、破線62で示されるように垂直になる。電場ベクトルE'の大きさは投影ビームの振幅を示しており、これにより、グラフ60は、レジスト層30(36)の面内における位置の関数として、ビームの振幅を示す。ビームの強度は振幅の平方に等しい(I=E'2)ため、この強度は、位置xの関数として、グラフ64のごとき変化を示す。グラフ60のエッジ61は、対向する勾配65、66を持った2つのエッジに変化した。このことは、位相シフトマスクパターンの直線状の相転移が、特定の幅wiを有する1ストローク内に結像されることを意味している。
【0096】
透過パターンの代わりに、反射位相シフトマスクパターン、すなわち、凹部領域55および周囲領域54の両方が反射性を有するパターンを使用してもよい。後者の場合、凹部領域の最適な深さ、すなわち、高さは、波長の1/4に等しい。
【0097】
また、位相シフトマスクには、相転移の位置に、振幅要素、例えばクロム要素が設けられていてもよい。図6に破線で示されるそのような振幅要素56は、放射線の入射を妨げる。相転移と振幅要素とを組み合わせると、後者がデバイス特徴の位置を決定し、前者がこの特徴の幅を決定する。
【0098】
具体的な用途において、レジスト層に結像されるストリップの幅は、特に、投影系の開口数および照明のコヒーレンス値によって決まる。コヒーレンス値すなわちσ値は、投影系の瞳の面内での投影ビームの断面とこの系の開口との比である。したがって、σ値は、投影系が投影ビームによって満たされる程度を示し、通常、1よりも小さい。レジストを現像してエッチングした後に基板の関連する層に形成される例えばトランジスタゲート等のデバイス特徴の幅は、リソグラフィック投影装置で使用される照射線量によって決まる。照射線量は、投影量、すなわち、露光量、この領域上でのマスク特徴の結像中にレジスト層領域に入射する放射線の量である。開口数のパラメータ値、コヒーレンス値、照射線量が設定されると、位相マスクパターンの全ての相転移が、基板の層中の幅が同じストリップに転写される。例えば、248nmの照射波長では、開口数NA=0.63、コヒーレンス値σ=0.35、100nmオーダーの特徴幅を得ることができる。しかしながら、実際には、1つのICデバイスには、様々な幅を有するデバイス特徴、例えば様々なゲート長を有するトランジスタゲートが必要とされる。また、特徴幅を更に小さくする必要がある。
【0099】
相転移に2つの補助特徴を加える技術においては、前述したパラメータを変えることなく、デバイス特徴の最小幅をかなり小さくすることができ、この幅をかなりの範囲で変化させることができる。
【0100】
図7は、そのような補助特徴70、71が移行部分の両側に設けられた図6の相転移を示している。これらの補助特徴は、フォトレジストではそのような幅で結像されないような小さな(サブ解像度)幅を有しているが、回折効果を有しており、したがって、散乱バーと呼ぶことができる。これらの補助特徴は、クロムから成っていてもよく、例えば300nmの幅を有している。バー70、71は相転移52に対して対称的に配置されており、それらの相互の距離は例えば2.5μmである。バー70は、マスク基板の上層54に載置されている。バー71を支持するため、相転移をマークする時に、マスク基板材料から成る小さな支柱73を残しておかなければならない。この支柱の大きさは、ウェットエッチングで最適化することができる。
【0101】
相転移52に属する散乱バー70、71は、レジスト層に転写されず、相転移の像に影響を与える。散乱バーに入射する照射線の一部は、図6の強度ピーク58へと方向付けられ、当初の強度ピークを有する放射線と干渉し、したがって、このピークを修正する。補助特徴を加える技術は、レジスト層に形成される特徴の像の幅、すなわち、瞬時に形成される基板層に印刷されるデバイス特徴の幅が、主に、一対の散乱バー間の相互の距離によって決定されるという認識に基づいている。また、散乱バーの幅、これらのバーの透過率、これらのバーによって生じる位相シフトは、レジストに形成されるデバイス特徴の像の幅に影響を与える。
【0102】
図8は、印刷されたデバイス特徴の幅の変化を示している。この幅WIFは、線幅とも呼ばれ、散乱バーの相互の距離pの関数である。この例において、投影系が倍率M=1/4を有している場合、バーの幅Wbは、基板の高さで90nmであり、マスクの高さで360nmである。破線のグラフVsは、コンピュータシミュレーションで得られた線幅を示しており、実線のグラフVeは、実験によって得られた線幅を示している。これらの実験は、コヒーレンス値σが0.35で且つ開口数NAが0.63であるステッピング・リソグラフィック装置を用いて行なわれた。実験における焦点深度は、幅が最も小さい特徴の場合、約0.5μmであった。照射線量の許容範囲は約10%であった。
【0103】
図8のグラフVeは、相互距離pが大きくなるにつれて印刷されたデバイス特徴の幅WIFが小さくなることを示している。また、グラフVeは、散乱バー間の距離pを250nmから600nm(基板の高さで)の間で変えるだけで、印刷された特徴の幅を270nmから50nmの間の、任意の値に正確に設定できることを示している。すなわち、一対のバーにより、印刷されるデバイス特徴の幅を、最大幅が最小幅の5倍を超える幅広い範囲から選択することができる。
【0104】
一例として、図9は、ポリシリコンから成る第1の処理層でエッチングされる2つのデバイス特徴80、81の断面を示している。この場合、新たな二重露光および散乱バーを有する位相マスクが使用された。図は、約60nmの幅を有し且つ互いの距離pが約60nmであるデバイス特徴を製造できることを示している。これらのデバイス特徴を印刷するため、図4の積層体およびこの積層体に関して挙げられた処理工程が使用された。使用された投影装置は、248nmの波長で動作し、開口数NA=0.63およびコヒーレンス値σ=0.35を有する。
【0105】
前述したように、印刷されたデバイス特徴の幅は、主に、散乱バー間の距離pによって決定される。しかしながら、これらのバーの幅Wb、これらのバーの透過、これらのバーによって生じる投影ビームにおける位相シフトは、最終的な幅に影響を与える。パラメータWb、透過率、位相は、印刷されたデバイス特徴の幅の細かい調整のために使用できる。
【0106】
基本的に、補助特徴は、不透明バーまたはストリップではなく、相転移によって構成されてもよい。そのような相転移補助特徴の幅は、そのような特徴がレジスト層内でそのまま結像されることを防止するために、非常に小さくなければならない。このことは、相転移の形態を成す補助特徴を有するマスクパターンの製造を更に難しくする。
【0107】
透過マスクの場合に、その周囲よりも低い透過率を有する補助特徴は、不透明な補助特徴に代わる良好な代替物を形成する。透過率が低い補助特徴は、減衰補助特徴と呼ぶことができ、所謂減衰位相マスクのデバイス特徴に匹敵する。PCT出願WO99/47981に記載されているように、減衰位相マスクは、周囲の透過率よりも低い、例えば5%のオーダーの透過率を有するストリップによってマスクパターン特徴が構成される位相マスクの特定の例である。そのようなマスクパターン特徴は、投影ビームの位相および振幅の両方に影響を与える。
【0108】
本発明の方法および図3、4に係る積層体の特定の構造により、第3、第4等のサブマスクを使用して、これらのマスクを第3、第4等のレジスト層に結像することができる。その後、第3、第4等の処理層および第3、第4等の反射防止層(図3)または反射防止層+上側酸化物層が、図3または図4の積層体に加えられなければならない。処理層をエッチングするエッチングマスクは、外形が小さく、その最大高さが処理層の厚さと反射防止層の厚さとを合わせた高さであるため、エッチングを非常に正確に行なうことができる。使用される必要な数のサブマスク、すなわち、積層体の連続する照射数は、マスクパターン全体の複雑度および密度によって決まる。マスクパターン全体の複雑度および密度は、基板層に形成されるデバイスパターンの複雑度および密度によって決定されるだけでなく、様々な目的でマスクパターンに加えられる他の特徴によっても決まる。
【0109】
マスクパターンのための最も単純なマスク構造は、例えば透過クロムマスクである。バイナリマスクとも呼ばれる透過マスクの各パターン特徴は、結像され、関連する基板層に形成されるデバイス特徴に対応する。透過サブマスクの代替物は、反射領域および非反射領域のパターンを備える反射サブマスクである。反射サブマスクは、バイナリマスクのカテゴリーに属する。
【0110】
マスクパターンのための更に複雑なマスク構造は、位相シフト要素を有する透過マスクまたは反射マスクである。位相シフト要素を加えることは、マスクパターンの密度が増大することを意味する。
【0111】
マスクパターンのための他のマスク構造は、透過マスクまたは反射マスクであってもよい位相マスクである。透過位相マスクについては、図6において前述した。この図は、マスク表面54から凹部領域55に向かい且つレジスト層のストリップ形状の照明68を実現するために使用される垂直な移行部分を1つだけ示している。しかしながら、マスクは、このストリップを形成するために使用される。したがって、基板層中の対応するデバイス特徴は、図10に示されるように、凹部領域55からマスク表面54に向かう第2の移行部分を備えている。この図においては、第1の移行部分が実線の垂直ライン53で示されており、また、第2の移行部分が破線の垂直ライン56で示されている。第2の移行部分がレジスト層にも結像されることを防止するため、180°の位相シフトを引き起こす移行部分56は、それぞれが小さな位相シフトを引き起こす多数のサブ移行部分(サブ相転移)に細分割される。例えば、それぞれが60°の位相シフトを引き起こす3つのサブ移行部分(サブ相転移)591、592、593が凹部領域55の後縁部に存在していてもよい。複数のサブ移行部分からの複数の投影ビーム部分は異なる位相を有しており、また、サブ移行部分の領域からの放射線は、不鮮明にされ、図6の領域68のような小さな領域に集束されない。サブ移行部分には、マスクパターン内の別個の空間が必要とされる。図7の位相マスク内の補助特徴すなわちバー70、71にも、幾つかの空間が必要とされる。この補助特徴は、デバイス特徴の幅を制御するために使用される。
【0112】
光リソグラフィック投影装置の投影系は、その解像度の境界で使用されるため、マスクパターン特徴の結像はもはや完全ではなく、特にこれらの特徴の全ての縁部で収差を伴う。例えば、図11に示されるように、90°ベンド90°の特徴が湾曲したベンド92として結像されてもよく、また、図12に示されるように、正方形の特徴領域96が円形領域98として結像されてもよい。これらの収差を補正するため、小さな所謂光近似補正(OPC)要素93、99がそれぞれオリジナルマスクパターンに加えられてもよい。OPC要素93、99は、セリフと呼ばれる。図13に示されるように、ストリップ形状マスクパターン特徴の直線状の縁部101は、湾曲した縁部103として結像されてもよい。直線状の縁部を有する像を得るために、ハンマーヘッドと呼ばれるOPC要素105がオリジナルマスクパターンに加えられてもよい。図14に示されるように、幾つかのパターン特徴を互いに近接して配置し、その次の特徴109を大きな距離をもって配置してもよい。そのようなパターン部分を結像する時に、特徴107の最後の像と特徴109との間のレジスト層にアーチファクトが形成される場合がある。そのようなアーチファクトの形成を防止するため、小さな散乱バー110をオリジナルマスクパターンに加えてもよい。散乱バー110は、結像されないが、投影放射線を回折させ、アーチファクトを形成する放射線と干渉することによりアーチファクトを形成しないようにする。一例として図15に示されるように、マスクパターンは、OPC要素および散乱バーの両方を備えている。この図は、実際に使用されるマスクパターンのほんの一部を示している。図示の一部分は、多数のセリフ99および互いに垂直な2つの散乱バー109を備えている。
【0113】
結像工程の不完全性および/または他の複数のプロセスの不完全性により、処理層でのマスクパターン特徴の転写が特定の収縮を伴う場合がある。すなわち、印刷されるデバイス特徴の幅や長さが対応するマスク特徴のそれよりも小さくなったり短くなったりする。そのような収縮を補正するため、オリジナルデザイン特徴の幅や長さを大きくしてもよく、これは、マスク特徴のサイジングとして知られている。これが、図16に示されている。この図では、オリジナルデザイン特徴112が破線で示されており、サイジングされた特徴114が実線で示されている。
【0114】
OPC要素およびサイジングのために必要なマスクパターンにおける別個の空間はそれ自体比較的小さいが、OPCおよびサイジング技術を適用すると、補正されたパターン特徴が1または複数の隣り合う特徴と非常に近接するようになることがある。このことは、OPCおよびサイジング技術を適用できないことを意味する。
【0115】
前述した位相シフト要素、補助特徴、OPC要素、散乱バーは、一般に、デバイス特徴または対応する特徴に関連付けられた特徴として言及することができる。
【0116】
非常に高密度という問題や、マスクパターン特徴同士の距離が非常に短いという問題は、バイナリマスク、位相マスク、補助特徴を有する位相マスク、あるいは、OPC要素、散乱バー、サイジングされた特徴が設けられたこれらのマスクのそれぞれにおいては共に生じ得るが、多数のサブパターン上に対応する特徴を有するデバイス特徴を分配することにより、また、前述した特定の積層体によって関連する基板層にサブパターンの転写を重ね合わせることにより、解決することができる。
【0117】
禁止対称性と呼ばれる特定の対称性を示すマスクパターン部分を、そのような対称性を顕在化させる投影系の収差に起因して、所望の画質で結像できないという問題を解決するために、前記分配方法と特定のリソグラフィック積層体とを組み合わせて使用することができる。例えば、マスクパターン部分が3つの軸に沿って対称性を示す場合、投影系の3点収差により、この部分の像が乱れる可能性がある。この種の収差は、2000年のSPIEの会報における4000巻の40から46頁の、C.プログラ−氏等(C.Progler et al)の論文「ゼルニケ係数:本当に十分なのか?」(Zermile Coefficients:Are they really enough?)に記載されている。
【0118】
また、マスクパターンの特殊な照射、例えば、ダイポール照射やクオドラポール照射等の所謂軸外照射を投影装置で使用する場合には、禁止対称性と呼ばれる特定の周期性を示すマスクパターン部分を所望の画質で結像することができない。例えば、軸外ビーム、例えば環状断面を有するビームがマスクパターンを照射する場合、マスクパターンを結像するために、一次回折されるサブビームだけが使用される。このことは、一次サブビームだけが投影系の瞳中に完全に収まり、二次、更に高次のサブビームがこの瞳中に収まらないことを意味している。最初に高次のサブビームがマスクパターン部分によって回折される角度は、この部分内での期間によって決定されるため、すなわち、期間が短ければ短いほど、回折角度は大きくなるため、所定の期間範囲においてのみ必要条件を満たせば良い。前記所定の範囲の期間よりもパターン期間が短い場合には、一次ビームが瞳からシフトし、形成される像が不完全になる。前記所定の範囲の期間よりもパターン期間が長い場合には、二次ビームおよび他の高次のビームが瞳へとシフトし、形成される像が乱れる。したがって、期間が前記所定の範囲から外れないようにする。クオドラポール照射の場合、瞳の4つの象限の一部だけが照射され、他の期間およびマスクパターンの対称性が妨げられる。オリジナルデザインのマスクパターンにおいて生じる、禁止期間および対称性の撹乱効果は、このパターンの特徴を多数のサブマスクパターン上に分配することにより、実質的に低減可能であり、あるいは、除去可能である。これらのサブパターンは個別に結像されるため、これらのサブパターンの照射状態をそのパターン構造に適合させることができ、これによって、サブパターンを最適な方法で結像させることができる。
【0119】
実際に、2次元のX−YパターンのX方向に延びるパターン特徴にとって最適な照射状態は、Y方向に延びるパターン特徴にとって最適な照射状態と異なる場合がある。本発明においては、特定の積層体を使用して、X特徴およびY特徴を第1のサブマスクパターン内および第2のサブマスクパターン内にそれぞれ配置することができ、両方のパターンを重ね合わせて結像することができる。X特徴およびY特徴の両方にとって最適な照射状態を選択することができる。
【0120】
また、本発明は、オリジナルマスクパターン特徴をサブマスクパターン上に分配する効果的な方法を提供する。効果的とは、サブマスクパターンの全てが収差感受パターン部分を全く有しておらず、サブマスクの数ができる限り少ないことを意味している。収差感受パターン部分という用語は、所定の照射状態下で結像される時に像が収差を受けるパターン部分を意味している。収差感受性は、投影系の解像度から見て非常に小さい、パターン特徴同士、補助特徴同士、OPC要素および散乱バー同士の最小距離、収差なく結像できないという投影系固有の不能性の原因となる特徴パターンにおける対称性、所定の種類の照射に適合しない、或は殆ど適合しない特徴パターンにおける空間的な周期、所定の種類の照射に殆ど適合しない特徴のマスク面の方向性によって生じる場合がある。
【0121】
以下、フリップ・フロップ回路に関して分配方法の実施形態を説明する。開始点は、規格化されたファイル、例えばGDS2−ファイルの形態を成す回路のレイアウトまたはデザインである。このファイルは、回路を共に構成するポリゴンとも呼ばれるマスク特徴の長いリストから成る。図17は、フリップ・フロップ回路のオリジナルデザインの、マスクパターンの一部を示している。このパターンは、12個のポリゴン121ないし132を備えている。このパターンにおける一般的な規則は、隣り合うポリゴン部分同士の距離が所定の最小距離よりも大きくなければならないという規則である。前記所定の最小距離は、特に、投影系の解像度によって決定される。この規則に違反する場合、マスクパターンにおける位置は、斜線が施された小さなストローク135によって示される。全体で、そのような位置は18個ある。第1のステップとして、多数の違反を伴うポリゴンが選択され、このポリゴン、6つの違反を示すポリゴン123が、図18aに示される第1のサブマスクパターン120aへと移動される。次のステップで、多数の違反を有するポリゴンが残りのポリゴンから選択される。これは、4つの違反を示すポリゴン126である。ポリゴン126は、ポリゴン123から十分な距離をもって位置されているため、第1のサブマスクパターン120a中で違反を導くことなく第1のサブパターン120aへと移動できる。残りのオリジナルマスクパターンは、3つの違反をそれぞれ伴う3つのポリゴン121、127、130を備えている。これらのポリゴンは、ポリゴン123、126までの距離が非常に短いため、第1のサブマスクパターンへと移動することができない。したがって、ポリゴン121、127、130は、他のサブマスクへと移動しなければならず、また、それらの間で違反が生じないように、1つのサブマスクへと移動することができる。ポリゴン121、127、130を備えるサブマスクパターン120bが図18bに示されている。ポリゴン122、124、125、128、129、131、132を備える残りのオリジナルマスクパターンは、違反を全く示さない。これにより、これらのポリゴンは、図18cに示される第3のサブマスクパターンである1つのサブマスクパターンに残ることができる。図18dは、異なる格付けによって互いに区別される3つの
サブマスクパターンを一括して示すために加えられた。
【0122】
3つのサブマスクパターンを重ね合わせて結像するためには、図19に示されるような3つの処理層を備えた積層体を使用しなければならない。図19の積層体は、図4の積層体に類似しているが、第3の処理層26'と第3の反射防止層28"と第3の酸化物層29'とを用いて拡張されている。これらの層は、層26、28'、29と同じ厚さ及び材料から成ることが好ましい。
【0123】
デバイス特徴同士が十分な距離をもっているが、そこにOPC要素、散乱バー、補助特徴を加えて、デバイス特徴の正確で確実な結像を得なければならない状態でマスクパターンを転写するために、ポリゴンまたはデバイス特徴が互いに非常に近接している状態で基板層にマスクパターンを転写する、前述した方法と同じ方法を使用することができる。また、本発明方法は、デバイス特徴が互いに非常に近接しており且つOPC要素、散乱バー、補助特徴を備えたマスクパターンを転写する場合にも使用することができる。サブマスクパターン上の分配は、前記OPC要素、散乱バー、補助特徴が、それらが属するデバイス特徴のサブマスクパターンへと移動するようになっていなくてはならない。既に述べたように、本発明方法は、禁止対称性および期間をマスクパターンから除去するとともに、第1のX方向および第2のY方向に延びるパターン特徴が同じ照射条件下で結像されないようにする場合にも使用することができる。パターンのXパターン特徴およびYパターン特徴だけを第1および第2のサブマスクパターンにそれぞれ移動しなければならない場合には、2つの処理層だけを有する積層体が必要である。
【0124】
様々なサブマスクパターンを結像するために多くの異なる照射条件が必要とされる場合には、対応する数の投影装置を使用することができる。この場合、各投影装置は、それによって結像される特定のサブマスクパターンに適合される。一般に、基板層を形成するのに必要なサブマスクパターンを形成するために、照射の種類とは無関係に、様々な投影装置を使用することができる。
【0125】
従来、特徴の各サブパターンは、このパターンを備えるサブマスクをレジスト層に光学的に結像させることにより、対応する基板層に転写されると考えられてきた。しかしながら、光学的な投影装置以外の投影装置、例えば、E−ビーム投影装置等の荷電粒子線装置によって少なくとも1つのサブパターンをレジスト層に転写することもできる。マスクを使用してこのマスクを結像する代わりに、サブパターンを層中に書き込むことにより、サブパターンをレジスト層に転写することもできる。書き込み装置は、電子ビーム書き込み装置等の荷電粒子線装置であってもよい。少なくとも1つのサブパターンのためのデータは、その後にサブパターンを積層体上のレジスト層に直接書き込むE−ビーム装置に供給される。レジスト層は、マスクパターンが光学的に結像される層の材料と同じ材料から成っていてもよい。オリジナルマスクパターンが比較的少数の小さな特徴を備えている場合、および/または製造されるデバイスの数が少ない場合、E−ビーム装置の使用は魅力的である。
【0126】
図18から図18dの例において、マスクパターン120aから120cのうちの1つの特徴は、他のサブマスクパターンの特徴と重なり合う部分を全く有していない。しかしながら、1つの特徴に属するストリップ、例えば特徴121(図18b)の2つの残されたストリップ136、138は、互いに非常に近接していてもよい。その後、サブ特徴レベルでの分配を行なうことができる。すなわち、図20に一例として示されるように、1つの特徴に属する部分が様々なサブマスクパターン上に分配される。デザイン特徴140は、水平ストリップ142と、3つの垂直ストリップ144、146、148とを備えている。この場合、146および148は互いに非常に接近している。ストリップ142、144、146にそれぞれ対応するストリップ142'、144'、146'を有する特徴140'を備える第1のサブマスクパターンが形成される。デザインパターンのストリップ148の長さと一致する長さを有するストリップ148'は、第2のサブマスクパターンに配置されなければならない。極めて重要な状態は、基板層に印刷された特徴のストリップ148、142間に開口が無い状態である。すなわち、ストリップ148はストリップ142と一体でなければならない。印刷された特徴において、ストローク148がストリップ142と一体にならないことを避けるために、ストリップ148'は、第2のサブマスクパターンのこのストリップ148"が第1のサブマスクパターンのストリップ142'と部分的に重なるように延ばされる。そのような重なりは、本発明の方法において全く問題を生じない。
【0127】
図3aから図3hの実施形態のように、ポジレジスト層のみを使用する代わりに、ポジレジスト層とネガレジスト層とを組み合わせて使用してもよい。ブランク(空き)領域の小さな特徴を結像しなければならない場合であって、パターンのミラー反転が必要な場合、一般に、ネガレジスト層は、暗視野マスクと組み合わせて使用される。
【0128】
特徴分配方法と積層体とを組み合わせることにより、関連する基板層に印刷された特徴間の距離をかなり短くすることができる。特徴の幅を小さくすることが望まれる場合、レジストアッシングという公知の技術を更なる処理工程として加えることができる。図21は、移行部分182にクロムストリップ184を有する位相シフトマスク180が使用される実施形態に関するこの技術の原理を示している。そのようなマスクを用いてレジスト層を露光した後、移行部分の位置でレジストによって受けられる放射線の強度が曲線186で示されている。曲線186を横切る水平線188は、現像のための閾値を示している。現像後、基板190上にレジストパターンが得られる。レジスト特徴192は、所定の幅Wrおよび高さHrを有している。その後、レジストパターンは、O2プラズマエッチングによってエッチングされる。レジスト特徴の側面および上面では、レジスト材料が灰状の物質に変化して除去される。このレジストアッシングにより、かなり減少したレジスト特徴194が得られる。このようにして、レジスト特徴の幅を数10%だけ小さくすることができる。レジストアッシングは、2000年のSPIEにおける4000巻のP358のS.ナカオ等(S.Nakao et al)による論文「サブ50nmパターン形成へのKr−Fリソグラフィの拡張」(Extension of Kr−F lithography to sub−50nm pattern formation)に記載されている。
【図面の簡単な説明】
【図1】 本発明方法を実行することができるリソグラフィック投影装置の一実施形態を概略的に示している。
【図2a】 図2aおよび図2bは、新たな方法に使用される、第1の特徴を有する第1のマスクパターンおよび第2の特徴を有する第2のマスクパターンの一部をそれぞれ示している。
【図2b】 図2aおよび図2bは、新たな方法に使用される、第1の特徴を有する第1のマスクパターンおよび第2の特徴を有する第2のマスクパターンの一部をそれぞれ示している。
【図3a】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図3b】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図3c】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図3d】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図3e】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図3f】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図3g】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図3h】 図3aから図3hは、本発明方法の連続する処理ステップを示している。
【図4】 本発明方法で使用される積層体の一実施形態を示している。
【図5】 位相マスクの一部を示している。
【図6】 位相マスクの像形成理論を示している。
【図7】 補助特徴が設けられた位相マスクの一部を示している。
【図8】 印刷されたデバイス特徴の幅を、補助特徴の相互距離の関数として示している。
【図9】 2つのデバイス特徴と、新たな方法および図7のマスクによって得られるそれらのデバイスの相互の距離とを示している。
【図10】 段状の相転移を有する位相マスク特徴を示している。
【図11】 セリフOPC要素を有するマスク特徴ベンドを示している。
【図12】 セリフOPC要素を有する正方形のマスク特徴を示している。
【図13】 ハンマーヘッドOPC要素を有するストリップ状のマスク特徴を示している。
【図14】 散乱バーを有するマスクパターンの一部を示している。
【図15】 セリフおよび散乱バーを有する実用的なマスクパターンの小部分を示している。
【図16】 マスクパターン特徴のサイジングを示している。
【図17】 フリップ・フロップ回路のオリジナルデザインパターンを示している。
【図18a】 図18aから図18dは、3つのサブパターン上にこのパターンの特徴を分配した状態を示している。
【図18b】 図18aから図18dは、3つのサブパターン上にこのパターンの特徴を分配した状態を示している。
【図18c】 図18aから図18dは、3つのサブパターン上にこのパターンの特徴を分配した状態を示している。
【図18d】 図18aから図18dは、3つのサブパターン上にこのパターンの特徴を分配した状態を示している。
【図19】 基板層に図17のマスクパターン特徴を転写するために使用される積層体を示している。
【図20】 一部が短い距離にあるパターン特徴と、パターン特徴を形成するために使用される重合特徴を有する2つのサブパターンマスクとを示している。
【図21】 レジストアッシング技術を示している。
Claims (17)
- 基板の少なくとも1つの層にデバイスを製造する方法であって、
前記層に形成されるデバイス特徴に対応するパターン特徴を有するデザインパターンを用意するステップと、
前記基板の層に形成されたレジスト層に前記デザインパターンを転写し、前記層のうち、パターン化されたレジスト層によって規定された領域から、材料を除去し、あるいは、前記領域に材料を加える処理ステップと
を有し、前記デザインパターンは少なくとも第1及び第2のサブパターンを含む複数のサブパターンを有し、該複数のサブパターンの各々は、前記パターン特徴の内の異なるものにそれぞれ対応し、前記処理ステップは、
処理層及び反射防止層の第1の対と、処理層及び反射防止層の第2の対とを少なくとも含む積層体を前記基板上に形成するステップであって、前記第2の対の層は前記基板側にあり、前記第1の対の層は前記第2の対の層上にあるようにするステップと、
前記第1の対の層上にレジスト層をコーティングし、該レジスト層に前記第1のサブパターンを転写するステップと、
前記レジスト層を現像することにより、前記第1のサブパターンに対応する第1の中間パターンを形成するステップと、
前記第1の中間パターンを介して、前記第1の対の層の前記処理層及び前記反射防止層をエッチングすることにより、前記第1のサブパターンに対応するデバイス特徴の第1のパターンを形成するステップと、
デバイス特徴の前記第1のパターンを第2のレジスト層でコーティングするステップと、
前記第2のレジスト層に前記第2のサブパターンを転写するステップと、
前記第2のレジスト層を現像することにより、前記第2のサブパターンに対応する第2の中間パターンを形成するステップと、
デバイス特徴の前記第1のパターンと前記第2の中間パターンとを交互に配置して形成されたエッチングマスクを介して、前記第2の対の層の前記処理層及び前記反射防止層をエッチングすることにより、前記第1および第2のサブパターンの組み合わせに対応するデバイス特徴の第2のパターンを形成するステップと、
前記第2のレジスト層、前記第1の対の層の前記処理層及び前記反射防止層を除去するステップと、
を有する方法。 - 処理層及び前記反射防止層を含む少なくとも第3の対が前記積層体の基板側に加えられており、以下の追加的なステップ、すなわち、
デバイス特徴の前記第2のパターンを第3のレジスト層でコーティングするステップと、
前記第3のレジスト層に第3のサブパターンを転写し、該第3のレジスト層を現像することによって、前記第3のサブパターンに対応する第3の中間パターンを形成するステップと、
同一平面上にあるデバイス特徴の前記第2のパターンと前記第3の中間パターンとを介して、前記第3の対の層の前記処理層及び前記反射防止層をエッチングすることにより、前記第1、第2および第3のサブパターンの組み合わせに対応するデバイス特徴の第3のパターンを形成するステップと、
前記第3のレジスト層、前記第2の対の層の前記処理層及び前記反射防止層を除去するステップと、
が実行される請求項1に記載の方法。 - 前記サブパターンに対応するサブマスクを介してレジスト層に光を照射することにより、前記サブパターンの各々が対応する前記レジスト層に転写される請求項1または2に記載の方法。
- 荷電粒子線によって前記サブパターンの少なくとも1つを前記レジスト層に書き込むことにより、前記サブパターンの少なくとも1つを対応するレジスト層に転写する請求項1または2に記載の方法。
- 全てのサブマスクによるサブパターンは、同じ波長範囲の放射線によって転写される請求項3に記載の方法。
- 前記サブマスクによるサブパターンの少なくとも1つがEUV放射線によって転写され、他のサブマスクによるサブパターンがDUV放射線によって転写される請求項3に記載の方法。
- 荷電粒子投影ビームによって、前記サブマスクによるサブパターンの少なくとも1つが転写される請求項3に記載の方法。
- 全ての対の層における対応する層は、基板側の処理層が他の処理層よりも厚いことを除き、同じ材料を有し且つ同じ厚さを有する請求項1ないし7の何れか一に記載の方法。
- 対を成す各層の材料は、対の他方の層をエッチングするために使用されるエッチング処理に対して耐性を有する請求項1ないし8の何れか1項に記載の方法。
- 使用される処理層がポリシリコン層を含む請求項1ないし9の何れか一に記載の方法。
- 使用される反射防止層は、反射防止膜とその上面に設けられる酸化膜とを含む二重層を有する請求項1ないし10の何れか1項に記載の方法。
- 1つの反射防止層の材料または二重層の反射防止膜の材料が、無機材料を含む請求項1ないし11の何れか1項に記載の方法。
- 前記無機材料がシリコン・オキサイド・ナイトライドSizOxNyを含む請求項12に記載の方法。
- 前記無機材料がシリコンナイトライドSiNを含む請求項13に記載の方法。
- ポジレジスト層が使用される請求項1ないし14の何れか1項に記載の方法。
- ポジレジスト層およびネガレジスト層が使用される請求項1ないし14の何れか1項に記載の方法。
- 下側の処理層で中間パターンをエッチングする前にレジストアッシングすることにより、少なくとも1つの中間パターンの特徴のサイズが縮小される請求項1ないし16の何れか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01201891 | 2001-05-18 | ||
PCT/IB2002/001733 WO2002095498A2 (en) | 2001-05-18 | 2002-05-16 | Lithographic method of manufacturing a device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004520723A JP2004520723A (ja) | 2004-07-08 |
JP4504622B2 true JP4504622B2 (ja) | 2010-07-14 |
Family
ID=8180345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002591909A Expired - Fee Related JP4504622B2 (ja) | 2001-05-18 | 2002-05-16 | デバイスを製造するリソグラフィック方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7037626B2 (ja) |
EP (1) | EP1395877B1 (ja) |
JP (1) | JP4504622B2 (ja) |
KR (1) | KR100955293B1 (ja) |
CN (1) | CN1295563C (ja) |
AT (1) | ATE501463T1 (ja) |
DE (1) | DE60239401D1 (ja) |
TW (1) | TW565881B (ja) |
WO (1) | WO2002095498A2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1295563C (zh) | 2001-05-18 | 2007-01-17 | 皇家菲利浦电子有限公司 | 制造器件的光刻法 |
US20050164099A1 (en) * | 2004-01-28 | 2005-07-28 | Tito Gelsomini | Method to overcome minimum photomask dimension rules |
JP2008501858A (ja) * | 2004-06-04 | 2008-01-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 改良エッチング方法 |
US8304180B2 (en) * | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US7460209B2 (en) * | 2005-03-28 | 2008-12-02 | Intel Corporation | Advanced mask patterning with patterning layer |
US20070018286A1 (en) * | 2005-07-14 | 2007-01-25 | Asml Netherlands B.V. | Substrate, lithographic multiple exposure method, machine readable medium |
US7867693B1 (en) * | 2006-03-03 | 2011-01-11 | Kla-Tencor Technologies Corp. | Methods for forming device structures on a wafer |
US20070231710A1 (en) * | 2006-03-30 | 2007-10-04 | Texas Instruments Incorporated. | Method and system for forming a photomask pattern |
WO2007116362A1 (en) * | 2006-04-07 | 2007-10-18 | Nxp B.V. | Method of manufacturing a semiconductor device |
JP2010509783A (ja) | 2006-11-14 | 2010-03-25 | エヌエックスピー ビー ヴィ | フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法 |
US7754394B2 (en) * | 2006-11-14 | 2010-07-13 | International Business Machines Corporation | Method to etch chrome for photomask fabrication |
US8435593B2 (en) * | 2007-05-22 | 2013-05-07 | Asml Netherlands B.V. | Method of inspecting a substrate and method of preparing a substrate for lithography |
DE102007028800B4 (de) * | 2007-06-22 | 2016-11-03 | Advanced Mask Technology Center Gmbh & Co. Kg | Maskensubstrat, Photomaske und Verfahren zur Herstellung einer Photomaske |
US8383324B2 (en) * | 2007-07-18 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask registration correction |
US7829266B2 (en) * | 2007-08-07 | 2010-11-09 | Globalfoundries Inc. | Multiple exposure technique using OPC to correct distortion |
NL1035771A1 (nl) * | 2007-08-20 | 2009-02-23 | Asml Netherlands Bv | Lithographic Method and Method for Testing a Lithographic Apparatus. |
JP2009053605A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法およびマスク |
KR100919366B1 (ko) * | 2007-12-28 | 2009-09-25 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
CN101957562B (zh) * | 2009-03-26 | 2012-11-14 | 上海微电子装备有限公司 | 一种双曝光方法 |
US20120148942A1 (en) * | 2010-12-13 | 2012-06-14 | James Walter Blatchford | Diagonal interconnect for improved process margin with off-axis illumination |
US8440371B2 (en) * | 2011-01-07 | 2013-05-14 | Micron Technology, Inc. | Imaging devices, methods of forming same, and methods of forming semiconductor device structures |
US8465885B2 (en) | 2011-02-07 | 2013-06-18 | International Business Machines Corporation | Boundary layer formation and resultant structures |
NL2009056A (en) * | 2011-08-09 | 2013-02-12 | Asml Netherlands Bv | A lithographic model for 3d topographic wafers. |
CN102983067B (zh) * | 2011-09-07 | 2015-10-14 | 中国科学院微电子研究所 | 混合线条的制造方法 |
US20130126467A1 (en) * | 2011-11-18 | 2013-05-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing conductive lines with small line-to-line space |
CN103676474B (zh) * | 2013-12-17 | 2016-09-21 | 南京理工大学 | 一种微压印模具分体式的制造方法 |
JP6492086B2 (ja) * | 2013-12-21 | 2019-03-27 | ケーエルエー−テンカー コーポレイション | マスク上の構造体の位置を測定し、それによってマスク製造誤差を決定する方法 |
DE102016209616A1 (de) * | 2016-06-01 | 2017-12-07 | Carl Zeiss Smt Gmbh | Verfahren und Vorrichtung zur Vorhersage des mit einer Maske bei Durchführung eines Lithographieprozesses erzielten Abbildungsergebnisses |
CN109891298B (zh) | 2016-08-22 | 2021-07-27 | 奇跃公司 | 多层衍射目镜 |
KR20230105178A (ko) * | 2022-01-03 | 2023-07-11 | 삼성전자주식회사 | 반도체 장치 및 제조 방법 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7606548A (nl) * | 1976-06-17 | 1977-12-20 | Philips Nv | Werkwijze en inrichting voor het uitrichten van een i.c.-patroon ten opzichte van een halfgelei- dend substraat. |
NL186353C (nl) * | 1979-06-12 | 1990-11-01 | Philips Nv | Inrichting voor het afbeelden van een maskerpatroon op een substraat voorzien van een opto-elektronisch detektiestelsel voor het bepalen van een afwijking tussen het beeldvlak van een projektielenzenstelsel en het substraatvlak. |
NL8600639A (nl) * | 1986-03-12 | 1987-10-01 | Asm Lithography Bv | Werkwijze voor het ten opzichte van elkaar uitrichten van een masker en een substraat en inrichting voor het uitvoeren van de werkwijze. |
NL8601547A (nl) * | 1986-06-16 | 1988-01-18 | Philips Nv | Optisch litografische inrichting met verplaatsbaar lenzenstelsel en werkwijze voor het regelen van de afbeeldingseigenschappen van een lenzenstelsel in een dergelijke inrichting. |
KR0168829B1 (ko) * | 1989-11-06 | 1999-02-01 | 리차드 알. 피카드 | 복수의 개별 집적 회로를 단일 집적 회로화하는 방법 |
EP0433467B1 (en) * | 1989-12-18 | 1995-08-16 | International Business Machines Corporation | Fabrication of complementary patterns for exposing semiconductor chips with self-supporting masks |
NL9100215A (nl) | 1991-02-07 | 1992-09-01 | Asm Lithography Bv | Inrichting voor het repeterend afbeelden van een maskerpatroon op een substraat. |
NL9100410A (nl) * | 1991-03-07 | 1992-10-01 | Asm Lithography Bv | Afbeeldingsapparaat voorzien van een focusfout- en/of scheefstandsdetectie-inrichting. |
US5364716A (en) | 1991-09-27 | 1994-11-15 | Fujitsu Limited | Pattern exposing method using phase shift and mask used therefor |
DE69309111T2 (de) | 1993-01-21 | 1997-08-21 | Sematech Inc | Phasenverschiebungsmaskenstruktur mit lichtabsorbierenden/lichtdämpfenden seitenwänden und verfahren zum aufbauen von phasenverschiebern |
DE4440230C2 (de) * | 1993-11-10 | 1999-03-18 | Hyundai Electronics Ind | Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements |
KR950015617A (ko) * | 1993-11-15 | 1995-06-17 | 김주용 | 반도체소자의 미세패턴 제조방법 |
US5472814A (en) * | 1994-11-17 | 1995-12-05 | International Business Machines Corporation | Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement |
JP3309713B2 (ja) * | 1996-06-10 | 2002-07-29 | 松下電器産業株式会社 | プリント配線基板 |
US6156149A (en) * | 1997-05-07 | 2000-12-05 | Applied Materials, Inc. | In situ deposition of a dielectric oxide layer and anti-reflective coating |
KR100585466B1 (ko) | 1998-03-17 | 2006-06-02 | 에이에스엠엘 마스크툴즈 비.브이. | 고 투과성 “감쇠” 위상 시프트 마스크를 갖는서브-0.25λ 라인 피쳐를 패터닝하는 방법 |
JP3904329B2 (ja) * | 1998-05-20 | 2007-04-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6593064B1 (en) * | 1998-06-19 | 2003-07-15 | Creo Inc. | High resolution optical stepper |
US6433986B1 (en) * | 1999-04-20 | 2002-08-13 | Olympus Optical Co., Ltd. | Device having electrical board mounted thereon and method for manufacturing apparatus having the device |
JP3756723B2 (ja) * | 1999-07-27 | 2006-03-15 | 松下電工株式会社 | プリント配線板の加工方法 |
US6670695B1 (en) * | 2000-02-29 | 2003-12-30 | United Microelectronics Corp. | Method of manufacturing anti-reflection layer |
US6541165B1 (en) * | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
US6782516B2 (en) * | 2000-08-07 | 2004-08-24 | Dupont Photomasks, Inc. | System and method for eliminating design rule violations during construction of a mask layout block |
CN1295563C (zh) | 2001-05-18 | 2007-01-17 | 皇家菲利浦电子有限公司 | 制造器件的光刻法 |
US6807662B2 (en) * | 2002-07-09 | 2004-10-19 | Mentor Graphics Corporation | Performance of integrated circuit components via a multiple exposure technique |
-
2002
- 2002-05-16 CN CNB028023617A patent/CN1295563C/zh not_active Expired - Fee Related
- 2002-05-16 JP JP2002591909A patent/JP4504622B2/ja not_active Expired - Fee Related
- 2002-05-16 EP EP02727930A patent/EP1395877B1/en not_active Expired - Lifetime
- 2002-05-16 AT AT02727930T patent/ATE501463T1/de not_active IP Right Cessation
- 2002-05-16 DE DE60239401T patent/DE60239401D1/de not_active Expired - Lifetime
- 2002-05-16 US US10/478,339 patent/US7037626B2/en not_active Expired - Lifetime
- 2002-05-16 WO PCT/IB2002/001733 patent/WO2002095498A2/en active Application Filing
- 2002-05-16 KR KR1020037000774A patent/KR100955293B1/ko active IP Right Grant
- 2002-05-20 TW TW091110516A patent/TW565881B/zh not_active IP Right Cessation
-
2006
- 2006-03-01 US US11/367,810 patent/US7659041B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ATE501463T1 (de) | 2011-03-15 |
CN1474960A (zh) | 2004-02-11 |
KR100955293B1 (ko) | 2010-04-30 |
US7037626B2 (en) | 2006-05-02 |
WO2002095498A3 (en) | 2003-10-16 |
JP2004520723A (ja) | 2004-07-08 |
EP1395877A2 (en) | 2004-03-10 |
US20060160029A1 (en) | 2006-07-20 |
EP1395877B1 (en) | 2011-03-09 |
DE60239401D1 (de) | 2011-04-21 |
US20040146808A1 (en) | 2004-07-29 |
TW565881B (en) | 2003-12-11 |
KR20030014760A (ko) | 2003-02-19 |
US7659041B2 (en) | 2010-02-09 |
CN1295563C (zh) | 2007-01-17 |
WO2002095498A2 (en) | 2002-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504622B2 (ja) | デバイスを製造するリソグラフィック方法 | |
KR100306415B1 (ko) | 투영노광장치용으로사용된포토마스크 | |
JP4267245B2 (ja) | 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法 | |
US5994002A (en) | Photo mask and pattern forming method | |
US20050088633A1 (en) | Composite optical lithography method for patterning lines of unequal width | |
JP4495663B2 (ja) | サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法 | |
US20050074698A1 (en) | Composite optical lithography method for patterning lines of significantly different widths | |
US20050073671A1 (en) | Composite optical lithography method for patterning lines of substantially equal width | |
US8221943B2 (en) | Photomask with assist features | |
US5642183A (en) | Spatial filter used in a reduction-type projection printing apparatus | |
WO2001065316A1 (en) | Method of manufacturing a device by means of a mask and phase-shifting mask for use in said method | |
US5888677A (en) | Exposure mask, method of fabricating same, and method of manufacturing semiconductor device | |
JP2877200B2 (ja) | 露光用フォトマスクおよびその製造方法 | |
US7160651B2 (en) | Manufacturable chromeless alternating phase shift mask structure with phase grating | |
US6517982B2 (en) | Mask set for use in phase shift photolithography technique which is suitable to form random patterns, and method of exposure process using the same | |
US6451488B1 (en) | Single-level masking with partial use of attenuated phase-shift technology | |
EP1315996A1 (en) | A method of illuminating a photomask using chevron illumination | |
US6406819B1 (en) | Method for selective PSM with assist OPC | |
US20130309869A1 (en) | Lithography mask and method of manufacturing semiconductor device | |
KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
JPH04175746A (ja) | マスク、その製造方法及びそれを用いた像形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4504622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |