CN1295563C - 制造器件的光刻法 - Google Patents

制造器件的光刻法 Download PDF

Info

Publication number
CN1295563C
CN1295563C CNB028023617A CN02802361A CN1295563C CN 1295563 C CN1295563 C CN 1295563C CN B028023617 A CNB028023617 A CN B028023617A CN 02802361 A CN02802361 A CN 02802361A CN 1295563 C CN1295563 C CN 1295563C
Authority
CN
China
Prior art keywords
pattern
layer
mask
sub
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028023617A
Other languages
English (en)
Other versions
CN1474960A (zh
Inventor
P·迪尔克森
C·A·H·于费尔曼斯
J·范温格尔登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1474960A publication Critical patent/CN1474960A/zh
Application granted granted Critical
Publication of CN1295563C publication Critical patent/CN1295563C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

为了光刻制造高密度器件，借助新方法在许多子掩模(120a，120b，120c)上分布设计掩模图案(120)。该子掩模不包括“禁用”特征(135)并且可以被传统仪器转印到待形成图案的基层上。为了转印，使用新的叠层，它包括由一处理层(22；26)及一个用于各子图案的无机抗反光层(24；28)构成的层对。在第一处理层(26)已经形成有第一子图案之后，它被涂上一新的抗蚀剂层(30)，用第二子图案来曝光抗蚀剂层，在第一处理层下面的第二处理层被制上第二子图案。

Description

制造器件的光刻法
技术领域
本发明涉及在至少一层基材中制造器件的方法，该方法包括以下步骤：产生一个设计图案，它包括对应于要在至少一个处理层中形成的器件特征的图案特征；在设置于至少一个处理层上的抗蚀剂层中转印设计图案；从至少一个处理层的通过在抗蚀剂层中的构图而划分成的区域中去除材料，或者给所述区域添加材料；分别包括设计图案的不同部分的许多子图案被连续转印在数量相应的抗蚀剂层内，所述抗蚀剂层被连续涂覆在所述至少一个处理层上。
本发明也涉及在许多子图案上分布设计图案的图案特征的方法。本发明还涉及一个光刻子掩模的组件，它们共同构成一个在一层基材内形成器件图案的假想掩模。
背景技术
为实现上述制造方法，使用了光学式光刻投影仪。光学式光刻投影仪在借助掩模、蚀刻及注入技术的集成电路(ICs)制造中是主要装置。对于要成形的各器件层，在进行成像步骤前，借助这样的仪器在涂覆在该层上的感光膜内成像一包括对应于器件特征的图案特征的设计掩模图案。设计掩模图案是基层图案设计方法的结果，该设计方法在基层成形法之前进行。对用来成像的光特别敏感的感光层在发光入射区域内改变了光的特性。这样的层是一个抗蚀剂层的实施例，“抗蚀剂层”也包括对带电粒子束如电子束敏感的层。实际上，感光层也可以对电子束敏感。图案转印可以理解为在抗蚀剂层中成像对应的掩模图案并在该层中如借助电子束描出图案。在器件制造过程中，每个用于另一基层的连续掩模图案在基材的同一目标如IC区上成像。
光刻法及其仪器也可以被用在其它器件如集成或平面光学器件、磁头或液晶显示屏的制造中。
基材可以理解为材料板如硅晶片，一个完整的多层器件如IC将借助多组连续加工步骤被逐层地制成该板。这些组步骤作为主要处理步骤分别包括在基材上涂覆一感光层或抗蚀剂层、使该基材与一掩模对准、在抗蚀剂膜上成像掩模图案、显影抗蚀剂膜、通过抗蚀剂膜蚀刻基材及进一步的清洗和其它处理步骤。术语“基材”涵盖了制造方法不同阶段的基材，即没有或只有一层已形成的器件特征的基材、有所有但只有一层已形成的器件特征的基材以及所有中间基材。
因为需要连续在IC器件中增加电子元件数量以及该器件的操作速度，所以该器件特征的宽度或线宽及这些特征之间的距离应该始终减小。结果，应该成像图案特征越来越小且这些特征之间的距离越来越小的掩模图案。借助光刻投影仪，可以具有所需质量地成像的图案特征的最小尺寸随仪器的投影装置的分辨能力或分辨率以及掩模图案特征而定。分辨率与λ/NA成正比，其中λ为投影射束波长，NA为投影装置的数值孔径。数值孔径的增大和/或波长的减小可以提高分辨率。实际上，在目前的光刻投影仪中，相当大地增大数值孔径是不太可能，因为这减小了投影装置的焦深，它与λ/NA2成正比。另外，当进一步增大数值孔径时，很难在整个所需的图像区内修正投影装置。从如用于光刻投影仪的193nm到目前研制的如157nm的深UV(DUV)区的波长提出了与投影装置的光学元件及对该射线波长敏感的抗蚀剂膜材料有关的问题。已经提出让下一代光刻投影仪使用波长达13nm级的极限UV(EUV)射线。使用这种射线，确实可以成像相当出色的图案特征，但EUV投影仪的设计和研制是一项非常富有挑战性且耗时的工作。因为EUV射线容易被空气吸收，所以投影射束路径要处于真空中，这引起了新的特殊问题。无法获得合适且有效的EUV发射源并且也必须研制对EUV射线敏感的新型材料。适用于制造器件的EUV投影仪在未来几年内还无法获得。
因此，非常需要一种制造其器件特征比目前制造的器件特征小得多的器件的方法，该方法使用传统投影仪。
美国专利US-A 5716758公开了在半导体基材上形成一周期线性图案的方法，该周期小于投影仪的分辨能力。根据此方法，形成一第一及第二铬掩模，它们的掩模图案是交错的，即当重叠时，第一图案的条位于第二图案的相邻条之间。一起反光保护层作用的有机材料层被涂在要成形的器件图案的基材顶层上。该有机材料层借助第一掩模形成图案。一感光膜形成在成图的有机材料层上并且该膜借助第二掩模如此形成图案，即有机材料层图案的两个相邻特征之间介入感光膜图案的每个特征。由有机层图案特征及感光膜图案的介入特征组成的总特征被用作蚀刻基材顶层的掩模。该顶层是唯一用来成形基材相应层的处理层。
在美国专利US-A 5716758中描述的使用两个掩模图案的方法被用来印刷周期线性图案且被用来平分可以令人满意地成像的图案的周期。所述特征的总体结构显示出较大外形即高度结构。在美国专利US-A 5716758的图3的最简单实施例中，感光膜图案的特征已具有大于这些特征与有机层图案的那些特征之间距离的高度。在其它使用多层的更复杂实施例中，高度与距离之比甚至更大。由于总体结构的外形，所以如果可能的话，通过此结构以所需精度蚀刻基材顶层或处理层是非常困难的。这使得US-A 5716758方法非常不切实际。
另一个美国专利US-A 5716758没有提出的问题涉及用于光刻的掩模物理结构。这个问题随着掩模图案中特征密度的日益增大而变得越发明显。美国专利US-A 5716758的方法使用了铬掩模。这种掩模由一如石英的透明层组成，它一侧覆盖有一个成图的铬层。该层中的那些开口决定了正在抗蚀剂层中投影的图案。为了减小可以以所需质量成像的最小特征的宽度，目前使用了包括透明移相件的移相掩模，该掩模可以是铬移相掩模或无铬移相掩模。在铬移相掩模中，移相件被置于铬层及掩模基材的过渡处。由于它们相互影响，所以这些部件修正由在铬/基材过渡处的折射造成的特征宽度的变宽。在无铬移相掩模中，这些图案特征完全由移相件决定。与没有移相件的掩模相比，为掩模配备移相件意味着要为每个图案特征保留此掩模上的层面区部分。
最近，在光学光刻领域内使用的另一项技术是邻近光修正(OPC)。少量修正件被置于掩模图案处，如图案特征边缘上或在两个非常靠近的特征之间，在那里将要发生导致抗蚀剂层中元件变宽的不希望折射。这些修正件没有被投影装置成像，即它们没有被分辨，但却折射了成像射线，由此它们修正所述的不希望折射。要在掩模图案表面为这些修正件保留一些空间。
用来使较小图案特征被投影装置成像的另一项技术是对掩模及投影装置的照明的改进。这种改进意味着投影射束不填满投影装置的整个光圈，而只是该光圈的一部分。这可以是一中央圆形部分、一环形部分或每半个光孔(双极)的一部分或两部分。但是，如果掩模图案具有特征的某种(禁用)对称性、空间周期(间距)和/或定向，则不能使用这些类型的照明装置，因为不能无像差地成像一带有这些禁用参数的掩模图案。
发明内容
本发明的目的之一是提供充分增大器件图案密度的手段，在仍然使用传统的光刻投影仪的情况下，可以在一基材内形成器件图案。这些手段全涉及掩模图案及其制造并涉及形成具有亚临界密度即大于投影装置分辨率的密度的器件图案的成组处理步骤。
为了实现上述目的，本发明提供在基材的至少一个处理层中制造器件的方法，该方法包括以下步骤：产生一个设计图案，它包括对应于要在所述至少一个处理层中形成的器件特征的图案特征；在设置于所述至少一个处理层上的抗蚀剂层中转印该设计图案；从所述至少一个处理层的通过在该抗蚀剂层中的构图而划分成的区域中去除材料，或者给所述区域添加材料；分别包括设计图案的不同部分的许多子图案被连续转印在数量相应的抗蚀剂层内，所述抗蚀剂层被连续涂覆在所述至少一个处理层上；其特征在于，在所述基材上，成叠地形成至少由一处理层和一抗反光层组成的第一层对以及由该处理层和抗反光层组成的第二层对，所述第一层对位于基材侧，第二层对在第一层对之上，在第二层对的处理层上涂覆一抗蚀剂层并且在该抗蚀剂层中转印上第一子图案；显影抗蚀剂层，由此形成一个对应于第一子图案的第一中间图案；通过第一中间图案蚀刻第二层对的处理层，由此形成对应于第一子图案的器件特征第一图案；在所述器件特征第一图案上涂上第二抗蚀剂层；在所述第二抗蚀剂层内转印下一个第二子图案；显影所述第二抗蚀剂层，由此形成一个对应于第二子图案的第二中间图案；通过由交错的器件特征第一图案和第二中间图案构成的蚀刻掩模来蚀刻所述第一层对的处理层，从而形成一个对应于第一和第二子图案组的器件特征第二图案；以及去除该第二抗蚀剂层及所述第二层对的处理层。
处理层可以理解为一个在实施该方法时在其中形成器件特征的层。此术语涵盖了一临时层如上述第一处理层，在该层中临时存储一些器件图案特征并涵盖一个为基材顶层的且其中最终形成所有器件图案特征的最终层。
在本发明方法中，通过一个由构图抗蚀剂层或最好是先前的一对构图处理层和一抗反光层组成的薄蚀刻掩模来蚀刻各处理层，所以蚀刻受到良好的控制且很精确。当每个处理层存在一个在先前处理层蚀刻期间不会被蚀刻的独立抗反光层时，完整的抗反光层总是有用的。连续转印的子图案不需要交错，但是可以包括重叠区域而整个掩模图案可以有任意特征。此特征密度可以非常大，如基层中相邻器件特征之间的距离可以小到50nm。在这些特征中不引入上述固有问题的情况下，这允许除器件特征外的设计图案配备有如移相件这样的修正件及OPC件。因为会在一设计图案中组成禁用对称、禁用间距和/或禁用定向的器件特征可以分布在至少两个子图案上，所以可以解决禁用参数的问题。
本方法的一个实施例其特征进一步在于，至少由一处理层和一抗反光层构成的第三层对被加到所述叠层的基材侧上，如此进行下列附加步骤：在器件特征第二图案上涂上一个第三抗蚀剂层；在第三抗蚀剂层中转印下一个第三子图案；显影第三抗蚀剂层，由此形成一个对应于第三子图案的第三中间图案；通过共平面的器件特征第二图案和第三中间图案来蚀刻第三处理层，从而形成一个对应于第一、第二和第三子图案组的器件特征第三图案；以及去除该第三抗蚀剂层及第二处理层。
三个子图案的初始、设计、图案区分以及在相应基层内转印这些子图案进一步允许设计图案与器件特征本身且和其它特征如修正件有关地增大密度。通过使用仍然较多的子图案和相应数量的处理层，甚至进一步提供了可以接受的生产量，即每次可以处理的基材数量，也可以增大该密度。
本方法第一实施例特征在于，在相应的抗蚀剂层中，通过在该抗蚀剂层中光学成像一个包括子图案的子掩模来转印每个子图案。
此实施例最紧密地与目前的光刻技术连结在一起。对每个子图案来说，代表该图案的数据被直接转换成一个整体成像的实体图案，即掩模图案。
本发明第二实施例的特征在于，通过在该抗蚀剂层中用带电粒子束写上此子图案，把至少其中一个子图案转印到相应的抗蚀剂层上。
如果该子图案包含少量微粒，则借助带电粒子束如电子束写上单个图案特征是有吸引力的。
第一实施例的特征进一步在于，用波长范围相同的射线来成像所有子掩模图案。
该射线可以是深UV(DUV)射线，如目前被用于光刻投影仪的248nm波长的射线或193nm波长的射线。
或者，第一实施例的特征在于，借助EUV射线来成像至少其中一个子掩模图案并且用DUV射线成像其它的子图案。
如果可以获得一个使用极限UV(EUV)射线的光刻投影仪，则它只用来成像最难的子图案并且借助多台使用DUV射线的传统仪器来成像其它子图案，这仍然是有吸引力的。通常，这些子掩模图案不必通过一台而是几台仪器成像，可以使用同类型或不同类型的仪器。
又或者，第一实施例的特征在于，借助带电粒子投影射束来成像至少其中一个子掩模图案。
可以对使用带电粒子束的投影仪进行对EUV投影仪所进行类似的标注。
最好，本方法的特征在于，在所有层对中，对应层含有相同材料且具有相同的厚度，除了基材侧的处理层比其它处理层厚外。
通过用相同的仪器参数来处理属于这些子图案的叠层，可实现把不同子图案转印到相应的基层。因为基材侧处理层没有被用作蚀刻掩模并且这些器件特征最终在此层中形成，所以此层可以比其它处理层厚。
最好，本方法的特征进一步在于，一层对的每层的材料是耐对该层对另一层的蚀刻的。
对每对层来说，这使得可以先通过第一蚀刻方法来形成第一抗反光层图案，然后借助不同的蚀刻方法来蚀刻处理层，而构图抗反光层作为硬掩模。当蚀刻处理层时，在处理层上的构图抗反光层以及下面成对抗反光空层(如果有的话)没有被蚀刻。
本方法的特征进一步在于，所用处理层为多晶硅层。
本方法的此实施例非常适用于形成带晶体管门电路的基层，多晶硅材料非常适用于晶体管门电路的材料。在基层必须成形有导线的情况下，至少该基材侧的处理层可以是金属如铝或铜。
最好，本方法的特征进一步在于，所用抗反光层是在其上的包括一抗反光膜及一氧化物膜的双层。
氧化物膜用作一在膜下的抗反光层与该膜上的抗蚀剂层之间的绝缘层并且也形成一个防止此抗反光层蚀刻的防蚀刻层。
最好，该方法的特征进一步在于，单个抗反光层的材料或一双层的抗反光膜的材料为一无机材料。
在属于此子图案的处理层中成形一子图案方法的期间，应该从该抗反光层部分去除该抗蚀剂层，因为在此处理层中形成的器件特征仍然要被抗反光层覆盖。通过把一无机材料用作抗反光层，去除有机材料的抗蚀剂层比抗反光层为有机材料时变得相当容易了，如美国专利US-A 5716758所描述的方法。
此方法的优选实施例的特征在于，该无机材料为硅的氮氧化物SizOxNy。
一个附属实施例的特征在于，该无机材料为氮化硅SiN。
x＝0、z＝1、y约为1的为一已知抗反光材料的硅的氮氧化物的此特殊实施例是非常适用于实现本方法。
本方法最实际的实施例的特征在于使用正性抗蚀剂层。
正性抗蚀剂层是迄今为止在光刻中最常用的抗蚀剂并且也被用于本方法用途中。
但是，在某些情况下，如当一大块空闲区域中有少量特征时或者当特征图案必须被颠倒时，可以使用负性抗蚀剂层。
所用方法的特征在于使用正性和负性抗蚀剂层。
为减小基层中器件特征的宽度，本方法的特征可以在于，在下面的处理层中蚀刻这样的图案之前，借助抗灰化减小至少其中一个中间图案的特征尺寸。
通过把新方法与已知的抗灰化结合起来，可以减小器件特征之间距离以及这些特征的宽度。
本发明也涉及解决在一基材内制造形成高密度器件图案的掩模图案的问题的方案。通常，电子束写入装置被用来在抗蚀剂层中绘出一个掩模图案。如果该装置被用来写入一密度非常高的掩模图案，则这样的装置的有限解决方案及这样的装置中的固有邻近效应问题是显而易见的。邻近效应是由于电子在电子束的小压缩位置中相互排斥而产生的并且造成写入特征模糊。
根据本发明，通过在许多子图案上分布一个不能令人满意地转印的初级图案的图案特征的方法可以解决所述问题，该方法的特征在于下列分布原则的结合方案：
-子图案的数量尽可能小；
-在每个子图案中，器件特征及其相关特征是这样布置的，即每个器件特征的转印与其它器件特征无关，以及
-在每个子图案中，这些器件特征被尽可能均匀地分布。满足后者条件意味着可以为每个子图案设定最佳转印条件，而禁用对称、周期及特征定向不会发生。有关特征的术语涵盖所有不被转印到基层上但在转印时被用来优化器件特征或改进特征转印的所有特征。相关特征的例子为在一基层中控制器件特征宽度的辅助特征、光学邻近修正件及散射栅。
在许多子图案上分布初始设计图案特征，它们分别具有低于初始图案的密度，并且相应的子掩模比一包括所有特征的掩模更容易制造。这种分布法实际上由于如上所述的新的多次曝光法而使得在基材的器件图案中连续成像的子图案变得可用。
如果此方法被用于分布一个包括一由分开的多边形区构成的初级组的初始图案，其中由下列步骤来满足第一规则：
-从该初级组中去除违反第二和/或第三条规则的多边形区并且把这些多边形区放到满足这些规则的新组中，以及
-把留下的初级组及新组放到独立的子图案中。
此分布法的一优选实施例的特征由下列步骤体现：
确定哪个多边形区违反第二、第三条规则；
-根据对这些区域出现的违规次数来分级初级组的多边形区，其中违规次数最多的多边形区具有最低的分类级数；
-形成第二组有最低分类级数的多边形区以及那些具有在第二组中仍然满足第一、第二规则的高分类级数的多边形区，以及
-为在初级组中留下的高分类级数重复上一个步骤并形成一个第三和其它组，直到在保留初级组中的所有多边形区满足第二、第三规则。
本发明也涉及在实现分布法时获得的并用来实现如上所述制造法的光刻子掩模组。光刻子掩模组共同形成一在一基层中形成唯一器件图案的假想总掩模，其中假想总掩模有一包括分离多边形区的掩模图案，该掩模图案不能令人满意地成像，其特征在于，多边形区域设置在这些子掩模的每个掩模图案中，从而可以令人满意地成像这些子掩模。
光刻子掩模组的一优选实施例的特征在于，它包括配备有在器件特征侧的并有一基本上决定相应器件特征的成像宽度的特定宽度的辅助特征的子掩模。
通过使用带有辅助特征的子掩模，可以控制这些器件特征的宽度。
至于子掩模的类型，子掩模组可以显示出不同的实施例。
光刻子掩模组的第一实施例的特征是，该子掩模为振幅掩模。
最常用的振幅掩模为一掩模，即在一透明基层上包括构图铬层形式的掩模图案的掩模。
光刻子掩模组的第二实施例的特征是，该子掩模为相位掩模。
当相位掩模的掩模图案由一相位过渡图案构成时，相位掩模在整个掩模图案区域内显示出不变的转印性能。
光刻子掩模组的第三实施例的特征在于，它包括振幅掩模和相位掩模。
这样的掩模组为每个子图案产生了形成有最合适类型的掩模的器件特征的可能性。
为改进器件特征，铬子掩模组的特征可以进一步在于，它包括带有移相件的子掩模。
出于同样理由，相位掩模组的特征在于，它包括在相位过渡点有调幅件的相位掩模。
一调幅件可以理解为改变所入射的射线的振幅的掩模表面区域。此区域可以为一吸收区域。相位过渡与调幅件的结合提供了最佳的特征成像质量。
光刻子掩模组的特征可以进一步在于，它包括配备有光学修正元件的子掩模。
使用这种太小以至不能成像的如成衬线、锤头及散射栅形式的众已知光学修正元件，可以改善成像的掩模特征的质量。
附图说明
通过非限定例子并参照下述实施例来描述本发明的这些及其它方面。其中：
图1示意地示出了可以实现该方法的光刻投影仪的实施例；
图2a、2b分别表示用于新方法的带有第一特征的第一掩模图案和带有第二特征的第二掩模图案的部分；
图3a-3h表示本方法的连续方法步骤；
图4表示一个本方法所用叠层的实施例；
图5表示相位掩模的一部分；
图6表示形成相位掩模的成像原理；
图7表示配备辅助特征的相位掩模的部分；
图8表示呈辅助特征间距函数形式的印刷器件特征的宽度；
图9表示两个通过新方法及图7的掩模获得的器件特征及其间距；
图10表示一个带有阶梯状相位过渡部的相位掩模特征；
图11表示一个带有衬线OPC件的掩模特征弯曲物；
图12表示一个带有衬线OPC件的方形掩模特征；
图13表示一个带有锤头状OPC件的条形掩模特征；
图14表示带有散射栅的掩模图案的一部分；
图15表示带有衬线及散射栅的实际掩模图案的一小部分；
图16表示掩模图案特征的尺寸；
图17表示一个触发电路的初始设计图案；
图18a-18d表示此图案特征在三个子图案上的分布；
图19表示用来在一基层中转印图17的掩模图案特征的叠层；
图20表示一个具有太短距离的部分的图案特征以及两个具有被用于产生图案特征的叠加特征的子掩模图案；
图21表示抗灰化技术。
具体实施方式
图1的示意图只示出光刻投影仪的一个实施例的最重要模块。该仪器包括一容纳一投影装置如一透镜投影装置PL的投影柱。在此装置上放置一包括一待成像的掩模图案C的并用来转印一掩模MA的掩模架MH。该掩模架形成掩模台MT的一部分。一基台WT设置于在投影透镜装置下的投影柱中。该基台配备有一支承基材W如半导体基材(也被称作晶片)的基材架WH。一感光层PR如感光性树脂层被涂覆在该基材上。该掩模图案C要在抗蚀剂层中被多次成像，每次在另一IC区，或印模Wd中。基台可以在X方向和Y方向上移动，所以在该掩模图案在一IC区中被成像以后，下个IC区可以定位在该掩模图案及投影装置的下面。
该仪器进一步包括一配备一辐射源LA如一水银灯或一激发物激光器如氟化氪激光器、一透镜装置LS、一反光镜RE及一聚焦透镜CO的照明装置。由该照明装置提供的投影射束PB照亮掩模图案C。该投影装置PL在基材W的IC区中成像此图案。
该仪器进一步配备有许多测量装置。其中一个测量装置是在基材的XY平面内确定对准该掩模图案C的对准测量装置。另一测量装置是一个测量X位置和Y位置以及基材定向的干涉仪IF。也提供一个用来确定焦距之间或投影装置成像区与基材上的感光层PR之间的像差的聚焦误差检测装置(未示出)。这些测量装置为伺服系统的部件，所述伺服系统包括电子信号处理和控制电路及调节器，借助它们，可以通过测量装置所提供的信号来修正基材的定位和定向以及焦距。
对准检测装置在掩模MA中使用了两个对准标记M1和M2，它们显示在图1的右上角。这些标记例如是折射光栅，而且也可以由其它标记如方形或条形构成，它们在光学上与其周围不同。这些对准标记最好是二维的，即它们在图1的两个彼此垂直的X和Y方向上延伸。基材W包括至少两个对准标记，其中的两个P1和P2显示在图1中。这些标记定位在基材W的必须形成掩模图案图像的区域外。光栅标记P1和P2最好是相位光栅，而掩模标记M1和M2是振幅光栅。对准检测装置可以为复式系统，其中两个对准射束b和b’被分别用来检测基材标记P2与掩模标记M2的对准以及基材标记P1与掩模标记M1的对准。在经过该对准检测装置之后，各对准射束分别入射一感光探测器3、3’。各探测器把相应射束转变成一个表示该基材标记与掩模标记对准程度和进而基材与掩模对准程度的电信号。美国专利US-A 4778275描述了一个复式对准检测装置，为了该系统的进一步细节，参见该文献。
为了精确确定基材的X、Y位置，光刻仪包括一在图1中用方块表示的多轴干涉仪。在美国专利US-A 4251160中描述了一个两轴干涉仪，而在美国专利US-A 4737823中描述了一个三轴干涉仪。欧洲专利EP-A 0498499描述了一个五轴干涉仪，可以借助它非常精确地测量沿X、Y轴的位移以及绕Z轴的旋转和绕X、Y轴的斜率。
如图1所示，把干涉仪的输出信号以及对准检测装置的信号S3和S3’输送给一信号处理电路SPU如一微型计算机，它把这些信号处理成用于一调节器AC的控制信号。该调节器在XY平面内借助基台WT来移动基材架WH。
投影仪进一步配备有一检测投射透镜装置的聚焦平面与感光层PR平面之间的像差的且图1未示出的聚焦误差检测装置。例如通过在Z方向上彼此相对地移动投射透镜装置及基材，或者通过在Z方向上移动一个或几个投影装置的透镜件，可以修正这样的像差。在美国专利US-A 4356392中，描述了这样的可以被固定到该投射透镜装置上的聚焦误差检测装置。在美国专利US-A 5191200中，描述了可借助它来检测聚焦误差及基材局部斜率的检测装置。
为提高器件操作速度和/或增加器件特征数量，人们越来越希望减小零件、器件特征或线路宽度及相邻器件特征之间距离。由投影装置的成像质量和分辩能力来决定可由光刻投影仪令人满意地成像的部件的大小，图1表示光刻投影仪的一个例子。通常，通过增大数值孔径NA和/或减小入射光线波长来提高分辩力或分辨率。实际上，很难要求进一步增大数值孔径，而且进一步减小投影射束的波长会引起许多新的问题。
近年来，对于用仍然可制造的投影装置来成像较小图案的研究方向是代替步进光刻装置地使用步进扫描光刻装置。在步进装置中，采用全区域照明方式，即整个掩模图案在一次操作中被照明并且在基材的IC区上整体成像。在第一IC区被曝光后，对下个IC区实行这样的步骤，即下个IC区位于该掩模图案下地移动该基材架。随后，曝光该IC区并持续进行，直到基材的所有IC区具有掩模图案图像。在步进扫描装置中，只有掩模图案的矩形区或圆弧区被照明，因此也每次曝光基材IC区的相应附属区域。当考虑到投影装置的放大率时，使掩模图案及基材同时经过投影射束。在连续方法中，在有关IC区的相应附属区域上成像先后的掩模图案附属区域。在这种情况下，在如此在IC基材上成像整个掩模图案后，基材架进行步进动作，即下个IC区开始在投影射束中移动。然后，该掩模例如被安置在其初始位置上，随后，下个IC区被扫描曝光。因为只有成像区中心部被用于步进扫描过程，因而只有这部分需要进行光学像差修正，所以可以使用较大的数值孔径。在这种情况下，可按照所需质量成像的器件特征的宽度及其间距可以被缩小到一定程度。但是，这种缩小器件图案密度的方式不能满足下一代IC和其它器件。另外，由于器件缺陷如光学像差及光刻方法的缺陷，实际上不能实现由数值孔径设定的理论极限值、波长及扫描原理。
通过在实际即有限数量的子图案上分布初始器件图案特征的新方法以及通过在该基材中叠置转印相应子掩模的方法，可以解决器件图案密度明显增大的问题。参考两个相邻的器件特征或条纹来说明该转印法。这些条纹特征中的每一个形成了独立掩模图案的一部分。
图2a是一个只有第一特征10的第一掩模图案C1的非常小部分的俯视图。该掩模最简单地是铬掩模，特征10为铬层12中的划线形开口。图2b表示带有第二特征14即铬层16中的滑线形开口的第一掩模图案C2。
图3a表示叠层的横截面，它用来把掩模特征转印到基材上。在此图中，符号20表示一基材如半导体基材的顶部。层22是第一处理层如多晶硅层，它涂有第一抗反光层24。层26是第二处理层，最好材料与第一处理层相同。第二处理层涂有最好其材料与第一抗反光层相同的第二抗反光层28。
这些掩模特征10和14以下面的方式被转印到第一处理层22上。叠层配备有一抗蚀剂层30并且第一掩模图案在此层中成像。用一丝射线在对应于掩模图案C1中特征10位置处照亮该抗蚀剂层。在抗蚀剂层显影及抗蚀剂层剥离后，即在负性抗蚀剂层的情况下未被照亮的那些部分抗蚀剂层被去除后，一抗蚀材料条32留在该层28上，如图3b所示。该抗反光层28首先被蚀刻，然后蚀刻第二处理层26，该抗蚀图案用作一蚀刻掩模。第一掩模图案特征10及其它特征(未示出)则被转印到特征35，即处理层26材料的凸脊，如图3c所示。在此凸脊顶端仍然有一条抗反光材料34。接着，剥离该抗蚀材料条32。作为抗蚀剂层的是有机材料，而抗反光层由无机材料制成，可以不蚀刻抗反光层地轻易去除该抗蚀剂层。如图3d所示，在去除该抗蚀剂层之后，留下的叠层的顶层在特征35及顶面的其它位置处由一抗反光层构成。代替用构图抗蚀剂层32蚀刻该处理层，也可以并甚至最好可通过构图抗蚀剂层只蚀刻抗反光层，然后剥离该抗蚀剂层。然后，通过形成处理层的所谓硬掩模的构图抗反光层34来蚀刻该处理层。
在这样转印上第一特征35后，给叠层涂上一个新的抗蚀剂层36，如图3e所示。包括掩模特征14的第二掩模图案在此抗蚀剂层中成像。在显影抗蚀剂层36并去除此层的曝光部分后，一抗蚀材料条38留在抗反光层24上，如图3f所示。该抗反光层24及第一处理层22被蚀刻，特征35(顶部带有抗反光层34)和抗蚀条38用作蚀刻掩模。通过蚀刻抗反光层24和第一处理层22，同时去除抗反光层34和第二处理层35。然后，剥离构图抗蚀剂层38。现在，把掩模特征10和14分别转印到器件特征40和44上。这些器件特征为处理层22材料的凸脊。器件特征分别被图3g所示的抗反光材料条42和46覆盖。如果不必进一步转印特征，则抗反光材料条42和46被去除，从而这两个器件特征40、44在基材保留部分的顶层内形成需要的特征。
当对应器件特征40和44的掩模特征不再需要同时成像时，投影装置的分辩率不再决定特征40和44之间的最小距离d。这个最小距离现在由精度来决定，使用该精度，掩模特征14可以相对先前在第二处理层26中形成的器件特征35来定位。现在可获得光刻投影仪，它具有非常先进的对准伺服系统。使用这样的系统，可以获得大于10nm的单机重叠精度，即特征在一抗蚀剂层中的位置相对下面先形成的器件特征的像差小于10nm。通过使用带有这种精确对准伺服系统的新方法，可以获得50nm数量级的器件特征之间最小距离d。该新方法最佳地利用了已可获得的对准伺服系统的精度。
此方法具有这样的优势，即在抗蚀剂层的各个照明期间内在该抗蚀剂层下面存在一完整的抗反光层，以及用来蚀刻处理层的蚀刻掩模的高度保持较低。例如，蚀刻掩模高度可以小到一抗反光层与一处理层厚度之和。由于蚀刻掩模较薄，所以可以忽略光学邻近效应。
两个掩模图案及如图3a-3h的实施例中所示的实现两个相邻器件特征的对准伺服系统可以使掩模图案的设计有最大自由度。如果该器件图案为周期短的周期图案，则可以使用掩模图案并且可以在形成第一器件特征后使此图案移动一段等于这两个器件特征之间所需间距的距离。
每个抗反光层24、28可以是一由一抗反光膜和其上的一氧化物膜组成的双层。当下面的处理层要形成图案时，该氧化物层形成在抗反光膜与涂在此双层上的抗蚀剂层之间的绝缘。另外，该氧化物层形成一个防止抗反光膜受到不必要蚀刻的防蚀刻层。
抗反光膜由无机材料如硅的氮氧化物SizOxNy制成。这种材料的特殊实施例即氮化硅(z＝1，x＝0而y约等于1)最好被用作抗反光膜。此材料已经被用于光刻领域并且也非常适用于实现本方法。
图4表示包括两个抗反光层的叠层。符号20表示硅基材或晶片。一使基材与处理层22绝缘的非常薄的所谓门电路氧化物层21可以置于此基材与第一处理层22如多晶硅层之间。SiN抗反光膜24’及氧化物顶层25被置于第一处理层上。第二处理层26被置于层25上。SiN抗反光膜28’及氧化物顶层29被置于处理层26的上面。一抗蚀剂层30被涂在这个双层上。
在叠层的一个实际实施例中，门电路氧化物层21厚2nm。多晶硅处理层22、26分别厚100nm和20nm。每个抗反光膜24’和28’厚23nm，而其顶层25和29分别厚12nm的厚度。在这个实施例中，该蚀刻掩模的最大高度为55nm。在第一掩模图案特征10在该抗蚀剂层30中成像并且这个层已被显影之后，氧化物顶层29被干蚀刻20毫秒。然后使用标准的保护条剥离该抗蚀剂层并且湿洗叠层。通过由形成图案的氧化物顶层29和抗反光膜28’形成的硬掩模在5秒清洗步骤、10秒主蚀刻步骤以及10秒过蚀刻步骤中蚀刻第二多晶硅处理层26。在此蚀刻期间内，在该叠层上不存在抗蚀剂层。在第二掩模图案特征14在第二抗蚀剂层36中成像并且此层已经显影之后，以与层29相同的方式蚀刻氧化物顶层25。通过形成图案的氧化物层25和抗反光膜24’在30秒主蚀刻步骤、30秒过蚀刻步骤中蚀刻比第二处理层26厚5倍的第一多晶硅处理层22。
器件特征图案的密度不仅由相邻器件特征之间距离决定，而且由器件特征宽度决定。当特征之间距离缩小时，在两个相邻掩模图案特征的抗蚀剂层中形成的图像的对比度降低，而在一处理层中形成的这些特征的宽度增大。通过代替传统纯铬掩模地使用一配备有移相件的为铬透射掩模，可以增大所述对比度。改进在光学光刻中形成图像的对比度的技术首先由Levenson等人在1982年12月的第ED-29册第12号的IEEE关于电子器件会报上发表的文章“Improving resolution inPhotolithography with a Phase-Shifting Mask”的25-32页中提出。传统透射掩模包括一个由不透明物质但最好带孔的铬层覆盖的透明基材如石英基材。这些孔按所需密度限定出图案及由此在一基层中待印刷的器件图案。当电磁辐射照明这样的透射掩模时，辐射电场在各孔处具有相同的相位。但是，由于辐射在孔边缘处的折射以及投射透镜装置的分辩率有限，所以电场图案在基材面上被展开。因此，唯一的小掩模孔提供了较大的基材级强度分布。在被相邻孔折射的光波之间构成的干扰增强了孔在基材级的投射之间的电场。由于强度图案与电场平方成正比，所以两个相邻掩模孔的图案被均匀展开到相当高的程度并且没有在投射孔处显示出两个明显的峰值。
图5表示一个配备移相件的铬掩模的一小部分。此掩模包括被铬层42覆盖的透明基材40。孔44和46在此层中形成掩模图案的两个特征。两孔之一覆盖有一透明移相件48。此特征厚度d为λ/2(n-1)，其中n为特征材料的折射率，而λ是入射光线波长，所以透过相邻孔44、46的光波彼此相差180°。破坏干扰现在发生在被相邻孔折射的光波之间，于是在晶片高度上的孔投射之间的强度被最小化。任何投影装置都能以比没有移相器的相应掩模更高的分辩率、更高的对比度来投影这种移相掩模的图像。
无铬移相掩模如欧洲专利EP-A 0680624所公开地可以产生与对比度及特征宽度有关的类似改进。这样的有限定器件特征掩模的图案特征不包括一铬或其它不透明材料的图案特征，但该图案为一相位过渡图案。图6表示带有一相位过渡的相位掩模或掩模特征52的一小部分。符号50表示透明掩模基材。该相位过渡为基材表面54与一凹槽55之间的过渡。该区域的深度由e表示。由于该掩模对投影射束PB是透明的，所以过渡是射束相位过渡。这意味着投影射束PB经过凹槽区域55的部分具有与已经过表面区域24的射束部分不同的相位。由下列公式给出射束部分之间的像差(弧度)。
                    ＝(n2-n1)·e·2π/λ
其中n2为掩模基材的折射率，n1为周围介质的折射率，通常空气的n1＝1，而λ为投影射束波长，所述投影射束为电磁射线束。
在经过相位特征后，成位置x函数形式的射束电场矢量E的大小表示图案57的变化。此图中的垂直斜率58的位置对应于相位过渡52的位置。在经过由图6的单个半透镜件表示的投影装置PL之后，成位置x函数形式的射束电场矢量E’的大小表示图案60的变化。图57的垂直斜率58被转变成图60中的倾斜斜率61。这是由于投射透镜装置PL不是一理想装置而是有点扩散功能的结果。一个点没有被成相为一个点，而是它的光线或多或少地被扩展成一弥散图案。如果投影装置是理想的，则电场矢量E’是垂直的，如虚线62所示。电场矢量E’的大小代表投影射束振幅，所以图案60表示在抗蚀剂层30(36)平面内成位置函数形式的射束振幅。因为射束强度等于振幅平方(I＝E’2)，所以成位置x函数形式的强度表示图案64的变化。图案60的斜率61变成两个有相对斜率65和66的边，这意味着在有一定宽度wi的条中形成移相掩模图案的线状相位过渡边的图像。
也可以使用一反光移相掩模图案即一个其中凹槽区域55和周围区域54都是反光的图案来代替半透明图案。在反光移相掩模图案的情况下，凹槽区域的光学深度或高度等于波长的1/4。
移相掩模在相位过渡点处也可配备有调幅件如铬件。这样的调幅件56如图6虚线所示妨碍入射于其上的光线。就相位过渡与调幅件的结合来说，调幅件决定器件特征的位置，相位过渡决定特征宽度。
在具体用途中，在抗蚀剂层中成像的条的宽度随投影装置的数值孔径和照明的相干值及其它事物而定。相干值或σ-为投影射束在投影装置射光孔平面内的横截面与此装置孔径之比。因此，σ值表示投影装置被投影射束充满的程度而且它通常小于1。在显影抗蚀剂层且蚀刻后，在基材相应层内形成的器件特征如晶体管门电路的宽度随用于光刻投影仪的辐射剂量而定。辐射剂量为在抗蚀剂层区域成像一掩模特征期间入射到它上面的投射、照射或辐射量。一旦数值孔径、相干值及辐射剂量的参数值被设定，相位掩模图案的所有相位过渡就被转印到基层中的带上，它们都有相同的宽度。例如，射线波长为248nm，数值孔径NA＝0.63而相干值σ＝0.35，即可获得100nm级的特征宽度。但实际上，在一IC器件中需要不同宽度的器件特征如不同门电路长度的晶体管门电路。另外，需要进一步减小特征宽度。
在添加两个辅助特征的相位过渡技术中，器件特征的最小宽度可大大缩小并且宽度可以不改变上述参数地在相当大的范围内变化。
图7表示在过渡点两侧配备有这种辅助特征70和71的图6的相位过渡。这些特征具有这样小的宽度(次分辩率)，即它们不能如此地在感光性树脂中成像，但是具有折射作用并因此被称作散射栅。它们可以由铬组成并有如300nm宽度。相对相位过渡52对称地布置栅70、71并且其间距例如为2.5μm。栅70留在掩模基材顶面54上。为保证栅71的支承，当进行相位过渡时，要省掉一小段掩模基材柱73。例如通过湿蚀刻可以优化此柱的尺寸。
尽管属于相位过渡点52的散射栅70和71未被转印到该抗蚀剂层上，它们还是对过渡点成像产生影响。入射散射栅上的部分辐射线指向图6的强度峰值58以及干扰初始强度峰值的射线并因此改变峰值。增加辅助特征的技术是基于这样的认识，即在抗蚀剂层中形成的特征的成像宽度及因此在即刻构成的基层中印刷的器件特征的宽度主要由一对散射栅的间距来决定。另外，散射栅宽度、栅透射及由这些栅引起的移相也对在抗蚀剂层中形成的器件特征的成像宽度有影响。
图8表示印刷的器件特征的宽度也被称作线路宽度WIF的变化，其成散射栅间距函数形式。对于此实例，如果投影装置放大率M＝1/4，则栅的宽度Wb在基材级为90nm，在掩模级为360nm。虚线图案Vs给出了在计算机仿真中获得的线路宽度，而实线图案Ve给出了从试验中获得的线路宽度。使用相干值σ＝0.35而数值孔径NA＝0.63的步进光刻仪进行这些试验。同样对于最小宽度的特征，焦距的试验长度约为0.5μm。辐射剂量的范围约为10％。
图8中的图案Ve显示出如果彼此之间的距离p增大，则印刷器件特征宽度WIF减小。也显示出通过在250nm与600nm(基材级)的范围内简单改变散射栅之间的距离p，印刷特征宽度可以被精确地设为270nm-50nm。因此，成对栅允许大范围地选择印刷器件特征的宽度，此范围的最大宽度为大于5倍的最小宽度。
图9举例表示在多晶硅的第一处理层中蚀刻的两个器件特征80和81的横截面，其中使用了带有散射栅的相位掩模和新的两次曝光。此图表示器件特征有约60nm的宽度并且可以产生约60nm的间距p。为了印刷这些器件特征，使用图4的叠层及涉及有关此叠加的处理步骤。所用投影仪在248nm波长下工作并且有NA＝0.63的数值孔径及σ＝0.35的相干值。
如上所述，印刷器件特征的宽度主要由散射栅间距p决定。但栅宽度Wb、其透射和在投影射束中由栅引起的移相对最终宽度有影响。参数Wb、透射及相位可以被用作印刷器件特征宽度的微调。
原则上，辅助特征也可以由一相位过渡点构成，而不是有不透明的栅或带构成。这样的相位过渡点辅助特征的宽度应该非常小，以防止该特征同样成像在抗蚀剂层中。这使得带有成相位过渡形式的辅助特征的掩模图案更加难于制造。
在透射掩模的情况下具有低于其周围的透射率的辅助特征形成了可供选择的比不透明要好的辅助特征。透射率小的辅助特征可以是所谓的衰减辅助特征并且可以与所谓的衰减相位掩模的器件特征匹配。如PCT专利申请WO99/47981所述，一衰减相位掩模是相位掩模的一个特殊实施例，其中掩模图案特征由透射率小于其周围透射率5％的条构成。这种掩模图案特征对投影射束有相位影响及振幅影响。
本发明方法及如图3、4所示叠层的特殊特征允许使用第三、第四等子掩模并且在第三、第四等抗蚀剂层中成像这些掩模。第三、第四等处理层及第三、第四等抗反光层(图3)或抗反光层加一个氧化物顶层应该被添加到图3或4的叠层上。因为所有蚀刻这些处理层的蚀刻掩模有较小的外形，有等于处理层与抗反光层厚度之和的最大高度，所以可以非常精确地实现蚀刻。所用的子掩模的需要量及因此的叠层连续曝光的次数随总掩模图案的复杂程度及密度而定。总掩模图案的复杂程度及密度不仅由那些要在基层中形成的器件图案决定，而且由可以被加到用于不同目的的掩模图案上的其它特征决定。
掩模图案的最简单掩模特征为透射掩模如铬掩模。透射掩模(也被称作二进制掩模)的每个图案特征将被成像并对应于要在相应基层中形成的器件特征的一个特征。或者，透射子掩模是包括一反光图案及非反光区的反光子掩模。反光掩模也属于二进制掩模类型。
掩模图案的更复杂掩模特征是一配备有移相件的透射或反光掩模。增加移相件意味着增大了掩模图案的密度。
掩模图案的另一掩模特征为一相位掩模，它可以是透射掩模或反光掩模。此前已参考图6讨论了透明相位掩模。此图示出了只有一个从掩模表面54到凹槽区域55的垂直过渡点，该过渡点被用来实现抗蚀剂层的条形照明68。但是，用来产生此条的掩模区域及因此在该基层中的相应器件特征包括一个从凹槽区域55到掩模表面54的第二过渡点，如图10所示。在此图中，第一过渡由垂直实线53表示，第二过渡由垂直虚线56表示。为防止第二过渡也成像在抗蚀剂层中，造成180°移相的过渡56可以被细分成许多分别造成小相移的次过渡。例如，三个分别造成60°相移的次过渡591、592和593可以位于凹槽区55的末尾。来自次过渡的投影射束部分有不同的相位，来自次过渡区的射线变模糊且不在小区域如图6的区域68内聚焦。次过渡在掩模图案中需要附加空间。图7的相位掩模中的辅助特征或栅70和71也需要一些空间，这些辅助特征被用来控制器件特征的宽度。
因为在分辨边界处使用了光学光刻投影仪的投影装置，所以掩模图案特征的成像不再是完美的而是伴随着像差，尤其是这些特征的沿。例如且如图11所示，特征的90°弯曲90可以被成像为一弯曲曲线92，而一方形特征区域96可以被成像为一圆形区域98，如图12中所示。为了修正这些像差，分别把小的所谓的光学邻近修正(OPC)件93和99加到初始掩模图案上。该OPC件93和99是所谓的衬线。如图13中所示，条形掩模图案特征的直沿101可以被成像为一弯曲沿103。一个被称作锤头的OPC件105可以被加到初始掩模图案上，从而获得直缘图像。如图14中所示，当下个特征109较远时，一些掩模特征可以彼此靠近地放置。当成像这样的图案部分时，在抗蚀剂层中，在特征107和特征109的最后成像之间形成一人工制品。为防止形成这样的人工制品，可以把小散射栅110加到初始掩模图案中。散射栅不被成像，但折射入射光线，并且因干扰形成人工制品的光线而造成人工制品不会形成。如图15的实例所示，掩模图案可以包括OPC件及散射栅。此图表示实际使用的掩模图案的一小部分。所示的这部分包括许多衬线99及两个相互垂直的散射栅109。
由于成像步骤和/或其它几个方法步骤的缺陷，可能伴随着处理层中掩模图案特征的转印而出现一定的缩小，即印刷器件特征宽度或长度小于或短于相应的掩模特征。为修正这种缩小，可增加初始设计特征的宽度或长度，这被认为是调整掩模特征的大小。图16示出了这种情况，其中初始设计特征112由虚线表示，定尺特征114由实线表示。
尽管OPC件在掩模图案中需要附加的空间并且调整尺寸本身相当小，OPC的应用及调整尺寸的技术可以使修正的图案特征太靠近一个或几个相邻的特征。这意味着不会采用OPC及调整尺寸技术。
上述移相件、辅助特征、OPC件、散射栅通常可以作为与器件特征有关的特征或相关结构提及。
通过在许多子图案上分布带有其相关特征的器件特征且通过借助此前讨论的特殊叠层把子图案叠加转印到相应的基层，可以解决在二进制掩模、相位掩模、带有辅助特征的相位掩模或配备OPC件的各种掩模、散射栅或调整大小的特征中可能发生的密度太高或掩模图案特征之间的间距太小的问题。
结合特殊光刻叠层的分布法也可被用来解决显示某些对称即所谓禁用对称的掩模图案部分因对于这种对称变得明显的投影装置的像差而不能以所需质量成像的问题。例如，如果掩模图案显示出沿三个轴的对称，则由于投影装置的三点像差而扰乱这部分的成像。在C.Progler等人在SPIE学报第40002000册第40-60页中发表的文章“ZernikeCoefficients：Are they really enough？”中讨论了这种像差。
另外，如果在投影仪中使用了特殊类型的掩模图案的照明如象双极或四极照明的所谓离轴照明，则显示出特殊周期性的所谓禁用对称掩模图案部分不能以所需质量成像。例如，如果离轴射束如环形截面的射束为了成像掩模图案而照明它，则只使用第一折射级的折射次射束。这意味着第一折射级次射束要完全落在投影装置的射光孔中，而第二及其它较高级的次射束不会落在此射光孔中。因为一较高级次射束首先被一掩模图案部分折射这样的角度，该角度由这部分内的周期决定，即周期越小，折射角度越大，所以该要求只能满足给出的周期范围。对于小于所述给出范围的图案周期，第一级射束将会移出射光孔且成像将不完整。对于大于所述给出范围的图案周期，第二及其它较高级的射束将会移入该射光孔并造成成像的干扰。因此，禁用所述给出范围以外的周期。当禁止在掩模图案中使用其它周期及对称时，在四极照明的情况下，即只照明射光孔四分部中的部分。通过在许多子掩模图案上分布此图案特征可以基本上减小甚至是消除在初始设计掩模图案中发生的禁用周期及对称的干扰作用。因为分别成像这些子图案，所以这些子图案的照明条件可以适应它们的图案特征以便它们被最佳成像。
实际上，在两维X-Y图案的X方向上延伸的图案特征的最佳照明条件可以与那些在Y方向上延伸的图案特征的条件不同。根据本发明，X特征及Y特征可以被分别置于第一子掩模图案和第二子掩模图案中，并且两个图案借助特殊的叠层可以被重叠成像。可以为X特征和Y特征选择最佳照明条件。
本发明也提供在子掩模图案上分布初始掩模图案的有效方法。有效可以理解为子掩模图案不包括任何像差敏感图案部分，同时子掩模的数量尽可能少。术语“像差敏感图案部分”可以理解为在所述照明条件下成相的图案部分要引起遭受像差的图像。下列情况可以造成像差敏感：
-图案特征、辅助特征、OPC件和散射栅相互之间的最小距离，鉴于投影装置的分辩率，该距离太小；
-特征图案的对称，对于它，投影装置有不能无像差成像的固有无能性。
-特征图案中的立体周期，它与所述照明类型不协调或较少协调，以及
-特征在掩模平面中的定向，它与所述照明类型较少协调。
参考一触发电路来描述分布方法的一实施例。起点是一标准化文件入GDS2文件形式的电路布局图或设计图。此文件由一长列掩模特征也就是所谓的多边形组成，它们一起组成电路。图17表示触发电路初始设计掩模图案的一部分。该图案包括12个多边形121-132。此图案的一般原则是多边形相邻部分之间的距离应该大于给出的最小距离，它由投影装置的分辩率和其它事物决定。在掩模图案中违规位置由较小的阴影线条135表示。总之，存在18个这样的位置。第一步，从保留的多边形中选择违规次数最多的多边形。这是显示四次违规的多边形126。因为多边形126位于距离多边形123足够远之处，所以它也可以不违规地被移到此子掩模图案中的第一子掩模图案120a中。初始掩模图案的剩余部分包括三个分别表示三次违规的多边形121、127和130。这些多边形不能被移到第一子掩模图案中，因为它们到多边形123和126的距离太近。因此，这些多边形121、127和130应该被移到另一子掩模中，并且因为它们之间没有发生违规，所以它们可以被移到唯一的子掩模中。在图18b中表示包括多边形121、127和130的子掩模图案120b。包括多边形122、124、125、128、129、131和132的初始掩模图案的剩余部分没有显示任何违规，所以这些多边形可以保留在为图18c所示的第三子掩模图案的唯一子掩模图案中。增加图18d以一次显示由不同等级来区分彼此的三个子掩模图案。
为重叠成像这三个子掩模图案，必须使用一个包括三个处理层的叠层，如图19所示。图19的叠层与图4的叠层类似，但是延伸有第三处理层26’、第三抗反射层28”及第三氧化物层29’。这些层最好有同样的厚度并且有与层26、28’和29相同的材料。
上述把掩模图案转印到多边形或器件特征彼此太靠近的基层的相同方法也可被用来转印器件特征相距足够远的掩模图案，但必须为器件特征的精确可靠成像增加OPC件、散射栅或辅助特征。该方法也可以被用来转印一器件特征彼此太靠近且同样包括OPC件、散射栅及辅助特征的掩模图案。子掩模图案的分布应该是这样的，即所述OPC件、散射栅及辅助特征被移到它们属于的器件特征的子掩模图案中。因为已被标记，所以该方法也可以被用来从掩模图案中去除禁用的对称和周期且被用来防止在第一X方向和第二Y方向延伸的图案特征在相同的照明条件下成像。如果只有图案的X图案特征和Y图案特征被分别移到第一和第二子掩模图案中，则需要只有两个处理层的叠层。
如果需要许多不同的照明条件来成像不同的子掩模图案，则可以使用相应数量的投影仪，它们分别适合通过它成像的特殊子掩模图案。通常不考虑照明类型，可以使用不同的投影仪来成像形成一基层需要的子掩模图案。
迄今为止，假定通过在抗蚀剂层中光学成像一个包括子图案的子掩模可以把特征的每个子图案转印到相应的基层上。但是，借助除一台光学投影仪以外的投影仪如象一台E射束投影仪一样的带电粒子束装置，也可以把至少一个子图案转印到抗蚀剂层上。代替使用掩模并成像这个掩模，也可通过在层中写入此图案把一子图案转印到抗蚀剂层上。写入装置也可以是如象电子束写入装置的带电粒子束装置。给E射束装置提供至少一个子图案的数据，然后直接把子图案写入叠层的抗蚀剂层中。该抗蚀剂层可以有与其中掩模图案被光学成像的层相同的材料。当一初始掩模图案包括相当少的小特征和/或待制造的器件数量较少时，E射束装置的使用是有吸引力的。
在图18-18d的例子中，子掩模图案120a-120c之一的特征没有任何与其它子掩模图案之一的特征叠加的部分。但是，属于一个特征的条如特征121(图18b)的两个左条136和138可以相互靠得很近。因而，可以实现在次特征级的分布，即属于一个特征的部分被分布在不同子掩模图案上，如图20的例子所示。设计特征140包括一水平条142和三个垂直条144、146和148，146和148彼此之间靠得非常近。形成第一子掩模图案，它包括一个带有分别对应条142、144和146的条142’、144’和146’的特征140’。一个设计图案中长度对应条148长度的条148’要被置于第二子掩模图案中。基本条件是在基层中的印刷特征中的条148和142之间没有通路，即条148应该与条142合并。为了避免条148在印刷特征中不与条142合并，条148’被加长以便此条148”在第二子掩模图案中显示出一些在第一子掩模图案中与条142’重叠的部分。这样的重叠部分不会在本发明方法中引起任何问题。
也可以用正性抗蚀剂层和负性抗蚀剂层的结合方案来代替只使用负性抗蚀剂层，如图3a-3h的实施例。通常，如果空白(空闲)区域中的小特征必须成像且需要图案景象翻转时，则负性抗蚀剂层被用来与暗区掩模结合。
通过特征分布法与叠层的结合，可以大大减小在相应基层中印刷的特征之间的距离。在需要减小特征宽度的情况下，不能增加已知的抗灰化技术作为进一步的处理步骤。图21表示参考一个使用一移相掩模180的实施例的技术原理，所述移相掩模在过渡182处有铬条184。在带有这样掩模的抗蚀剂层被曝光之后，在过渡处由抗蚀剂层吸收的光线强度由曲线186表示。经过曲线186的水平线188表示显影的临界。显影之后，在基材190上获得了抗蚀图案。一抗蚀特征192具有给定宽度Wr和高度Hr。然后，用O2等离子体蚀刻剂蚀刻抗蚀图案。在抗蚀特征的侧面及顶端，抗蚀材料被转化成灰状物而被去除。抗灰化的结果是显著减小抗蚀特征194。在这种情况下，抗蚀特征的宽度可以缩小百分之几十。在S.Nakao等人在SPIE第40002000册的第358页中发表的文章“Extension of KrF lithography to sub-50nm patternformation”中描述了抗灰化。

Claims (17)

1、在基材的至少一个处理层中制造器件的方法，该方法包括以下步骤：
-产生一个设计图案，它包括对应于要在所述至少一个处理层中形成的器件特征的图案特征；
-在设置于所述至少一个处理层上的抗蚀剂层中转印该设计图案；
-从所述至少一个处理层的通过在该抗蚀剂层中的构图而划分成的区域中去除材料，或者给所述区域添加材料；
-分别包括该设计图案的不同部分的许多子图案被连续转印在数量相应的抗蚀剂层内，所述抗蚀剂层被连续涂覆在所述至少一个处理层上；其特征在于，
-在所述基材上，成叠地形成至少由一处理层(22)和一抗反光层(24)组成的第一层对以及由该处理层和抗反光层组成的第二层对(26，28)，所述第一层对(22，24)位于基材侧，所述第二层对在所述第一层对之上，在第二层对(26，28)的处理层(26)上涂覆一抗蚀剂层(30)并且在该抗蚀剂层(30)中转印上第一子图案(C1)；
-显影该抗蚀剂层(30)，由此形成一个对应于第一子图案(C1)的第一中间图案(32)；
-通过第一中间图案(32)蚀刻所述第二层对(26，28)的处理层(26)，由此形成对应于第一子图案(C1)的器件特征第一图案(35)；
-在所述器件特征第一图案(35)上涂上第二抗蚀剂层(36)；
-在所述第二抗蚀剂层(36)内转印下一个第二子图案(C2)；
-显影所述第二抗蚀剂层(36)，由此形成一个对应于第二子图案(C2)的第二中间图案(38)；
-通过由交错的器件特征第一图案(35)和第二中间图案(38)构成的蚀刻掩模来蚀刻所述第一层对(22，24)的处理层(22)，从而形成一个对应于第一和第二子图案组(C1，C2)的器件特征第二图案(40，44)，以及
-去除该第二抗蚀剂层(36)及所述第二层对(26，28)的处理层(26)。
2、如权利要求1所述的方法，其特征在于，至少由一处理层和一抗反光层构成的第三层对被加到所述叠层上，如此进行下列附加步骤：
-在所述器件特征第二图案(40，44)上涂上一个第三抗蚀剂层；
-在第三抗蚀剂层中转印下一个第三子图案；
-显影所述第三抗蚀剂层，由此形成一个对应于第三子图案的第三中间图案；
-通过共平面的所述器件特征第二图案和所述第三中间图案来蚀刻所述第三层对的处理层，从而形成一个对应于所述的第一、第二和第三子图案组的器件特征第三图案；以及
-去除该第三抗蚀剂层及第二处理层。
3、如权利要求1或2所述的方法，其特征在于，通过在该抗蚀剂层中光学成像一个包括所述子图案(C1，C2)的子掩模，在相应的抗蚀剂层(30，36)中转印下每个子图案(C1，C2)。
4、如权利要求1或2所述的方法，其特征在于，通过用带电粒子束在所述抗蚀剂层(30，36)中写下这个子图案(C1，C2)，把至少其中一个子图案(C1，C2)转印到相应的抗蚀剂层(30，36)上。
5、如权利要求3所述的方法，其特征在于，用波长范围相同的紫外线来成像所有子掩模图案(C1，C2)。
6、如权利要求3所述的方法，其特征在于，借助EUV射线来成像至少其中一个子掩模图案(C1，C2)并借助DUV射线来成像其它的子掩模图案(C1，C2)。
7、如权利要求3所述的方法，其特征在于，借助带电粒子投射束来成像至少其中一个子掩模图案(C1，C2)。
8、如权利要求1至7中任一项所述的方法，其特征在于，在所有层对(26，28；22，24)中，对应层(26，22；28，24)包含相同的材料并且有相同的厚度，除了在基材侧的处理层(22)比其它处理层(26)更厚外。
9、如权利要求1至8中任一项所述的方法，其特征在于，一层对的每一层(22，24；26，28)的材料都耐对该层对的另一层(24，22；28，26)的蚀刻。
10、如权利要求1至9中任一项所述的方法，其特征在于，所用的这些处理层(26，22)为多晶硅层。
11、如权利要求1至10中任一项所述的方法，其特征在于，所用的这些抗反光层(28，24)是包括一抗反光膜(28’，24’)和在其上的一氧化物膜(29，25)的双层。
12、如权利要求1至11中任一项所述的方法，其特征在于，单个抗反光层(28，24)的材料或双层的抗反光膜的材料都是无机材料。
13、如权利要求12所述的方法，其特征在于，所述无机材料为硅的氮氧化物SizOxNy。
14、如权利要求13所述的方法，其特征在于，所述无机材料为氮化硅SiN。
15、如权利要求1至14中任一项所述的方法，其特征在于，使用正性抗蚀剂层。
16、如权利要求1至14中任一项所述的方法，其特征在于，使用正性和负性的抗蚀剂层。
17、如权利要求1至16中任一项所述的方法，其特征在于，至少其中一个所述中间图案(32，38)的特征通过抗灰化被缩小，随后在下面的相应层对的处理层(26，22)中蚀刻出这样的图案。
CNB028023617A 2001-05-18 2002-05-16 制造器件的光刻法 Expired - Fee Related CN1295563C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01201891 2001-05-18
EP01201891.7 2001-05-18

Publications (2)

Publication Number Publication Date
CN1474960A CN1474960A (zh) 2004-02-11
CN1295563C true CN1295563C (zh) 2007-01-17

Family

ID=8180345

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028023617A Expired - Fee Related CN1295563C (zh) 2001-05-18 2002-05-16 制造器件的光刻法

Country Status (9)

Country Link
US (2) US7037626B2 (zh)
EP (1) EP1395877B1 (zh)
JP (1) JP4504622B2 (zh)
KR (1) KR100955293B1 (zh)
CN (1) CN1295563C (zh)
AT (1) ATE501463T1 (zh)
DE (1) DE60239401D1 (zh)
TW (1) TW565881B (zh)
WO (1) WO2002095498A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60239401D1 (de) 2001-05-18 2011-04-21 Koninkl Philips Electronics Nv Lithographische methode zur erzeugung eines elements
US20050164099A1 (en) * 2004-01-28 2005-07-28 Tito Gelsomini Method to overcome minimum photomask dimension rules
WO2005119768A1 (en) * 2004-06-04 2005-12-15 Koninklijke Philips Electronics N.V. Improved etch method
US8304180B2 (en) * 2004-09-14 2012-11-06 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7460209B2 (en) * 2005-03-28 2008-12-02 Intel Corporation Advanced mask patterning with patterning layer
US20070018286A1 (en) * 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
US7867693B1 (en) * 2006-03-03 2011-01-11 Kla-Tencor Technologies Corp. Methods for forming device structures on a wafer
US20070231710A1 (en) * 2006-03-30 2007-10-04 Texas Instruments Incorporated. Method and system for forming a photomask pattern
WO2007116362A1 (en) * 2006-04-07 2007-10-18 Nxp B.V. Method of manufacturing a semiconductor device
US7754394B2 (en) * 2006-11-14 2010-07-13 International Business Machines Corporation Method to etch chrome for photomask fabrication
US8148052B2 (en) 2006-11-14 2012-04-03 Nxp B.V. Double patterning for lithography to increase feature spatial density
US8435593B2 (en) * 2007-05-22 2013-05-07 Asml Netherlands B.V. Method of inspecting a substrate and method of preparing a substrate for lithography
DE102007028800B4 (de) * 2007-06-22 2016-11-03 Advanced Mask Technology Center Gmbh & Co. Kg Maskensubstrat, Photomaske und Verfahren zur Herstellung einer Photomaske
US8383324B2 (en) * 2007-07-18 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Mask registration correction
US7829266B2 (en) * 2007-08-07 2010-11-09 Globalfoundries Inc. Multiple exposure technique using OPC to correct distortion
NL1035771A1 (nl) 2007-08-20 2009-02-23 Asml Netherlands Bv Lithographic Method and Method for Testing a Lithographic Apparatus.
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク
KR100919366B1 (ko) * 2007-12-28 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
CN101957562B (zh) * 2009-03-26 2012-11-14 上海微电子装备有限公司 一种双曝光方法
US20120148942A1 (en) * 2010-12-13 2012-06-14 James Walter Blatchford Diagonal interconnect for improved process margin with off-axis illumination
US8440371B2 (en) * 2011-01-07 2013-05-14 Micron Technology, Inc. Imaging devices, methods of forming same, and methods of forming semiconductor device structures
US8465885B2 (en) 2011-02-07 2013-06-18 International Business Machines Corporation Boundary layer formation and resultant structures
NL2009056A (en) * 2011-08-09 2013-02-12 Asml Netherlands Bv A lithographic model for 3d topographic wafers.
CN102983067B (zh) * 2011-09-07 2015-10-14 中国科学院微电子研究所 混合线条的制造方法
US20130126467A1 (en) * 2011-11-18 2013-05-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing conductive lines with small line-to-line space
CN103676474B (zh) * 2013-12-17 2016-09-21 南京理工大学 一种微压印模具分体式的制造方法
JP6492086B2 (ja) * 2013-12-21 2019-03-27 ケーエルエー−テンカー コーポレイション マスク上の構造体の位置を測定し、それによってマスク製造誤差を決定する方法
DE102016209616A1 (de) * 2016-06-01 2017-12-07 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zur Vorhersage des mit einer Maske bei Durchführung eines Lithographieprozesses erzielten Abbildungsergebnisses
JP6993405B2 (ja) 2016-08-22 2022-01-13 マジック リープ， インコーポレイテッド ウェアラブルディスプレイデバイスのためのディザリング方法および装置
KR20230105178A (ko) * 2022-01-03 2023-07-11 삼성전자주식회사 반도체 장치 및 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0433467A1 (en) * 1989-12-18 1991-06-26 International Business Machines Corporation Fabrication of complementary patterns for exposing semiconductor chips with self-supporting masks
CN1170333A (zh) * 1996-06-10 1998-01-14 松下电器产业株式会社 印刷电路板
US5716758A (en) * 1993-11-10 1998-02-10 Hyundai Electronics Industries Co., Ltd. Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks
EP0877415A2 (en) * 1997-05-07 1998-11-11 Applied Materials, Inc. Method and system for the deposition of a multi-layer film
CN1271249A (zh) * 1999-04-20 2000-10-25 奥林巴斯光学工业株式会社 承载电气基板的装置及具有该装置的设备的制造方法
CN1282203A (zh) * 1999-07-27 2001-01-31 松下电工株式会社 印刷线路板处理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7606548A (nl) * 1976-06-17 1977-12-20 Philips Nv Werkwijze en inrichting voor het uitrichten van een i.c.-patroon ten opzichte van een halfgelei- dend substraat.
NL186353C (nl) * 1979-06-12 1990-11-01 Philips Nv Inrichting voor het afbeelden van een maskerpatroon op een substraat voorzien van een opto-elektronisch detektiestelsel voor het bepalen van een afwijking tussen het beeldvlak van een projektielenzenstelsel en het substraatvlak.
NL8600639A (nl) * 1986-03-12 1987-10-01 Asm Lithography Bv Werkwijze voor het ten opzichte van elkaar uitrichten van een masker en een substraat en inrichting voor het uitvoeren van de werkwijze.
NL8601547A (nl) * 1986-06-16 1988-01-18 Philips Nv Optisch litografische inrichting met verplaatsbaar lenzenstelsel en werkwijze voor het regelen van de afbeeldingseigenschappen van een lenzenstelsel in een dergelijke inrichting.
KR0168829B1 (ko) * 1989-11-06 1999-02-01 리차드 알. 피카드 복수의 개별 집적 회로를 단일 집적 회로화하는 방법
NL9100215A (nl) 1991-02-07 1992-09-01 Asm Lithography Bv Inrichting voor het repeterend afbeelden van een maskerpatroon op een substraat.
NL9100410A (nl) * 1991-03-07 1992-10-01 Asm Lithography Bv Afbeeldingsapparaat voorzien van een focusfout- en/of scheefstandsdetectie-inrichting.
US5364716A (en) 1991-09-27 1994-11-15 Fujitsu Limited Pattern exposing method using phase shift and mask used therefor
JPH10512683A (ja) 1993-01-21 1998-12-02 セマテック，インコーポレーテッド 改善されたイメージングのために吸収／減衰性側壁を備えた移相マスク構造および吸収／減衰性側壁を備えたシフターを作る方法
KR950015617A (ko) * 1993-11-15 1995-06-17 김주용 반도체소자의 미세패턴 제조방법
US5472814A (en) * 1994-11-17 1995-12-05 International Business Machines Corporation Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement
WO1999047981A1 (en) 1998-03-17 1999-09-23 Asml Masktools Netherlands B.V. METHOD OF PATTERNING SUB-0.25μ LINE FEATURES WITH HIGH TRANSMISSION, 'ATTENUATED' PHASE SHIFT MASKS
JP3904329B2 (ja) * 1998-05-20 2007-04-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6593064B1 (en) * 1998-06-19 2003-07-15 Creo Inc. High resolution optical stepper
US6670695B1 (en) * 2000-02-29 2003-12-30 United Microelectronics Corp. Method of manufacturing anti-reflection layer
US6541165B1 (en) * 2000-07-05 2003-04-01 Numerical Technologies, Inc. Phase shift mask sub-resolution assist features
US6782516B2 (en) * 2000-08-07 2004-08-24 Dupont Photomasks, Inc. System and method for eliminating design rule violations during construction of a mask layout block
DE60239401D1 (de) 2001-05-18 2011-04-21 Koninkl Philips Electronics Nv Lithographische methode zur erzeugung eines elements
US6807662B2 (en) * 2002-07-09 2004-10-19 Mentor Graphics Corporation Performance of integrated circuit components via a multiple exposure technique

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0433467A1 (en) * 1989-12-18 1991-06-26 International Business Machines Corporation Fabrication of complementary patterns for exposing semiconductor chips with self-supporting masks
US5716758A (en) * 1993-11-10 1998-02-10 Hyundai Electronics Industries Co., Ltd. Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks
CN1170333A (zh) * 1996-06-10 1998-01-14 松下电器产业株式会社 印刷电路板
EP0877415A2 (en) * 1997-05-07 1998-11-11 Applied Materials, Inc. Method and system for the deposition of a multi-layer film
CN1271249A (zh) * 1999-04-20 2000-10-25 奥林巴斯光学工业株式会社 承载电气基板的装置及具有该装置的设备的制造方法
CN1282203A (zh) * 1999-07-27 2001-01-31 松下电工株式会社 印刷线路板处理方法

Also Published As

Publication number Publication date
DE60239401D1 (de) 2011-04-21
US7659041B2 (en) 2010-02-09
CN1474960A (zh) 2004-02-11
ATE501463T1 (de) 2011-03-15
JP4504622B2 (ja) 2010-07-14
TW565881B (en) 2003-12-11
WO2002095498A3 (en) 2003-10-16
JP2004520723A (ja) 2004-07-08
EP1395877A2 (en) 2004-03-10
KR20030014760A (ko) 2003-02-19
EP1395877B1 (en) 2011-03-09
US7037626B2 (en) 2006-05-02
KR100955293B1 (ko) 2010-04-30
US20040146808A1 (en) 2004-07-29
WO2002095498A2 (en) 2002-11-28
US20060160029A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
CN1295563C (zh) 制造器件的光刻法
US8932785B2 (en) EUV mask set and methods of manufacturing EUV masks and integrated circuits
CN100338528C (zh) 利用双极照明进行基于规则的栅极缩小的方法和装置
KR100858407B1 (ko) 포토마스크, 포토마스크를 사용하는 방법 및 장치,포토마스크 패턴 생성 방법, 패턴 형성 방법 및 반도체소자
US6890692B2 (en) Method of focus monitoring and manufacturing method for an electronic device
CN1495521A (zh) 全芯片无铬相光刻技术生产中实现关键尺寸线性控制的方法
US20060269851A1 (en) Photomask and method for conveying information associated with a photomask substrate
US20030031937A1 (en) Absorberless phase-shifting mask for EUV
US7681173B2 (en) Mask data generation method and mask
CN101034254A (zh) 用于增强的光刻图案化的方法和系统
CN1890606A (zh) 用于图形化宽度显著不同的线的复合光学光刻方法
CN1450403A (zh) 用于无铬相位光刻技术中将半导体器件图案分解为相位和镀铬区域的方法和装置
CN1275171C (zh) 装置制造方法,掩模组,数据组,掩模图案化方法及程序
CN1540445A (zh) 光刻处理方法，和由此制造的器件
US20040214095A1 (en) Photomask for aberration measurement, aberration measurement method unit for aberration measurement and manufacturing method for device
US7955761B2 (en) Exposure mask, pattern formation method, and exposure mask fabrication method
US5418093A (en) Projection exposure method and an optical mask for use in projection exposure
JP2004170948A (ja) パターン転写用マスク、マスク作製方法及び露光方法
US10663853B2 (en) Extreme ultraviolet mask
US20090135390A1 (en) Lithographic alignment marks
US8233210B2 (en) Illumination aperture for optical lithography
CN1678960A (zh) 用于小线条印刷的光刻方法
US6610460B2 (en) Exposure method
JP4658004B2 (ja) デバイス製造方法
JP2003209048A (ja) パターン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070117

Termination date: 20200516

CF01 Termination of patent right due to non-payment of annual fee