KR100955293B1 - 디바이스 제조 방법과 초기 패턴의 패턴 피쳐 분배 방법 및 이러한 방법에 따라서 제조된 디바이스, 리소그래피 서브 마스크 그룹 및 이를 이용하여 제조된 디바이스 - Google Patents
디바이스 제조 방법과 초기 패턴의 패턴 피쳐 분배 방법 및 이러한 방법에 따라서 제조된 디바이스, 리소그래피 서브 마스크 그룹 및 이를 이용하여 제조된 디바이스 Download PDFInfo
- Publication number
- KR100955293B1 KR100955293B1 KR1020037000774A KR20037000774A KR100955293B1 KR 100955293 B1 KR100955293 B1 KR 100955293B1 KR 1020037000774 A KR1020037000774 A KR 1020037000774A KR 20037000774 A KR20037000774 A KR 20037000774A KR 100955293 B1 KR100955293 B1 KR 100955293B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- mask
- resist
- rti
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 100
- 238000012545 processing Methods 0.000 claims abstract description 74
- 238000012546 transfer Methods 0.000 claims abstract description 31
- 238000013461 design Methods 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 357
- 230000005855 radiation Effects 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 33
- 238000003384 imaging method Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 15
- 230000002829 reductive effect Effects 0.000 claims description 11
- 229910010272 inorganic material Inorganic materials 0.000 claims description 9
- 239000011147 inorganic material Substances 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000002355 dual-layer Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 27
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 23
- 230000010363 phase shift Effects 0.000 description 22
- 238000005286 illumination Methods 0.000 description 21
- 230000007704 transition Effects 0.000 description 19
- 238000001459 lithography Methods 0.000 description 14
- 230000004075 alteration Effects 0.000 description 13
- 230000003667 anti-reflective effect Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 9
- 239000011651 chromium Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 210000001747 pupil Anatomy 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 238000012937 correction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004513 sizing Methods 0.000 description 4
- 241000251131 Sphyrna Species 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- VFQHLZMKZVVGFQ-UHFFFAOYSA-N [F].[Kr] Chemical compound [F].[Kr] VFQHLZMKZVVGFQ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Optical Integrated Circuits (AREA)
Abstract
초고밀도로 디바이스를 리소그래피 제조하기 위해서, 디자인 마스크 패턴(120)이 새로운 방법으로 다수의 서브 패턴(120a, 120b, 120c)에 분배된다. 서브 패턴은 "금지된" 구조(135)를 포함하지 않고, 종래의 장치에 의해 패터닝될 기판 레이어에 전사될 수 있다. 전사를 위해서, 레이어의 새로운 스택이 사용되고, 이는 각각의 서브 패턴에 대해서, 처리 레이어(22, 26)와 무기 반사 방지 레이어(24; 28) 쌍을 포함한다. 제 1 처리 레이어(26)가 제 1 서브 패턴을 사용해서 패터닝된 이 후에, 제 2 서브 패턴을 사용해서 노출되는 새로운 레지스트 레이어로 코팅되고, 제 1 처리 레이어의 하부의 제 2 처리 레이어(22)가 제 2 서브 패턴을 사용해서 처리된다.
Description
본 발명은 기판의 적어도 하나의 레이어에 디바이스를 제조하는 방법에 관한 것이고, 상기 방법은
- 상기 레이어에 구성되는 디바이스 피쳐에 대응하는 패턴 피쳐를 포함하는 디자인 패턴을 제공하는 단계와,
- 상기 기판 레이어 상에 마련된 레지스트 레이어에 디자인 패턴을 전사하는 단계와,
- 상기 레이어의 영역-상기 영역은 패터닝된 레지스트 레이어에 의해 윤곽이 그려짐-으로부터 재료를 제거하거나 상기 레이어의 영역에 재료를 추가하는 단계와,
- 각각 디자인 패턴의 다른 부분을 포함하는 다수의 서브 패턴이, 상기 기판 레이어에 연속해서 코팅된, 대응하는 수의 레지스트 레이어에 연속해서 전사되는 단계
를 포함한다.
본 발명은 또한 다수의 서브 패턴 상에 디자인 패턴의 패턴 피쳐를 분배하는 방법에 관한 것이다.
본 발명은 또한 기판의 레이어에 단일 디바이스 패턴을 구성하는 가상 디자인 마스크를 함께 형성하는 리소그래피 서브 마스크의 어셈블리에 관한 것이다.
본 발명은 또한 기판의 레이어에 단일 디바이스 패턴을 구성하는 가상 디자인 마스크를 함께 형성하는 리소그래피 서브 마스크의 어셈블리에 관한 것이다.
상기 제조 방법을 수행하기 위해, 광 리소그래피 프로젝션 장치가 사용된다. 리소그래피 프로젝션 장치는 마스킹, 에칭 및 구현 기술을 이용한 집적 회로(IC)의 제조에 기본적인 툴이다. 이미징 단계가 수행되기 이전에, 각각의 디바이스 레이어가 구성되기 위해, 상기 레이어의 디바이스 피쳐에 대응하는 패턴 피쳐를 포함하는 디자인 마스크 패턴은 이러한 장치를 사용해서 상기 레이어에 코팅된 방사선 감응성 필름(radiation sensitive film)에 이미징된다. 디자인 마스크 패턴은 기판 레이어에 대한 패턴 디자인 과정의 결과이며, 상기 과정은 기판 레이어 구성 과정에 선행한다. 이미징하기 위해 사용되는 방사선에 특히 감응하는 방사선 감응성 레이어는 방사선이 입사되는 영역의 피쳐를 변화시킨다. 이러한 레이어는 레지스트 레이어의 실시예이고, 이 용어 레지스트 레이어는 하전 입자 빔, 예컨대 전자빔에 감응하는 레이어를 커버한다. 실제로, 방사선 감응성 레이어는 전자빔에 감응될 수 있다. 패턴 전사는 대응하는 마스크 패턴을 레지스트 레이어에 이미징하고, 예컨대 전자 빔을 통해서 이런 레이어에 패턴을 기록하는 것 모두를 의미한다. 디바이스 제조 과정 동안, 서로 다른 기판 레이어인 연속된 마스크 패턴이 기판상의 동일 타겟, 예컨대 IC 영역에 이미징된다.
리소그래피 방법 및 장치는 예컨대 집적된 또는 이차원 광 디바이스, 자기 헤드 또는 액정 디스플레이 패널과 같은 다른 디바이스의 제조에 사용될 수도 있다.
기판은 전체 멀티 레벨 디바이스, 예컨대 IC가 다수의 연속된 세트의 처리 과정을 통해서 단계별로 형성되는 재료의 플레이트 예컨대, 실리콘을 의미한다. 이들 세트의 각각은 기판에 방사선 감응성 또는 레지스트 레이어를 코팅하는 단계, 기판을 마스크와 정렬시키는 단계, 레지스트 필름에 이 마스크의 패턴을 이미징시키는 단계, 레지스트 필름을 현상하는 단계, 레지스트 필름을 통해서 기판을 에칭하는 단계, 및 세척하는 단계로 이루어진 주 처리 단계 및 다른 처리 단계를 포함한다. 용어 기판은 제조 과정 중 다른 스테이지의 기판을 커버하고, 즉 이미 구성된 디바이스 피쳐를 가지고 있지 않거나 또는 오직 하나의 레벨만을 가지고 있는 기판과 이미 구성된 디바이스 피쳐 중 하나가 아닌 모든 레벨을 가지는 기판, 및 모든 중간 기판을 커버한다.
IC 디바이스의 전자 소자의 수 및 이런 디바이스의 동작속도를 지속적으로 증가시키는 것이 바람직하기 때문에, 디바이스 피쳐의 폭 또는 라인 폭 및 피쳐들 사이의 거리는 지속적으로 감소되어야 한다. 결론적으로, 패턴 피쳐가 더 작고, 이들 피쳐 사이의 거리가 더 가까운 마스크 패턴이 이미징되어야 한다. 리소그래피 프로젝션 장치가 요구하는 품질을 가지고 이미징될 수 있는 패턴 피쳐의 최소 크기는, 이 장치의 프로젝션 시스템의 해상력 또는 해상도, 및 마스크 패턴의 구조를 따른다. 이 해상도는 λ/NA에 비례하고, 여기서 λ는 프로젝션 빔의 파장이고, NA은 프로젝션 시스템의 개구수이다. 개구수의 증가 및/또는 파장의 감소는 해상도를 증가시킬 수 있다. 실질적으로, 현재의 리소그래피 프로젝션 장치에서 상당히 큰 개구수의 증가는, λ/NA2에 비례하는 프로젝션 시스템의 포커스의 깊이를 감소시키 기 때문에, 잘 달성되지 않는다. 더욱이, 개구수를 더 증가시키면, 소망의 이미지 필드 전체의 프로젝션 시스템을 교정하는 것은 더 어려워진다. 현재 개발중인 리소그래피 프로젝션 장치의 193nm에서, 예컨대 156nm로 극자외선(DUV) 영역의 파장을 감소시키는 것은 이들 방사선의 파장에 감응하는 레지스트 필름 및 프로젝션 시스템의 광 소자의 재료에 대한 새로운 문제를 발생시킨다. 차세대 프로젝션 장치는 13nm의 파장을 갖는 극자외선(EUV) 방사선을 사용하는 것이 제안되어 있다. 이러한 방사선의 사용으로 인해서, 상당히 미세한 패턴 구조가 이미징될 수 있지만, EUV 프로젝션 장치의 디자인 및 개발은 매우 힘들고 시간이 많이 소비되는 작업이다. EUV 방사선이 공중에서 용이하게 관찰될 수 있기 때문에, 프로젝션 빔의 경로는 진공 상태에 있어야 하고, 이는 특별하고, 새로운 문제를 제기한다. 적절하고 효율적인 EUV 방사선 소스를 사용할 수 없어서, EUV에 감응하는 새로운 레지스트 재료가 개발되어야 한다. 디바이스 생산에 적합한 EUV 프로젝션 장치는 근년에는 개발되지 않을 것이다.
현재 제조되는 디바이스의 디바이스 피쳐와 비교할 때, 상당히 소형화된 디바이스 피쳐를 가진 디바이스를 제조하는 방법이 요구되고 있고, 상기 방법은 종래의 프로젝션 장치를 사용한다.
미국 특허 제 5,716,758 호에는 반도체 기판에 미세한 주기적인 선형 패턴을 형성하는 방법이 개시되어 있고, 상기 주기는 프로젝션 장치의 해상력보다 더 작다. 그 마스크 패턴이 비월 주사되는 제 1 및 제 2 크롬 마스크가 형성되고, 즉 겹쳐질 때, 제 1 패턴의 스트립이 인접하는 제 2 패턴의 스트립 사이에 위치된다. 반 사 보호 레이어의 역할을 하는 유기 재료 레이어가 디바이스 패턴이 구성될 기판 최상부 레이어에 코팅된다. 유기 재료 레이어는 제 1 마스크를 통해서 패터닝된다. 감광 필름이 패터닝된 유기 재료 레이어에 형성되고, 이 필름은 제 2 마스크를 통해서 패터닝되며, 이런 식으로, 감광 필름 패턴의 각각의 피쳐는 인접한 두개의 유기 재료 레이어 패턴의 피쳐 사이에 유지된다. 유기 재료 레이어 패턴의 피쳐로 구성된 전체 구성 및 감광 필름 패턴의 사이에 유지되는 피쳐는 기판 최상층 레이어를 에칭하기 위한 마스크로서 사용된다. 이 최상층 레이어는 관련된 기판의 레벨을 구성하기 위해 사용되는 단순 처리 레이어(only process layer)이다.
두개의 마스크 패턴을 사용하는, 미국 특허 제 5,716,758 호에 개시된 방법이 사용되어서, 주기적인 선형 패턴을 인쇄하고, 만족스러운 방식으로 패터닝될 수 있는 패턴의 주기를 갖는다. 전기 피쳐의 전체 구조는 비교적 큰 형태, 즉 높이 구조를 나타낸다. 미국 특허 제 5,716,758 호의 도 3의 간단한 실시예에서, 감광 필름 패턴의 피쳐는 이미 이들 피쳐와 유지 레이어 패턴의 피쳐 사이의 거리보다 더 큰 높이를 가지고 있다. 다른 실시예에서, 더 많은 레이어가 사용되는 더 복잡한 실시예에서, 높이-거리의 비는 더 크다. 전체 피쳐의 구조의 형태로 인해서, 이 구조를 통해서 소망의 정확성을 가지고 기판 최상부 또는 처리 레이어를 에칭하는 것은 불가능하지 않다면, 매우 어렵다. 이로 인해 미국 특허 제 5,716,758 호의 방법을 실현불가능하다.
미국 특허 제 5,716,758 호에서 해결되지 않은 문제는 광 리소그래피에 사용되는 마스크의 물리 구조에 관한 것이다. 이 문제는 마스크 패턴의 피쳐 밀도를 증 가시킬 때 더 자명해진다. 미국 특허 제 5,716,758 호의 방법은 크롬 마스크를 사용한다. 이러한 마스크는 패터닝된 크롬 레이어로 한쪽면이 커버되는 예컨대, 석영과 같은 투명 레이어로 이루어진다. 이 레이어의 개구부는 레지스트 레이어에 투영되는 패턴을 결정한다. 소망의 품질로 이미징될 수 있는 최소 피쳐 폭을 감소시키기 위해서, 투명 위상 변이 소자를 포함하는 위상 변이 마스크가 현재 사용되고, 상기 마스크는 크롬 위상 변이 마스크 또는 크롬 없는 위상 변이 마스크가 될 수 있다. 크롬 위상 변이 마스크에서, 위상 변이 소자는 크롬 레이어 및 마스크 기판의 전이부에 정렬된다. 그들의 간섭의 영향으로, 이들 소자는 크롬/기판 전이부에서의 회절에 의해 야기된 피쳐 폭 확장을 보정한다. 크롬없는 위상 변이에서, 패턴 피쳐를 마스크하는 것은 위상 변이 소자에 의해 완전히 결정된다. 위상 변이 소자를 마스크에 제공한다는 것은 위상 변이 소자를 가지고 있지 않은 마스크와 비교해서 이 마스크의 레이어 표면 영역 부분이 각각의 패턴 피쳐에 대해 보존된다는 것을 의미한다.
광 리소그래피의 필드에서 사용되는 현재의 기술은 광학 근접 보정(Optical Proximity Correction:OPC)이다. 소형 보정 소자가 마스크 패턴 위치, 예컨대 레지스트 레이어에서의 피쳐 폭 확장을 발생시키는 불필요한 회절이 발생하는 패턴 피쳐의 에지 또는 매우 근접한 두개의 피쳐 사이에 정렬된다. 이 보정 소자는 이미징되지 않고, 즉 프로젝션 시스템에 의해 해상되지 않지만, 상기 불필요한 회절을 보정하도록 이미지 방사선을 회절시킨다. 마스크 패턴 표면의 일부 공간은 이들 보정 소자용으로 보존된다.
더 작은 패턴 피쳐가 프로젝션 시스템에 의해 이미징되게 하는데 사용되는 다른 기술은 마스크와 프로젝션 시스템의 조명을 조정하는 것이다. 이러한 조정은 프로젝션 빔이 프로젝션 시스템의 전체 개구를 채우지 않고, 그 일부만을 채우는 것을 의미한다. 이는 각각의 퓨필 하프(pupil half)의 중앙부, 둘레부, 일부 또는 환상 부분, 또는 각각의 퓨필 하프의 두 부분이 될 수 있다. 그러나, 금지된(forbidden) 파라미터를 가진 마스크 패턴은 광행차(aberration) 없이 사용될 수 없기 때문에, 이러한 타입의 조명은 마스크 패턴이 주어진(금지된) 대칭부, 공간 주기(피치) 및/또는 피쳐의 방향을 포함하고 있으면, 사용될 수 없다. 각각의 타입의 조명에 대해서 서로 다른 금지된 파라미터가 존재한다.
본 발명의 목적은, 종래의 리소그래피 프로젝션 장치를 사용하면서도, 기판에 구성될 수 있는 디바이스 패턴의 밀도를 실질적으로 증가시키는 수단을 제공하는 것이다. 이 수단은, 마스크 패턴과 그 제조 및 서브 크리티컬 밀도, 즉 프로젝션 시스템의 해상도보다 더 큰 밀도를 가진 디바이스 패턴을 구성하는 처리 단계의 세트 모두에 관한 것이다.
본 발명에 따라서, 전술된 부분에 정의된 바와 같은 방법은 하기와 같은 추가 단계로 특징지어 진다.
- 처리 레이어와 반사 방지 레이어(anti-reflection layer)의 제 1 쌍 및 이들 레이어의 제 2 쌍 중 적어도 하나의 스택을 기판에 형성하는 단계와,
- 레지스트 레이어를 최상위 처리 레이어에 코팅하고, 제 1 서브 패턴을 레지스트 레이어에 전사하는 단계와,
- 레지스트 레이어를 현상해서, 제 1 서브 패턴에 대응하는 제 1 중간 패턴을 형성하는 단계와,
- 제 1 중간 패턴을 통해서 최상위 처리 레이어를 에칭함으로써,
제 1 서브 패턴에 대응하는 디바이스 피쳐의 제 1 패턴을 형성하고,
제 2 레지스트 레이어를 가진 디바이스 피처의 제 1 패턴을 코팅하고,
제 2 레지스트 레이어에 제 2 서브 패턴을 전사하고,
제 2 레지스트 레이어를 현상함으로써, 제 2 서브 패턴에 대응하는 제 2 중간 패턴을 형성하는 단계와,
- 개재된 디바이스 피쳐의 제 1 패턴과 제 2 중간 패턴으로 이루어진 에칭 마스크를 통해서 하부에 놓인 처리 레이어를 에칭함으로써, 제 1 및 제 2 서브 패턴의 조합에 대응하는 디바이스 피쳐의 제 2 패턴을 형성하는 단계와,
- 제 2 레지스트 레이어와 최상위 처리 레이어를 제거하는 단계.
처리 레이어는 상기 방법을 수행할 때, 디바이스 피쳐가 구성되는 레이어라고 이해된다. 이 용어는 임시 레이어, 예컨대 전술한 제 1 처리 레이어 모두를 커버하고, 이 레이어에 디바이스 패턴의 피쳐 중 일부가 저장되고, 기판의 최상위 레이어이고, 디바이스 패턴의 모든 피쳐가 마지막으로 구성되는 마지막 레이어이다.
본 발명의 방법에 있어서, 각각의 처리 레이어는 패터닝된 레지스트 레이어 또는 바람직하게는 이전의 패터닝된 처리 레이어와 반사 방지 레이어 쌍으로 이루 어진 비교적 얇은 에칭 마스크를 통해서 에칭되기 때문에, 에칭이 잘 제어되고, 정확하다. 분리된 반사 방지 레이어가 이전의 처리 레이어의 에칭 동안 침식되지 않는 각각의 처리 레이어에 제공되기 때문에, 완전한 반사 방지 레이어가 항상 유용하다. 연속해서 전사된 서브 패턴은 비월 주사되지만, 중복 영역을 포함할 수 있고, 전채 마스크 패턴은 임의의 구성을 가질 수 있다. 이 구성은 예컨대, 기판 레이어의 이웃하는 디바이스 피쳐 사이의 거리가 50nm정도로 작은, 매우 높은 밀도를 갖는다. 이는 디바이스 피쳐에 추가되는 디자인 패턴이 위상 변이 소자 및 OPC 소자와 같은 보정 소자에 이들 소자의 고유한 문제를 도입시키지 않고 제공하는 것을 가능하게 한다. 금지된 대칭부를 포함하는 디바이스 피쳐, 금지된 피치 및/또는 금지된 디자인 패턴의 방향이 적어도 두개의 서브 패턴에 분배됨으로써, 금지된 파라미터의 문제가 해결될 수 있다.
본 방법의 실시예는 적어도 처리 레이어와 반사 방지 레이어의 제 3 쌍이 레이어의 스택의 기판측에 추가되는 것을 특징으로 하고, 또한 하기의 추가적인 단계를 따르는 것을 특징으로 한다.
- 제 3 레지스트 레이어와 함께 디바이스 피쳐의 제 2 패턴을 코팅하는 단계와,
- 제 3 레지스트 레이어에 제 3 서브 패턴을 전사하는 단계와,
- 제 3 레지스트 레이어를 현상함으로써 제 3 서브 패턴에 대응하는 제 3 중간 패턴을 형성하는 단계와,
- 동일면상에 있는 디바이스 피쳐의 제 2 패턴과 제 3 중간 패턴을 통해서 제 3 처리 레이어를 에칭함으로써, 제 1, 제 2 및 제 3 서브 패턴의 조합에 대응하는 디바이스 피쳐의 제 3 패턴을 형성하는 단계와,
- 제 3 레지스트 레이어 및 제 2 처리 레이어를 제거하는 단계.
세 개의 서브 패턴의 초기, 디자인, 패턴의 분할 및 관련된 기판에 서브 패턴을 전사함으로써 적절한 디바이스 피쳐뿐만 아니라 보정 소자와 같은 다른 피쳐와 관련된 디자인 패턴의 밀도의 증가를 가능하게 한다. 더 많은 수의 서브 패턴 및 대응하는 수의 처리 레이어를 사용함으로써, 처리능력, 즉 시간당 처리될 수 있는 기판의 수가 수용가능하다면, 밀도는 더 증가될 수 있다.
상기 방법의 제 1 실시예는 각각의 서브 패턴이 서브 패턴을 가지고 있는 서브 마스크를 레지스트 레이어에 광적으로 이미징함으로써 전사되는 것을 특징으로 한다.
본 실시예는 현재의 리소그래피 기술과 더 관련이 있다. 각각의 서브 패턴에 대해서, 이 패턴을 나타내는 데이터는 물리 패턴, 마스크 패턴으로 직접 변환되고, 이는 전체적으로 이미징된다.
본 방법의 두번째 실시예는 적어도 하나의 서브 패턴이 서브 패턴을 하전 입자 빔을 통해서 레지스트 레이어에 기록함으로써 대응하는 레지스트 레이어에 전사된다.
서브 패턴이 적은 수의 하전 입자 빔을 포함하고 있다면, 예컨대 전자 빔을 통해서 각각의 패턴 피쳐를 기록하는 것은 유익할 수 있다.
제 1 실시예는 모든 서브 마스크 패턴이 동일한 파장 범위의 방사선에 의해 이미징되는 것을 특징으로 한다.
이 방사선은 예컨대, 현재 리소그래피 장치에서 사용되는 248nm의 파장 또는 193nm의 파장을 가지는 극자외선(DUV) 방사선일 수 있다.
대안적으로, 제 1 실시예는 적어도 하나의 서브 마스크 패턴이 EUV 방사선을 통해서 이미징되고, 다른 서브 패턴이 DUV 방사선을 통해서 이지미화되는 것을 특징으로 한다.
만약, 극자외선(EUV)을 사용하는 리소그래피 프로젝션 장치를 사용가능하다면, DUV 방사선을 사용하는 더 종래의 장치를 통해서, 가장 어려운 서브 패턴만을 이미징하기 위해 이러한 장치를 사용하고 다른 서브 패턴을 이미징하는 것은 유익할 수 있다. 일반적으로, 서브 마스크 패턴은 하나의 장치에 의해 이미징되지 않고, 동일한 타입 또는 상이한 타입의 여러 장치가 사용될 수 있다.
다른 대안으로, 제 1 실시예는 적어도 하나의 서브 마스크 패턴이 하전 입자 빔을 통해서 이미징되는 것을 특징으로 한다.
EUV 프로젝션 장치와 관련된 전기 설명은 하전 입자 빔을 사용하는 프로젝션 장치와 관련된다.
본 방법은 모든 레이어의 쌍에 있어서, 대응하는 레이어가 기판의 측면에 처리 레이어가 다른 처리 레이어보다 더 큰 두께를 가지는 것을 제외하면, 동일한 재료를 포함하고, 동일한 두께를 가지는 것을 특징으로 한다.
관련된 기판 레이어로의 다른 서브 패턴의 전사는 서브 기판에 속하는 스택 레이어를 처리하기 위해 동일한 세팅의 장치를 사용함으로써 수행될 수 있다. 기판 의 측면의 프로세싱 레이어가 에칭 마스크로 사용되지 않고, 디바이스 피쳐가 이 레이어에서 마지막으로 구성됨으로써 다른 처리 레이어보다 더 두꺼워질 수 있다.
본 방법은 한쌍의 레이어 각각의 재료가 다른 쌍의 레이어를 에칭하기 위해 사용되는 에칭 처리에 저항하는 것을 특징으로 하는 것이 바람직하다.
각각의 레이어 쌍에 대해서, 에칭 처리를 통해서 한쌍의 반사 방지 레이어를 패터닝하고, 패터닝된 반사 방지 레이어가 하드 마스크로 사용되면서, 다른 에칭 처리를 통해서 처리 레이어를 에칭하는 것을 가능하게 할 수 있다. 처리 레이어를 에칭할 때, 프로세싱 레이어의 최상부의 패터닝된 반사 방지 레이어는 물론, 만약 존재한다면, 하부에 놓인 쌍의 블랭크 반사 방지 레이어도 침식되지 않는다.
본 방법은 또한 사용되는 처리 레이어가 폴리실리콘 레이어인 것을 특징으로 한다.
본 방법의 본 실시예는 기판 레이어를 폴리실리콘 레이어가 매우 적절한 재료인 트랜지스터 게이트로 구성하는 것을 가능하게 한다. 기판 레이어가 도전성 배선으로 구성되어야 하는 경우에, 적어도 기판의 측면의 처리 레이어는 알루미늄 또는 구리와 같은 금속으로 구성될 수 있다.
본 방법은 사용된 반사 방지 레이어가 반사 방지 필름 및 그 최상부에 산화 필름을 포함하는 듀얼 레이어인 것을 특징으로 한다.
산화 필름은 필름의 하부의 반사 방지 레이어와 필름의 상부의 레지스트 레이어사이의 절연 레이어로서 기능하고, 또한 이 반사 방지 레이어의 에칭을 방지하는 에칭 차단 레이어를 형성한다.
본 방법은 단일 반사 방지 레이어의 재료 또는 듀얼 레이어의 반사 방지 필름의 재료가 무기 재료인 것을 특징으로 한다.
이 처리 레이어에 형성된 디바이스 피쳐가 반사 방지 레이어로 커버된 상태로 남아 있기 때문에, 서브 패턴을 이 서브 패턴에 속하는 처리 레이어에 구성하는 과정 동안, 레지스트는 반사 방지 레이어부분으로부터 제거된다. 반사 방지 레이어용 무기 재료를 사용함으로써, 유기 재료인 레지스트의 제거는, 미국 특허 제 5,716,758 호에 개시된 바와 같이, 반사 방지 레이어가 유기 레이어인 경우에 비해서 매우 용이해진다.
본 방법의 바람직한 실시예는 무기 재료가 실리콘-산화-질화물 SizOxNy인 것을 특징으로 한다.
본 실시예는 무기 재료가 실리콘-질화물 SiN인 것을 특징으로 한다.
리소그래피의 반사 방지 재료로 공지된 x=0, z=1, y
1인 실리콘-산화-질화물의 특정 실시예는 본 방법을 구현하는데 적합하다.
본 방법의 가장 실용적인 실시예는 포지티브 레지스트 레이어가 사용되는 것을 특징으로 한다.
포지티브 레지스트는 리소그래피에 가장 널리 사용되는 레지스트가고, 본 방법의 애플리케이션에 사용될 것이다.
그러나, 예컨대, 큰 엠티 필드에 작은 피쳐가 존재할 때, 또는 피쳐의 패턴이 반전될 때와 같은 어떤 환경에서는, 네거티브 레지스터가 사용될 수 있다.
사용되는 방법은 포지티브 및 네거티브 레이어가 사용되는 것을 특징으로 한다.
기판 레이어의 디바이스 피쳐의 폭을 감소시키기 위해, 본 방법은 적어도 하나의 중간 패턴의 피쳐의 크기가, 하부에 놓인 처리 레이어의 패턴을 에칭하기 전에 레지스트 애싱(ashing)함으로써 감소된다.
공지된 레지스트 애싱 기술에 새로운 방법은 결함시킴으로써, 디바이스 피쳐와 이들 피쳐의 폭 사이의 거리는 감소될 수 있다.
본 발명은 기판의 고밀도 디바이스 패턴을 구성하기 위해 마스크 패턴을 제조하는 문제의 해결 방법에 관한 것이다. 통상, 전자 빔 기록 장치는 레지스트 레지스터에 마스크 패턴을 기록하기 위해 사용된다. 이러한 장치가 고밀도를 가진 마스크 패턴을 기록하는데 사용되면, 이러한 장치의 한정된 해상도 및 이러한 장치의 고유한 근접 효과의 문제는 더 자명해 진다. 근접 효과는 좁게 억제된 위치의 전자 빔의 전자의 상호 간섭에 의한 것이고, 기록 피쳐의 스미어링을 야기시킨다.
본 발명에 따라, 상기 문제는, 다수의 서브 패턴에 만족스러운 방식으로 전사될 수 없는 초기 패턴의 패턴 피쳐를 분배하는 방법에 의해 해결될 수 있고, 상기 방법은 하기의 분배 룰의 조합을 특징으로 한다.
- 서브 패턴의 수는 가능한 작게 한다.
- 각각의 서브 패턴에서, 디바이스 피쳐 및 그와 관련된 피쳐는 각각의 디바이스 피쳐의 전사가 다른 디바이스 피쳐와는 독립적으로 정렬된다.
- 각각의 서브 패턴에서, 디바이스 피쳐는 가능한 한 균일하게 분배된다. 후 자의 조건을 만족시킨다는 것은 최적의 전사 상태가 각각의 서브 패턴에 대해서 세팅될 수 있고, 금지된 대칭부, 주기 및 피쳐 방향이 야기되지 않는다는 것을 의미한다. 용어 관련된 피쳐라는 것은 기판에 전사되지 않지만, 디바이스 피쳐를 최적화하기 위해 또는 이 피쳐의 전사를 향상시키기 위해, 전사 동안 사용되는 모든 피쳐를 의미한다. 관련된 피쳐의 실시예는 기판 레이어의 디바이스 피쳐의 폭, 광 근접 보정 소자 및 스캐터링 바를 제어하는 보조 피쳐이다.
초기, 디자인, 패턴의 피쳐는 다수의 서브 패턴에 분배되고, 각각의 서브 패턴은 초기 패턴보다 더 낮은 밀도를 가지고, 대응하는 서브 마스크는 모든 피쳐를 포함하는 하나의 마스크보다 더 용이하게 제조될 수 있다. 분배 방법은, 하나의 디바이스 패턴을 기판에 연속적으로 이미징하는, 전술한 다중 노출 방법으로 인해서 실제로 적용가능하다.
이 방법이 분리된 다면 영역의 초기 그룹을 포함하는 초기 패턴을 분배하기 위해 사용되면, 제 1 룰은 하기의 단계에 의해 만족될 수 있다.
- 초기 그룹으로부터 제 2 및/또는 제 3 룰을 위배하는 다면 영역을 제거하고, 이들 룰을 만족시키는 다면 영역을 새로운 그룹에 놓는 단계와,
- 나머지 초기 그룹 및 새로운 그룹을 분리된 서브 패턴에 놓는 단계.
분배 방법의 바람직한 실시예는 이하의 단계를 특징으로 한다.
- 다면 영역이 제 2 및 제 3 룰을 위배하는지를 판정하는 단계와,
- 다면 영역이 이들 영역에 대해 발생하는 위배의 수에 따라서, 가장 많은 수의 위배를 가진 다면 영역이 최하위로 랭크되도록 초기 그룹의 다면 영역의 순위 를 매기는 단계와,
- 최하위 순위의 번호를 가지는 다면 영역의 제 2 그룹을 형성하고, 상기 제 2 그룹에서 제 1 및 제 2 룰을 만족시키는 다면 영역에 더 높은 순위를 주는 단계와,
- 초기 그룹에서, 나머지 초기 그룹의 모든 다면 영역이 제 2 및 제 3 룰을 만족시킬 때까지, 나머지 더 높은 순위의 번호에 대해 마지막 단계를 반복해서 제 2 및 다른 그룹을 형성하는 단계.
본 발명은 분배 방법을 수행할 때 획득되고, 전술한 제조 방법을 수행하기 위해 사용되는 리소그래피 서브 마스크의 그룹에 관한 것이다. 가상 전체 마스크가 분리된 다면 영역을 포함하는 마스크 패턴을 가지고, 상기 마스크 패턴은 만족스러운 방식으로 이미징될 수 없는, 리소그래피 서브 마스크의 그룹이 기판의 레이어에 단일 디바이스 패턴을 구성하기 위해 가상 전체 마스크를 공동으로 형성하는 리소그래피 서브 마스크의 그룹은, 다면 영역이 서브 마스크의 각각의 마스크 패턴에 배열되어서 서브 마스크 패턴이 만족스럽게 이미징될 수 있다.
리소그래피 서브 마스크의 그룹의 바람직한 실시예는 디바이스 피쳐와 측면이 접하고, 관련된 디바이스 피쳐의 이미지의 폭을 실질적으로 결정하는 특정 폭을 가지는 보조 피쳐가 설치된 서브 마스크를 포함하는 것을 특징으로 한다.
디바이스 피쳐의 폭은 보조 피쳐를 가진 서브 마스크를 사용해서 제어될 수 있다.
서브 마스크 타입에 관해서, 서브 마스크의 그룹은 다른 실시예를 나타낼 수 있다.
리소그래피 서브 마스크의 그룹의 제 1 실시예는 서브 마스크가 진폭 마스크(amplitude mask)인 것을 특징으로 한다.
가장 흔하게 사용되는 진폭 마스크는 크롬 마스크, 즉 투명 기판 상의 패터닝된 크롬 레이어의 형태로 마스크 패턴을 포함하는 마스크이다.
리소그래피 서브 마스크의 그룹의 제 2 실시예는 서브 마스크가 위상 마스크인 것을 특징으로 한다.
위상 마스크는 마스크 패턴이, 위상 전이된 패턴으로 구성되는 전체 마스크 패턴 영역으로의 일정한 전사를 나타낸다.
리소그래피 서브 마스크의 그룹의 제 3 실시예는 진폭 마스크 및 위상 마스크를 포함하는 것을 특징으로 한다.
이러한 서브 마스크의 그룹은 각각의 서브 패턴용으로 가장 적절한 타입의 마스크로 디바이스 피쳐를 형성하는 성능을 제공한다.
디바이스 피쳐를 정제하기 위해, 크롬 서브 마스크의 그룹은 또한 위상 변이 소자를 구비한 서브 마스크를 포함하는 것을 특징으로 한다.
같은 이유로, 위상 마스크의 그룹은 위상 변이 위치에 진폭 소자를 가지고 있는 위상 마스크를 포함하는 것을 특징으로 한다.
진폭 소자는 거기에 입사되는 진폭을 변화시키는 마스크 표면 영역을 의미한다. 이 영역은 흡수 영역이 될 수 있다. 위상 변이 및 진폭 소자의 조합으로 최상의 피쳐 이미징 품질을 제공한다.
리소그래피 서브 마스크의 그룹은 광학 보정 소자가 설치된 서브 마스크를 포함하는 것을 특징으로 한다.
이미징된 마스크 피쳐의 품질은 너무 작아서 이미징될 수 없는 예컨대, 세리프, 햄머헤드 및 스캐터링 바의 형태인 공지된 광 보정 소자를 사용해서 개선될 수 있다.
본 발명의 이러한 양상 및 그 밖의 양상은 이하에서 설명할 실시예로부터 명백하며, 그 비제한적 일례에 의해 상세히 설명될 것이다.
도 1은 본 방법이 사용할 수 있는 리소그래피 투영 장치의 실시예를 개략적으로 도시하는 도면,
도 1은 본 방법이 사용할 수 있는 리소그래피 투영 장치의 실시예를 개략적으로 도시하는 도면,
도 2a 및 도 2b는 각각 새로운 방법에서 사용하기 위한 제 1 피쳐를 가진 제 1 마스크 패턴 및 제 2 피쳐를 가진 제 2 마스크 패턴의 일부를 도시하는 도면,
도 3a 내지 도 3h는 본 방법의 연속 처리 단계를 도시하는 도면,
도 4는 본 방법에서 사용되는 레이어의 스택의 실시예를 도시하는 도면,
도 5는 위상 마스크의 일부를 도시하는 도면,
도 6은 위상 마스크의 이미지 형성 이론을 도시하는 도면,
도 7은 보조 피쳐가 마련된 위상 마스크의 일부를 도시하는 도면,
도 8은 보조 피쳐의 상호 거리의 함수로서 인쇄된 디바이스 피쳐의 폭을 도시하는 도면,
도 9는 두개의 디바이스 피쳐 및 새로운 방법과 도 7의 마스크에 의해 획득된 그들의 상호거리를 도시하는 도면,
도 10은 계단형 위상 변이를 가지는 위상 마스크 피쳐를 도시하는 도면,
도 11은 세리프 OPC 소자를 가진 마스크 피쳐 밴드를 도시하는 도면,
도 12는 세리프 OPC 소자를 가진 사각 마스크 피쳐를 도시하는 도면,
도 13은 햄머헤드 OPC 소자를 가진 스트립 형상 마스크 피쳐를 도시하는 도면,
도 14는 스캐터링 바를 가진 마스크 패턴의 소형 부분을 도시하는 도면,
도 15는 세리프 및 스캐터링 바를 가진 실제 마스크 패턴의 실제 부분을 도시하는 도면,
도 16은 마스크 패턴 피쳐의 사이징을 도시하는 도면,
도 17은 플립-플롭 회로의 원래의 디자인 패턴을 도시하는 도면,
도 18a 내지 도 18d는 세 개의 서브 패턴상으로의 패턴의 피쳐의 분배를 도시하는 도면,
도 19는 도 17의 마스크 패턴 피쳐를 시판 레이어에 전사하기 위해 사용되는 레이어의 스택을 도시하는 도면,
도 20은 매우 가까운 거리에 있는 부분을 가진 패턴 피쳐 및 패턴 피쳐를 생성하기 위해 사용되는 오버래핑 피쳐를 가진 서브 마스크 패턴을 도시한 도면,
도 21은 레지스트 애싱 기술을 도시하는 도면.
도 1의 개략도는 리소그래피 투영 장치의 일실시예의 가장 중요한 모듈을 도 시하고 있다. 이 투영 장치는 투사 시스템, 예를 들어, 렌즈 투사 시스템(PL)을 수용하는 투사 컬럼을 포함한다. 이미징되는 마스크 패턴(C)을 포함하는 마스크(MA)를 운반하는 마스크 홀더(MH)는 이러한 투사 시스템 위에 배열되어 있다. 마스크 홀더는 마스크 테이블(MT)의 일부를 형성한다. 기판 테이블(WT)은 투영 렌즈 시스템 바로 아래의 투영 컬럼내에 배열되어 있다. 기판 테이블은 기판(W), 예를 들어, 반도체 기판(소위, 웨이퍼)을 홀딩하는 기판 홀더(WH)를 구비하고 있다. 방사선 감응성 레이어(PR), 예를 들어, 포토레지스트 레이어가 기판 상에 코팅된다. 마스크 패턴(C)은 레지스트 레이어에서 여러 회, 다른 IC 영역, 즉, 다이(Wd)에서 매회 이미징되어야 한다. 기판 테이블은, 마스크 패턴이 IC 영역에서 이미징된 후에, 다음 IC 영역이 마스크 패턴과 투영 시스템 아래에 위치될 수 있도록, X 방향과 Y 방향으로 이동가능하다.
이 투영 장치는 방사선 소스, 예를 들어, 머큐리 램프(mercury lamp) 또는 크립톤 플루오르 엑시머 레이저, 렌즈 시스템(LS), 반사체(RE) 및 컬렉터 렌즈(CO)와 같은 엑시머 레이저를 구비한 조명 시스템(illumination system)을 더 포함한다. 조명 시스템에 의해 공급되는 투영 빔(PB)은 마스크 패턴(C)을 조명한다. 투영 시스템(PL)은 기판(W)상의 IC 영역에 이러한 패턴을 이미징한다.
이 투영 장치는 다수의 측정 시스템을 더 구비하고 있다. 하나의 측정 시스템은 마스크 패턴(C)에 대하여 기판의 XY 평면에서의 얼라인먼트를 결정하기 위한 얼라인먼트 측정 시스템이다. 다른 측정 시스템은 기판의 X 및 Y 위치와 방향을 측정하기 위한 간섭계(IF)이다. 기판 상의 방사선 감응성 레이어(PR)와 투영 시스 템의 초점, 즉, 이미지 필드간의 일탈을 결정하기 위한 초점 에러 검출 시스템(도시 생략)이 또한 제공된다. 이러한 측정 시스템은, 기판의 위치 및 방향 그리고 초점이 측정 시스템에 의해 공급되는 신호에 의해 교정될 수 있는 액츄에이터 및 전자 신호 처리 및 제어 회로를 포함하는 서보시스템의 일부이다.
얼라인먼트 검출 시스템은 마스크(MA)내의 2개의 얼라인먼트 마크(M1, M2)를 이용하며, 마크는 도 1의 우측 상단부에 도시되어 있다. 이들 마크는 예를 들어, 회절 격자이지만, 그들 주위와는 광학적으로 차이가 있는 사각형 또는 스트립 형태의 다른 마크로 또한 구성될 수 있다. 얼라인먼트 마크는 바람직하게 2차원, 즉, 마크는 도 1에서 2개가 상호 수직 방향인 X 및 Y 방향으로 연장하고 있다. 기판(W)은 적어도 2개의 얼라인먼트 마크를 포함하며, 그 중 2개, 즉, P1, P2가 도 1에 도시되어 있다. 이들 마크는 마스크 패턴의 이미지가 형성되어야 하는 기판(W) 영역의 외측에 위치하고 있다. 격자 마크(P1, P2)는 바람직하게는 위상 격자이며, 격자 마크(M1, M2)는 진폭 격자이다. 얼라인먼트 검출 시스템은, 2개의 얼라인먼트 빔(b, b')이 마스크 마크(M2)에 대하여 기판 마크(P2)의 얼라인먼트를 검출하고, 마스크 마크(M1)에 대하여 기판 마크(P1)의 얼라인먼트를 각각 검출하는데 사용되는 이중 시스템일 수 있다. 얼라인먼트 검출 시스템을 트래버스한 후, 각각의 얼라인먼트 빔은 제각각 방사성 감지 검출기(3, 3') 상에 입사된다. 각각의 검출기는, 기판 마크가 마스크 마크에 대하여 정렬되는 정도와, 기판이 마스크에 대하여 정렬되는 정도를 표시하는 전기 신호로 관련 빔을 변환한다. 이중 얼라인먼트 검출 시스템은 이러한 시스템에 대하여 보다 상세히 설명되어 있는 미국 특허 제 4,778,275 호에 개시되어 있다.
기판의 X 및 Y 방향을 정확하게 결정하기 위해서, 리소그래피 장치는, 도 1의 블록(IF)으로 개략적으로 표시되는 다축(multiple-axis) 간섭계를 포함한다. 2축 간섭계가 미국 특허 제 4,251,160 호에 개시되어 있으며, 3축 간섭계가 미국 특허 제 4,737,823 호에 개시되어 있다. 유럽 특허 제 0,498,499 호에는 5축 갑섭계가 개시되어 있으며, 이것에 의해 X 및 Y축을 따른 변위와, Z 축을 중심으로 한 회전과 X 및 Y 축을 중심으로 한 경사가 매우 정확하게 측정될 수 있다.
도 1에 도시된 바와 같이, 간섭계의 출력 신호(Si)와 얼라인먼트 검출 시스템의 신호(S3, S3')는 신호 처리 회로(SPU), 예를 들어, 이들 신호를 처리하여 액츄에이터(AC)에 대한 신호(Sac)를 제어하는 마이크로컴퓨터에 공급된다. 이러한 액츄에이터는 기판 테이블(WT)을 통해 XY 평면내에서 기판 홀더(WH)를 이동시킨다.
투영 장치는 투영 렌즈 시스템의 초점면과 방사선 감응성 레이어(PR)의 평면 간의 일탈을 결정하기 위한 초점 에러 검출 시스템(도 1에서는 도시 생략)을 더 구비하고 있다. 이러한 일탈은 예를 들어, 투영 렌즈 시스템과 기판을 서로 Z 방향으로 이동시킴으로써, 또는 투영 시스템의 하나 이상의 렌즈 구성 요소를 Z 방향으로 이동시킴으로써 교정될 수 있다. 투영 렌즈 시스템에 고정될 수 있는 이러한 초점 에러 검출 시스템은 미국 특허 제 4,356,392 호에 개시되어 있다. 기판의 초점 에러와 국부 경사가 검출되는 검출 시스템은 미국 특허 제 5,191,200 호에 개시되어 있다.
디바이스의 동작 속도를 증가시키기 위해 및/또는 이러한 디바이스내의 구성 요소의 개수를 증가시키기 위해, 상세(details), 디바이스의 피쳐 폭, 또는 라인, 및 이웃하는 디바이스 피쳐 간의 거리의 축소에 대한 요구가 점점 증가하고 있다. 도 1에 예로서 도시되어 있는 리소그래피 투영 장치에 의해 만족스럽게 이미징될 수 있는 상세의 소형화는 투영 시스템의 이미징 양 및 분해 능력(resolving power)에 의해 결정된다. 분해 능력, 또는 해상도는 개구수(numerical aperture)를 증가시킴으로써 및/또는 투영 방사선의 파장을 감소시킴으로써 일반적으로 개선된다. 개구수의 추가적인 증가는 실제로 거의 예상되지 않으며, 투영 빔의 파장의 추가적인 감소는 여러 새로운 문제점을 가질 수 있다.
제조될 수 있는 투영 시스템으로 보다 소형의 패턴 상세를 이미징하는 것에 근접한 최근의 개발은 계단형(stepping) 리소그래피 장치 대신에 스텝 앤드 스캐닝 리소그래피 장치를 사용한다. 계단형 장치에서, 풀 필드 조명이 사용되며, 즉, 전체 마스크 패턴이 한 동작으로 조명되고, 기판의 IC 영역 상에 전체적으로 이미징된다. 제 1 IC 영역이 노광된 후에, 다음 IC 영역에 대한 단계가 이루어지고, 즉, 기판 홀더가, 다음 IC 영역이 마스크 패턴 아래에 위치하는 방식으로 이동된다. 이후에, 이 IC 영역은, 기판의 모든 IC 영역이 마스크 패턴의 이미지를 가질 때까지 노광된다. 스텝 앤드 스캐닝 장치에서, 마스크 패턴의 직사각형 또는 원형의 세그먼트 형상의 영역 만이 조명되고, 그래서, 기판 IC 영역의 대응하는 서브 영역이 각각의 시간에 노광된다. 마스크 패턴 및 기판은, 투영 시스템의 배율을 고려하면서, 투영 빔을 통해 동시에 이동된다. 계속되는 처리에서, 마스크 패턴의 다 음 서브 영역은 관련 IC 영역의 대응하는 서브 영역 상에 각각의 시간에 이미징된다. 이러한 방식으로 IC 기판상에 전체 마스크 패턴을 이미징한 후에, 기판 홀더는 계단형 이동을 수행, 즉, 다음 IC 영역의 시작부가 투영 빔 내로 이동된다. 그 다음, 마스크는 예를 들어, 초기 위치로 설정되고, 그 이후에, 상기 다음 IC 영역은 스캔 노광된다. 이미지 필드의 중심부만이 스텝 앤드 스캐닝 방법을 사용하고, 이 중심부만이 광학적인 수차(aberration)에 대해 교정될 필요가 있기 때문에, 상대적으로 큰 개구수가 사용될 수 있다. 이러한 방식으로, 필요한 화질로 이미징될 수 있는 디바이스의 피쳐 폭과 그들의 공간이 어느 정도 감소될 수 있다. 그러나, 디바이스 패턴의 밀도를 증가시키는 방법은 IC 및 다른 디바이스를 생성하기에는 충분하지 않을 것이다. 또한, 광학적인 수차와 같은 본 장치의 불완전성과 리소그래피 처리의 불완전성으로 인해, 개구수, 파장 및 스캐닝 이론에 의해 설정되는 이론적인 임계값에는 실제로 도달되지 않을 것이다.
디바이스 패턴의 밀도를 상당히 증가시키는 것으로 인한 문제점은, 실질적으로 즉, 제한된 수의 서브 패턴 상에 초기 디바이스 패턴의 피쳐를 배분하는 새로운 방법 및 기판내의 대응하는 서브 마스크의 중첩 전사(transfer)의 새로운 방법에 의해 해결될 수 있다. 전사 방법은 2개의 이웃하는 디바이스 피쳐, 즉, 스트립을 기준으로 설명될 것이다. 이들 스트립 형상의 피쳐 각각은 분리된 마스크 패턴의 일부를 형성한다.
도 2a는 제 1 피쳐(10) 만을 구비한 제 1 마스크 패턴(C1)의 초소형 부분에 대한 정면도이다. 가장 단순한 경우에, 마스크는 크롬 마스크이며, 피쳐(10)는 크 롬 레이어(12)내의 스트로크 형상의 개구이다. 도 2b는 제 2 피쳐(14)를 구비한 제 1 마스크 패턴(C2), 즉, 크롬 레이어(16)내의 스트로크 형상의 개구를 도시하고 있다.
도 3a는 마스크 피쳐를 기판으로 전사하는데 사용되는 스택 레이어의 단면을 도시하고 있다. 도면에서, 참조 부호(20)는 기판, 예를 들어, 반도체 기판의 최상부를 나타낸다. 레이어(22)는, 제 1 반사 방지 레이어(24)로 코팅되는 제 1 처리 레이어, 예를 들어, 폴리실리콘 레이어이다. 레이어(26)는 바람직하게 제 1 처리 레이어와 동일 재료인 제 2 처리 레이어다. 제 2 처리 레이어는 제 1 반사 방지 레이어와 동일 재료인 제 2 반사 방지 레이어(28)로 코팅된다.
마스크 피쳐(10, 14)는 아래의 방법으로 제 1 처리 레이어(22)로 전사된다. 스택 레이어는 레지스트 레이어(30)를 구비하며, 제 1 마스크 패턴은 이 레이어에서 이미징된다. 레지스트 레이어는 마스크 패턴(C1)내의 피쳐(10)의 위치에 대응한 위치에서 방사선의 스트로크로 조명된다. 레지스트 및 레지스트 스트립의 현상(development) 후, 즉, 포지티브 레지스트의 경우에 조명되지 않은 레지스트 레이어의 일부를 제거한 후에, 레지스트 재료의 스트로크(32)는 도 3b에 도시된 바와 같이 레이어(28)상에 남는다. 반사 방지 레이어(28)는 그 다음에 에칭되고, 제 2 처리 레이어(26)가 에칭 마스크로서 레지스트 패턴을 이용하여 에칭된다. 피쳐(10) 및 제 1 마스크 패턴의 다른 피쳐(도시 생략)는, 도 3c에 도시된 바와 같이, 피쳐(35), 즉, 처리 레이어(26) 재료의 릿지(ridge)로 전사된다. 이 릿지의 최상부에는, 반사 방지 재료의 스트로크(34)가 여전히 남아있다. 다음 단계에서, 레지스트 재료의 스트로크(32)가 스트립된다. 레지스트가 유기 재료이고 반사 방지 레이어가 무기 재료로 구성되어 있기 때문에, 레지스트는 반사 방지 레이어에 영향을 주지 않고 용이하게 제거될 수 있다. 도 3d에 도시된 바와 같이, 레지스트의 제거 후에, 피쳐(35)의 위치와 최상부 표면의 다른 위치 모두에서, 남은 스택 레이어가 반사 방지 레이어로 구성된다. 패터닝된 레지스트 레이어(32)를 통해 처리 레이어를 에칭하는 대신에, 패터닝된 레지스트 레이어를 통해 반사 방지 레이어 만을 에칭하고 그 다음에 레지스트 레이어를 스트립하는 것이 또한 가능하며 바람직하다. 처리 레이어는 처리 레이어에 대해 소위 하드(hard) 마스크를 형성하는 패터닝된 반사 방지 레이어(34)를 통해 에칭된다.
제 1 피쳐(35)가 이러한 방식으로 전사된 후에, 스택 레이어는 도 3e에 도시된 바와 같이, 새로운 레지스트 레이어(36)로 코팅된다. 마스크 피쳐(14)를 포함하는 제 2 마스크 패턴은 이 레지스트 레이어에 이미징된다. 레지스트 레이어(36)의 현상과 이 레이어의 노광 부분의 제거 후에, 레지스트 재료의 스트로크(38)는 도 3f에 도시된 바와 같이, 반사 방지 레이어(24) 상에 남는다. 그 다음, 반사 방지 레이어(24)와 제 1 처리 레이어(22)는 피쳐(35)의 혼합 구조(최상부에 반사 방지 레이어(34)를 구비함)와 레지스트 스트로크(38)를 에칭 마스크로서 이용하여, 에칭된다. 반사 방지 레이어(34)와 제 2 처리 레이어(35)는 반사 방지 레이어(24)와 제 1 처리 레이어(22)의 에칭과 동시에 제거된다. 패터닝된 레지스트 레이어(38)는 그 다음에 스트립된다. 마스크 피쳐(10, 14)는 디바이스 피쳐(40, 44)에 각각 전사된다. 이들 디바이스 피쳐는 처리 레이어(22) 재료의 릿지이다. 디바이스 피쳐 모두는 도 3g에 도시된 바와 같이, 반사 방지 재료(42, 46)의 스트로크에 의해 각각 커버된다. 추가로 전사되어야 할 피쳐가 없는 경우에, 반사 방지 재료의 스트로크(42, 44)는 제거되어, 필요한 구조를 기판의 최상부 레이어에 형성하는 2개의 디바이스 피쳐(40, 44)가 남게 된다.
디바이스 피쳐(40, 44)에 대응하는 마스크 피쳐는 더 이상 동시에 이미징될 필요가 없기 때문에, 피쳐(40, 44) 간의 최소 거리(d)를 결정하는 것은 더 이상 투영 시스템의 해상도가 아니다. 이 최소 거리는, 마스크 피쳐(14)가 제 2 처리 레이어(26)내에 이미 구성되어 있는 디바이스 피쳐(35)에 대하여 위치될 수 있는 정확도에 의해 결정된다. 매우 개선된 얼라인먼트 서보 시스템을 가진 리소그래피 투영 장치가 이용가능하다. 이러한 시스템으로, 10 nm 이상의 단일 머신 오버레이 정확도를 얻을 수 있으며, 즉, 하부의 이미 구성된 디바이스 피쳐에 대한 레지스트 레이어내의 피쳐의 위치에 있어서의 에러가 10 nm보다 적게 된다. 이러한 정확한 얼라인먼트 서보 시스템에 의한 새로운 방법을 이용함으로써, 디바이스 피쳐간의 50 nm 정도의 최소 거리(d)가 얻어질 수 있다. 새로운 방법은 이미 이용가능한 얼라인먼트 서보 시스템의 정확도를 최적으로 이용한다.
이 방법은 본래의 반사 방지 레이어가 레지스트 레이어의 각각의 조명 동안에 레지스트 레이어 아래에 존재한다는 이점과, 처리 레이어를 에칭하는데 이용되는 에칭 마스크의 높이가 작아진다는 이점을 가지고 있다. 예를 들어, 에칭 마스크의 높이는 반사 방지 레이어와 처리 레이어의 두께의 합 만큼 작을 수 있다. 에칭 마스크의 작은 높이로 인해, 광학 근접 효과가 무시될 수 있다.
도 3a 내지 도 3h의 실시예에서와 같이, 2개의 이웃하는 디바이스 피쳐를 실현하기 위해 2개의 마스크 패턴과 하나의 얼라인먼트 서보 시스템을 이용함으로써, 마스크 패턴 설계에 대하여 최대의 자유도를 제공한다. 디바이스 패턴이 작은 주기를 가진 주기 패턴인 경우에, 제 1 디바이스 피쳐가 구성된 후에, 하나의 마스크 패턴을 이용하는 것과, 2개의 디바이스 피쳐간의 필요한 거리와 동일한 거리에 걸쳐서, 이 패턴을 이동시키는 것이 가능하다.
각각의 반사 방지 레이어(24, 28)는 하나의 반사 방지 필름과 그 필름의 최상부 위의 하나의 박막 산화 레이어의 이중 레이어일 수 있다. 산화 레이어는 하부 처리 레이어가 패터닝될 때 이 이중 레이어 위에 코팅되는 레지스트 레이어와 반사 방지 필름 사이를 절연한다. 또한, 산화 레이어는 반사 방지 필름의 불필요한 에칭을 방지하는 에칭 차단 레이어를 형성한다.
반사 방지 필름은 무기 재료, 예를 들어, 실리콘-산화-질화물(silicon-oxide-nitride)(SizOxNy)로 구성된다. 이 재료의 특정 실시예, 즉, 실리콘 질화부(z=1, x=0, y
1)는 바람직하게 반사 방지 필름에 사용된다. 이 재료는 리소그래피 분야에서 이미 사용되고 있고, 또한 본 방법을 구현하는데 매우 적합하다.
도 4는 이중 반사 방지 레이어를 포함하는 스택 레이어를 도시하고 있다. 참조 부호(20)는 실리콘 기판, 즉 웨이퍼를 나타낸다. 처리 레이어(22)로부터 기판을 절연하는 소위 게이트 산화물의 초박막 레이어(21)는 이 기판과 예를 들어, 폴리실리콘으로 이루어진 제 1 처리 레이어(22) 사이에 배열될 수 있다. SiN 반사 방지 필름(24')과 최상부 산화 레이어(25)는 제 1 처리 레이어의 최상부 상에 배열되어 있다. 제 2 처리 레이어(26)는 최상부 산화 레이어(25) 상에 배열되어 있다. SiN 반사 방지 필름(28')과 최상부 산화 레이어(29)는 처리 레이어(26)의 최상부 상에 배열되어 있다. 레지스트 레이어(30)는 이중 레이어 상에 코팅된다.
스택 레이어의 실시예에서, 게이트 산화 레이어(21)는 2 nm의 두께를 가지고 있다. 폴리실리콘의 처리 레이어(22, 26)는 100 nm 및 200 nm의 두께를 각각 가지고 있다. 각각의 반사 방지 필름(24', 28')은 23 nm의 두께를 가지고 있으며, 그들의 최상 레이어(25, 29)는 12 nm의 두께를 가지고 있다. 이 실시예에서, 에칭 마스크는 55 nm의 최대 높이를 가지고 있다. 제 1 마스크 패턴 피쳐(10)가 레지스트 레이어(30)에 이미징되고, 이 레이어가 현상된 후에, 최상부 산화 레이어(29)가 20 m초 동안 건식 에칭된다. 그 다음, 레지스트는, 표준 레지스트 스트립을 이용하여 스트립되고, 스택은 습식 세정된다. 제 2 폴리실리콘 처리 레이어(26)는 패터닝된 최상부 산화 레이어(29)와 반사 방지 필름(28')에 의해 형성된 하드 마스크를 통해, 5초의 세정 단계와, 10초의 메인 에칭 단계와, 10초의 초과 에칭 단계로 에칭된다. 이러한 에칭 동안에, 스택 상에는 레지스트가 존재하지 않는다. 제 2 마스크 패턴 피쳐(14)가 제 2 레지스트 레이어(36)에 이미징되고, 이 레이어가 현상된 후에, 최상부 산화 레이어(25)가 레이어(29)와 동일한 방식으로 에칭된다. 제 2 처리 레이어(26)의 5배의 두께인 제 1 폴리실리콘 처리 레이어(22)는 패터닝된 산화 레이어(25)와 반사 방지 필름(24')을 통해 30초의 메인 에칭 단계와 30초의 초과 에칭 단계로 에칭된다.
디바이스 피쳐 패턴의 밀도는 이웃하는 디바이스 피쳐 간의 거리에 의해서만 결정되는 것이 아니라, 디바이스 피쳐의 폭에 의해 또한 결정된다. 2개의 이웃하는 마스크 패턴 피쳐의 레지스트 레이어에 형성된 이미지의 콘트래스트는 감소하며, 피쳐간의 거리가 감소할 때, 처리 레이어내에 형성된 이들 피쳐의 폭은 증가한다. 상기 콘트래스트는 투과 마스크(transmission mask)인 종래의 순수(pure) 크롬 마스크 대신에, 위상 변이 구성 요소를 구비한 크롬 마스크를 이용함으로써 개선될 수 있다. 광학 리소그래피로 형성된 이미지의 콘트래스트를 향상시키는 기술은 Levenson 외 다수인에 의해서 문헌: "Improving resolution in Photolithography with a Phase-Shifting Mask" in IEEE Transactions on Electron Devices, Vol.ED-29, no.12, December 1982, pp 25-32에 먼저 제시되어 있다. 종래의 투과 마스크는 바람직하게 개구를 가진 불투명한 크롬 레이어에 의해 커버되는 예를 들어, 투명한 수정 기판을 포함한다. 이들 개구는 원하는 강도 패턴과, 기판의 하나의 레이어에서 인쇄되는 디바이스 패턴을 제한한다. 이러한 투과 마스크를 전자기 방사선으로 조명할 때, 이 방사선의 전계는 모든 개구에서 동일 위상을 갖는다. 그러나, 개구의 에지에서의 방사선의 회절과 투영 렌즈 시스템의 제한된 해상도로 인해, 기판 레벨에서의 전계 패턴이 스프레드(spread)된다. 단일의 작은 마스크 개구는 기판 레벨에서 보다 넓은 강도 분배를 제공한다. 인접 개구에 의해 회절되는 파(waves) 간의 구조적인 간섭은 기판 레벨에서 개구의 투영 간의 전계를 가속시킨다. 강도 패턴이 전계의 제곱에 비례하기 때문에, 2개의 인접 마스크 개구의 패턴은 매우 높은 정도로 고르게 스프레드되고, 투영 개구의 위치에서 2개의 현저한 피크를 나타내지 않는다.
디바이스 피쳐 패턴의 밀도는 이웃하는 디바이스 피쳐 간의 거리에 의해서만 결정되는 것이 아니라, 디바이스 피쳐의 폭에 의해 또한 결정된다. 2개의 이웃하는 마스크 패턴 피쳐의 레지스트 레이어에 형성된 이미지의 콘트래스트는 감소하며, 피쳐간의 거리가 감소할 때, 처리 레이어내에 형성된 이들 피쳐의 폭은 증가한다. 상기 콘트래스트는 투과 마스크(transmission mask)인 종래의 순수(pure) 크롬 마스크 대신에, 위상 변이 구성 요소를 구비한 크롬 마스크를 이용함으로써 개선될 수 있다. 광학 리소그래피로 형성된 이미지의 콘트래스트를 향상시키는 기술은 Levenson 외 다수인에 의해서 문헌: "Improving resolution in Photolithography with a Phase-Shifting Mask" in IEEE Transactions on Electron Devices, Vol.ED-29, no.12, December 1982, pp 25-32에 먼저 제시되어 있다. 종래의 투과 마스크는 바람직하게 개구를 가진 불투명한 크롬 레이어에 의해 커버되는 예를 들어, 투명한 수정 기판을 포함한다. 이들 개구는 원하는 강도 패턴과, 기판의 하나의 레이어에서 인쇄되는 디바이스 패턴을 제한한다. 이러한 투과 마스크를 전자기 방사선으로 조명할 때, 이 방사선의 전계는 모든 개구에서 동일 위상을 갖는다. 그러나, 개구의 에지에서의 방사선의 회절과 투영 렌즈 시스템의 제한된 해상도로 인해, 기판 레벨에서의 전계 패턴이 스프레드(spread)된다. 단일의 작은 마스크 개구는 기판 레벨에서 보다 넓은 강도 분배를 제공한다. 인접 개구에 의해 회절되는 파(waves) 간의 구조적인 간섭은 기판 레벨에서 개구의 투영 간의 전계를 가속시킨다. 강도 패턴이 전계의 제곱에 비례하기 때문에, 2개의 인접 마스크 개구의 패턴은 매우 높은 정도로 고르게 스프레드되고, 투영 개구의 위치에서 2개의 현저한 피크를 나타내지 않는다.
도 5는 위상 변이 구성 요소를 구비한 크롬 마스크의 작은 부분을 도시하고 있다. 이 마스크는 크롬 레이어(42)에 의해 커버되는 투명 기판(40)을 포함한다. 이 레이어 내의 개구(44, 46)는 마스크 패턴의 2개의 피쳐를 구성한다. 2개의 개구 중 하나는 투명한 위상 변이 구성 요소(48)로 커버된다. 이 구성 요소는 인접하는 개구(44, 46)를 통해 투과되는 파가 서로 180°의 위상차가 있도록, λ/2(n-1)의 두께(d)를 가지며, 여기서, n은 구성 요소 재료의 굴절율이며, λ은 투영 방사선의 파장이다. 구조적인 간섭은, 웨이퍼 레벨에서의 전계와 개구의 투영 간의 강도가 최소화되도록, 인접하는 개구에 의해 회절되는 파 사이에 발생한다. 투영 시스템은 위상 시프터를 가지지 않은 대응 마스크보다 양호한 해상도와 높은 콘트래스트를 가진 위상 변이 마스크의 이미지를 투영할 것이다.
유럽 특허 제 0.680.624 호에 개시된 "무크롬(chrome-less)" 위상 변이 마스크는 콘트래스트 및 피쳐 폭에 대하여 유사한 개선점을 제공할 것이다. 이러한 마스크의 디바이스 구조를 한정하는 패턴 구조는 크롬, 또는 다른 불투명한 재료의 패턴 구조를 포함하지 않지만, 패턴은 위상 전이부의 패턴이다. 도 6은 하나의 위상 전이부를 가진 위상 마스크의 작은 부분, 또는 마스크 피쳐(52)를 도시한다. 참조 번호(50)는 투명한 마스크 기판을 나타낸다. 위상 전이부는 기판의 표면(54)과 오목부(55) 간의 전이부이다. 이 영역의 깊이는 e로 표시된다. 마스크가 투영 빔(PB)에서 투명하기 때문에, 전이부는 이 빔에 대한 위상 전이부이다. 이것은 오목부(55)를 관통한 투영 빔(PB)의 일부는 표면(24)을 관통한 빔 일부와 다른 위상 을 가진다. 빔 일부간의 위상차 Φ(단위 라디안)는 다음과 같다.
여기서, n2는 마스크 기판의 굴절율이며, n1은 일반적으로 공기중에서 n1=1인 주위 매체의 굴절율이며, λ는 전자기 방사선의 빔인 투영 빔의 파장이다.
위상 구조를 관통한 후에, 위치 x의 함수로서의 빔의 전계 벡터(E)의 크기는 그래프(57)의 변화량을 나타낸다. 그래프에서의 수직 슬로프(58)의 위치는 위상 전이부(52)의 위치에 대응한다. 도 6에서 단일의 하프 렌즈 구성 요소에 의해 개략적으로 표현된 투영 시스템(PL)을 관통한 후에, 위치 x의 함수로서의 전계 벡터(E')의 크기는 그래프(60)의 변화량을 나타낸다. 그래프(57)의 수직 슬로프(58)는 그래프(60)에서의 경사진 슬로프(61)로 변환되어 있다. 이것은 투영 렌즈 시스템(PL)이 이상적인 시스템은 아니지만, 포인트 스프레드 함수를 가지고 있다는 사실의 결과이다. 포인트는 하나의 포인트로서 이미징되지 않지만, 그 방사선은 에어 패턴에 걸쳐서 다소 스프레드된다. 투영 시스템이 이상적이라면, 전계 벡터(E')는 점선(62)로 나타낸 바와 같이 수직일 것이다. 전계 벡터(E')의 크기가 투영 빔의 진폭을 나타내고, 그 결과, 그래프(60)는 레지스트 레이어(30)(36)의 평면에서의 위치 함수로서 빔의 진폭을 나타낸다. 빔의 강도가 진폭의 제곱과 같기 때문에(I=E2), 강도는 위치 x의 함수로서, 그래프(64)의 변화량을 나타낸다. 그래프(60)의 에지(61)는 대향 슬로프(65, 66)를 가진 2개의 에지에서 변경되고, 이것은 위상 변이 마스크 패턴의 선형 위상 전이부가 특정 폭(wi)을 가진 스트로크에서 이미징된다는 것을 의미한다.
투과 패턴 대신에, 반사 위상 변이 마스크 패턴, 즉, 오목부(55)와 주변 영역(54) 모두가 반사하는 패턴이 사용될 수 있다. 후자의 경우에, 오목부의 최적의 깊이, 또는 높이는 파장의 1/4이다.
위상 변이 마스크는 위상 전이부의 위치에서의 진폭 구성 요소(예를 들어, 크롬)를 또한 구비할 수 있다. 도 6에서 파선으로 도시된 이러한 진폭 구성 요소(56)는 방사선의 입사를 차단한다. 위상 전이부 및 진폭 구성 요소의 조합으로, 진폭 구성 요소는 디바이스 피쳐의 위치를 결정하고, 위상 전이부 구성 요소는 이 피쳐의 폭을 결정한다.
구체적인 응용예에서, 레지스트 레이어내에 이미징되는 스트립의 폭은 특히 투영 시스템의 개구수와 조명의 고유값에 의존한다. 고유값, 즉, σ-는 투영 시스템의 동공(pupil)과 이 시스템의 개구의 평면에서의 투영 빔의 횡단면 비율이다. σ은 투영 시스템이 투영 빔에 의해 채워지는 정도를 나타내고, 일반적으로 1보다 작다. 레지스트를 현상하고 에칭한 후의 기판의 관련 레이어에 형성된 디바이스 피쳐의 폭, 예를 들어, 트랜지스터 게이트는 리소그래피 투영 장치에 사용된 노광 도우즈에 또한 의존한다. 노광 도우즈는 투영, 또는 노광, 방사선의 양이며, 이것은 이 영역상에 마스크 피쳐를 이미징하는 동안 레지스트 레이어 영역 상에 입사된다. 개구수의 파라미터 값, 고유값 및 노광 도우즈가 일단 설정되면, 위상 마스크 패턴의 모든 위상 전이부는 기판 레이어내의 스트립으로 전사되며, 모두는 동일 폭을 가지고 있다. 예를 들어, 248 nm의 노광 파장에서, 개구수(NA=0.63)와 고유값(σ=0.35), 및 100nm 정도의 피쳐 폭을 얻을 수 있다. 그러나, 실제로, 상이한 폭 을 가진 디바이스 피쳐, 예를 들어, 상이한 게이트 길이를 가진 트랜지스터 게이트가 하나의 IC 디바이스에서 필요하다. 또한, 피쳐 폭의 추가 축소가 필요하다.
2개의 보조 피쳐를 위상 전이부에 부가하는 기술에서, 디바이스 피쳐의 최소 폭은 상당히 감소될 것이며, 이 폭은 상술한 파라미터를 변경시키지 않고, 상당한 범위에 걸쳐서 변경될 것이다.
도 7은 전이부의 양 측면에서 이러한 보조 피쳐(70, 71)를 구비한 도 6의 위상 전이부를 나타낸다. 이들 피쳐는 작은 폭(서브 해상도)을 가지고 있어서, 포토레지스트에서는 이와 같이 이미징되지 않지만, 회절 효과를 가지고 있어서, 소위 스캐터링 바(scattering bars)라고 할 수 있다. 이들은 크롬으로 구성될 수 있으며, 예를 들어, 300nm의 폭을 가지고 있다. 바(70, 71)는 위상 전이부(52)에 대해 대칭적으로 배열되어 있으며, 상호 거리는 예를 들어, 2.5㎛이다. 바(70)는 마스크 기판의 상위 표면(54) 상에 놓인다. 바(71)를 지원하기 위해서, 마스크 기판 재료의 소형 컬럼(73)은 위상 전이를 만들 때 세이브되어야 한다. 이 컬럼의 면적은 예를 들어, 습식 에칭으로 최적화될 수 있다.
위상 전이부(52)에 속하는 스캐터링 바(70, 71)는 레지스트 레이어에서 전사되지 않지만, 전이부의 이미지에 대해 영향을 준다. 스캐터링 바 상에 입사하는 노광 방사선의 일부는 도 6의 강도 피크(57)를 향하며, 원(original) 강도 피크의 방사선과 간섭하여 피크를 변경시킨다. 보조 피쳐를 부가하는 기술은 레지스트 레이어에 형성된 피쳐의 이미지 폭과, 순간적으로 구성되는 기판 레이어내에 인쇄되는 디바이스 피쳐의 폭이 한 쌍의 스캐터링 바 간의 상호 거리에 의해 주로 결정된다는 사실에 근거한다. 또한, 스캐터링 바의 폭, 이들 바의 투과, 및 이들 바에 의해 생성되는 위상 변이는 레지스트에 형성된 디바이스 피쳐의 이미지의 폭에 영향을 미친다.
위상 전이부(52)에 속하는 스캐터링 바(70, 71)는 레지스트 레이어에서 전사되지 않지만, 전이부의 이미지에 대해 영향을 준다. 스캐터링 바 상에 입사하는 노광 방사선의 일부는 도 6의 강도 피크(57)를 향하며, 원(original) 강도 피크의 방사선과 간섭하여 피크를 변경시킨다. 보조 피쳐를 부가하는 기술은 레지스트 레이어에 형성된 피쳐의 이미지 폭과, 순간적으로 구성되는 기판 레이어내에 인쇄되는 디바이스 피쳐의 폭이 한 쌍의 스캐터링 바 간의 상호 거리에 의해 주로 결정된다는 사실에 근거한다. 또한, 스캐터링 바의 폭, 이들 바의 투과, 및 이들 바에 의해 생성되는 위상 변이는 레지스트에 형성된 디바이스 피쳐의 이미지의 폭에 영향을 미친다.
도 8은 스캐터링 바의 상호 거리(p)의 함수로서, 인쇄된 디바이스 피쳐의 폭, 소위 라인 폭, wIF의 변화량을 도시하고 있다. 예를 들어, 바의 폭(wIF)은, 투영 시스템이 M=1/4의 배율을 가지고 있다면, 기판 레벨에서 90 nm이며, 마스크 레벨에서 360 nm이다. 파선의 그래프(Vs)는 컴퓨터 시뮬레이션에서 얻어진 라인 폭을 나타내며, 실선의 그래프(Ve)는 실험치로부터 얻어진 라인 폭을 나타낸다. 이 실험치는 고유값 σ=0.35와 개구수 NA=0.63인 계단형 리소그래피 장치를 이용하여 실행되었다. 초점의 실험 깊이는 최소 폭을 가진 피쳐에 대하여 대략 0.5㎛이였다. 노광 도우즈에 대한 범위는 대략 10%이였다.
도 8의 그래프(Ve)는 상호 거리(p)가 증가하면, 인쇄된 디바이스 피쳐 폭(wIF)은 감소한다는 것을 도시하고 있다. 또한, 인쇄된 피쳐 폭은 스캐터링 바 간의 거리(p)를 250 nm 내지 600 nm(기판 레벨에서)의 범위에서 단순히 변화시킴으로써, 270 nm 내지 50 nm 범위내의 임의의 값으로 정확하게 설정될 수 있다는 것을 나타내고 있다. 한 쌍의 스캐터링 바에 의해, 인쇄된 디바이스 피쳐 폭을 넓은 범위에서 선택할 수 있으며, 이 범위의 최대 폭은 최소 폭보다 5배 이상 될 수 있다.
예를 들어, 도 9는, 스캐터링 바를 가진 위상 마스크와 새로운 이중 노광이 사용된 폴리실리콘의 제 1 처리 레이어에서 에칭된 2개의 디바이스 피쳐(80, 81)의 단면을 도시하고 있다. 도면으로, 대략 60 nm의 폭과 대략 60 nm의 상호 거리(p) 를 가진 디바이스 피쳐가 제조될 수 있다는 것을 알 수 있다. 이들 디바이스 피쳐를 인쇄하기 위해서, 도 4의 스택 레이어와, 그 스택에 대한 처리 단계가 사용되었다. 사용된 투영 장치는 248 nm의 파장에서 동작하고 NA=0.63의 개구수와 σ=0.35의 고유값을 가진다.
전술된 바와 같이, 인쇄된 디바이스 피쳐의 폭은 스캐터링 바 사이의 거리 p에 의해 주로 결정된다. 그러나, 이들 바의 폭(wb), 그들의 전사 및 투영 빔에서 이들 바에 의해 유도되는 위상 변이는 마지막 폭에 영향을 미친다. 파라미터 wb, 전사 및 위상은 인쇄된 디바이스 피쳐의 폭을 미세하게 튜닝하는데 사용될 수 있다.
원리적으로, 보조 피쳐는 불투명 바 또는 스트립 대신에 위상 변이에 의해 구성될 수 있다. 이들 위상 변이 보조 피쳐의 폭은 이러한 피쳐가 레지스트 레이어에 이미징되는 것을 방지하기 위해 초소형이 되어야 한다. 이는 위상 변이의 형태로 보조 피쳐를 가지는 마스크 패턴을 제조하는 것을 어렵게 한다.
전사 마스크의 경우에, 주위보다 더 낮은 전사를 가지는 보조 피쳐는 불투명한 것보다 더 유효한 대안인 보조 피쳐를 형성한다. 더 낮은 전사 보조 피쳐는 소위 감쇄(attenuated) 보조 피쳐가 될 수 있고, 소위 감쇄 위상 마스크의 디바이스 피쳐와 비교할 수 있다. PCT 특허 출원 WO 99/47981 호 공보에 개시된 바와 같이, 감쇄 위상 마스크는 위상 마스크의 특정 실시예이다.
마스크 패턴 피쳐가 그 주변의 전사보다 예컨대, 5% 더 작은 전사를 가지는 스트립에 의해 구성된다. 이러한 마스크 패턴 피쳐는 투영 빔상에서 위상 효과와 진폭 효과를 모두 가진다.
본 발명의 방법 및 도 3 및 도 4에 따른 레이어의 스택의 특정 구조는 제 3, 제 4 등의 서브 마스크의 사용 및 제 3, 제 4 등의 레지스트 레이어에 마스크를 이미징하는 것을 가능하게 한다. 제 3, 제 4 등의 반사 방지 레이어(도 3)는 물론 제 3, 제 4 등의 처리 레이어, 또는 반사 방지 레이어와 최상부 산화 레이어는 도 3 또는 도 4의 레이어의 스택에 추가될 수 있다. 처리 레이어를 에칭하기 위한 모든 에칭 마스크가, 처리 레이어의 두께와 반사 방지 레이어의 두께의 합과 같은, 작은 형상을 하고 있기 때문에, 에칭은 매우 정확한 방식을 수행될 수 있다. 소망의 수의 사용된 서브 마스크 및 레이어의 스택의 연속 노출의 수는 전체 마스크 패턴의 복잡도 및 밀도를 따른다. 전체 마스크 패턴의 복잡도 및 밀도는 기판 레이어에 구성될 디바이스 패턴의 피쳐에 의해서만 결정되는 것이 아니라, 다른 목적으로 마스크 패턴에 추가될 수 있는 다른 피쳐에 의해서도 결정된다.
가장 간단한 마스크 패턴용 마스크 구조는 예컨대, 크롬과 같은 전사 마스크이다. 소위 바이너리 마스크라 불리는 전사 마스크의 패턴 피쳐가 이미징될 것이고, 이는 관련된 기판 레이어에 구성되는 디바이스 피쳐의 피쳐에 대응한다. 전사 서브 마스크의 대안은 반사 및 비반사 영역의 패턴을 포함하는 반사형 서브 마스크이다. 반사형 마스크는 바이너리 마스크 카테고리에 속하기도 한다.
보다 복잡한 마스크 패턴용 마스크 구조는 위상 변이 소자가 제공된 전사 마스크 또는 반사형 마스크이다. 위상 변이 소자를 제공한다는 것은 마스크 패턴의 밀도가 증가한다는 것을 의미한다.
보다 복잡한 마스크 패턴용 마스크 구조는 위상 변이 소자가 제공된 전사 마스크 또는 반사형 마스크이다. 위상 변이 소자를 제공한다는 것은 마스크 패턴의 밀도가 증가한다는 것을 의미한다.
더 복잡한 마스크 패턴용 마스크 구조는 전사 마스크 또는 반사형 마스크가 될 수 있는 위상 마스크이다. 전사 위상 마스크는 도 6을 참조로 설명되었다. 이 도면은 마스크 표면(54)으로부터 오목 영역(55)까지의 하나의 수직 전이부만을 도 시하고, 이 전이부는 레지스트 레이어의 스트립 형상 조명(68)을 구현하기 위해 사용된다. 그러나, 기판 레이어에 스트립 및 대응하는 디바이스 피쳐를 작성하기 위해 사용되는 마스크 영역은, 도 10에 도시된 바와 같이 오목부(55)로부터 마스크 표면(54)으로 제 2 전이부를 포함한다. 본 도면에서, 제 1 전이부는 수직 세로선(53)으로 표시되고, 제 2 전이부는 수직 점선(56)으로 표시되어 있다. 제 2 전이부가 레지스트 레이어에 이미징되는 것을 방지하기 위해, 180°의 위상 변이를 야기시키는 전이부(56)는 더 작은 위상 변이를 야기시키는 다수의 서브 전이부로 분할될 수 있다. 예컨대, 세 개의 서브 전이부(591, 592, 593)는 오목 영역(55)의 후미 에지에서 나타날 수 있다. 서브 전이부로부터의 프로젝션 빔 부분은 다른 위상을 가지고, 서브 전이부의 영역으로부터의 방사선은 스미어링되어서 도 6의 영역(68)과 같이 작은 영역으로 집중될 것이다. 서브 전이부를 위해 추가적인 마스크 패턴의 공간이 필요하다. 일부 공간은 보조 피쳐, 또는 도 7의 위상 마스크의 바(70, 71)에 필요하고, 이 보조 피쳐는 디바이스 피쳐의 폭을 제어하는데 사용된다.
광 리소그래피 투영 장치의 투영 시스템이 해상 경계에 사용되기 때문에, 마스크 패턴 피쳐를 이미징하는 것은 더 이상 완벽하지 않고, 특히 이들 피쳐의 에지에서의 수차에 의해 조정된다. 예컨대, 도 11에 도시된 바와 같이, 피쳐의 90°밴드(90)는 곡선형 밴드(92) 및 사각 피쳐 영역(96)이 도 12에 도시된 바와 같이 원형 영역(98)과 같이 이미징될 수 있다. 이 수차를 보정하기 위해, 소형의 소위 광 근접 조정(OPC) 소자(93, 99)는 각각 원래의 마스크 패턴에 추가될 수 있다. OPC 소자(93, 99)는 세리프 형이라 불린다. 도 13에 도시된 바와 같이, 스트립 형상 마스크 패턴 피쳐의 직선형 에지(101)는 곡선형 에지(103)로 이미징될 수 있다. 소위 햄머헤드라 불리는 OPC 소자(105)는 직선형 에지를 가지는 이미지를 획득하기 위해 원래의 마스크 패턴에 추가된다. 도 4에 도시된 바와 같이, 다음 피쳐(109)가 더 거리를 두고 일부 패턴 피쳐는 서로 더 가깝게 정렬될 수 있다. 이러한 패턴 부분을 이미징할 때, 아티펙트가 피쳐(107)와 피쳐(109)의 마지막 이미지 사이의 레지스트 레이어에 형성되는 일이 있을 수 있다. 이러한 아티펙트의 형성을 방지하기 위해, 소형 스캐터링 바(10)가 원래의 마스크 패턴에 추가될 수 있다. 스캐터링 바는 이미징되지 않고, 방사선과의 간섭으로 인해서 아티펙트를 형성하는 투영 방사선을 회절시켜서 아티펙트는 형성되지 않는다. 도 15에 실시예로 도시된 바와 같이, 마스크 패턴은 OPC 소자 및 스캐터링 바를 포함할 수 있다. 본 도면은 실제로 사용되는 마스크 패턴의 소형 부분을 나타내고 있다. 도시된 부분은 다수의 세리프(99) 및 두개의 서로 직교하는 스캐터링 바(109)를 포함하고 있다.
이미징 단계 및/또는 다른 몇 가지 단계로 인해서, 처리 레이어로의 마스크 패턴 피쳐의 전사는 임의의 축소에 의해, 즉 인쇄된 디바이스 피쳐의 폭 및 길이가 마스크 피쳐의 대응 부분보다 더 작게 조정된다. 이러한 축소를 보정하기 위해, 원래의 디자인 피쳐의 폭 및 길이는 증가될 수 있고, 이는 마스크 피쳐의 사이징에 따라 결정된다. 이는 도 16에 도시되어 있고, 여기서, 원래의 디자인 피쳐(112)는 점선으로 도시되어 있고, 크기가 정해진 피쳐(114)는 실선으로 도시되어 있다.
OPC 소자 및 사이징용으로 필요한 마스크 패턴의 추가 공간이 자체적으로 비교적 소형임에도 불구하고, OPC 및 사이징 기술은 보정된 패턴 피쳐를 일 이상의 이웃하는 피쳐에 더 가깝게 한다. 이는 OPC 및 사이징 기술이 적용될 수 없다는 것을 의미한다.
전술한 위상 변이 소자, 보조 피쳐, OPC 소자, 스캐터링 바는 일반적으로 디바이스 피쳐와 관련된 피쳐 또는 관련된 피쳐로 간주될 수 있다.
바이너리 마스크, 위상 마스크, 보조 피쳐를 가진 위상 마스크 또는 OPC 소자, 스캐터링 바, 또는 크기가 정해진 피쳐가 설치된 이들 마스크 각각에서 모두 발생할 수 있는, 너무 밀도가 높은 문제 또는 마스크 패턴 피쳐 사이의 거리가 너무 가까운 문제는 이들 관련된 피쳐를 가진 디바이스 피쳐를 다수의 서브 패턴에 분배함으로써 그리고, 후술되는 레이어의 특정 스택을 통해서 관련된 기판 레이어에 중복 전사함으로써 해결될 수 있다.
레이어의 특정 리소그래피와 관련된 분배 방법은, 소위 금지된 특정 대칭부를 나타내는 마스크 패턴 부분이 이러한 대칭부에 대해서 점점 더 선명해지는 투영 시스템 수차로 인해서 소망의 품질을 가지고 이미징될 수 없는 문제를 해결하기 위해 사용될 수도 있다. 예컨대, 마스크 패턴 부분이 세 개의 축을 따라서 대칭부를 가지면, 이 부분의 이미지는 투영 시스템의 세 점(three point) 수차로 인해서 방해받을 수 있다. 이런 종류의 수차는 문헌 "Zernike Coefficients : Are they really enough?" by C. Progler et al in : Proceedings of the SPIE Vol. 4000, 2000, pp.40-46에 개시되어 있다.
더욱이, 마스크 패턴의 특정 종류의 조명은 쌍극 또는 4극 조명과 같은 오프 축 조명 마스크 패턴 부분 투영 장치에 사용되면, 소위 금지된 대칭부인 특정 주기성을 나타내는 마스크 패턴 부분은 소망의 품질로 이미징될 수 없다. 예컨대, 오프 축 빔, 예컨대 원형 단면의 조명을 가진 빔이 마스크 패턴을 이미징하기 위해 마스크 패턴을 조명하면, 첫번째로 회절되는 서브 빔만이 사용된다. 이는 첫번째 서브 빔이 투영 시스템의 퓨필내로 완전하게 들어가야 하고, 반면에 두번째 및 그 이상의 순서의 서브 빔은 이 퓨필에 들지 않는다. 1차 이상의 서브 빔이 마스크 패턴에 의해 회절되는 각은 이 부분의 주기에 의해 결정되고, 즉 주기가 더 작아지면, 회절각은 더 커져서 주어진 범위의 주기동안만 요구조건이 만족된다. 상기 주어진 범위의 주기보다 더 작은 패턴 주기에 대해, 1차 빔은 퓨필 밖으로 벗어날 것이고, 형성된 이미지는 불완전할 것이다. 상기 주어진 범위보다 더 큰 패턴 주기에 대해서 2차이상의 빔은 퓨필내로 들어갈 것이며 이는 형성된 이미지를 방해한다. 따라서, 주어진 범위 밖의 주기는 금지된다. 4극 조명의 경우에, 퓨필의 4분면의 일부만이 조명되고, 마스크의 다른 부분 및 대칭부는 금지된다. 원래 디자인 마스크 패턴에서 발생되는 금지된 주기 및 대칭부의 차단 효과는, 다수의 서브 마스크 패턴상의 이 패턴의 피쳐를 방해함으로써 실질적으로 감소될 수 있거나 상쇄된다. 이들 서브 패턴이 개별적으로 이미징됨으로써, 이들 서브 패턴에 대한 조명 조건은 그들 패턴 구조에 적합하게 되어서 최적의 방식으로 이미징될 수 있다.
실질적으로, X-Y 패턴의 2차원의 x방향으로 연장되는 패턴 피쳐의 최적의 조명 조건은, Y 방향으로 연장하는 패턴 피쳐에 대한 이들 조건과는 상이하다. 본 발 명에 따라서, X 피쳐 및 Y 피쳐는 제 1 서브 마스크 패턴 및 제 2 서브 마스크 패턴에 각각 배열될 수 있고, 두 패턴은 레이어의 특정 스택을 사용해서 중첩되어 이미징될 수 있다. X 피쳐 및 Y피쳐 모두에 대해 최적의 조명 조건이 선택될 수 있다.
본 발명은 또한 서브 마스크 패턴에 원래의 마스크 패턴 피쳐를 분배하는 효율적인 방법을 제공한다. 성능은 서브 마스크 패턴 중 어느 것도 수차 감응형 패턴 부분을 포함하지 않고, 서브 마스크의 수는 가능한 한 작다는 것을 의미한다. 용어 수차 감응형 패턴 부분은, 전술한 조명 조건에서 이미징될 때, 패턴 부분이 수차에 의해 이미지 손상을 초래하는 것을 의미한다. 수차 감응은 하기에 의해 야기될 수 있다.
- 투영 시스템의 해상도라는 관점에서, 패턴 피쳐, 보조 피쳐, OPC 소자 및 스캐터링 바 상호간의 그리고, 서로에 대한 최소 거리와,
- 투영 시스템이 수차 없이 이미징하는 고유의 불가능성을 가지고 있는 피쳐 패턴에서의 대칭부와,
- 불완전하고, 전술한 종류의 조명과는 조화되지 않은 피쳐 패턴에서의 공간 주기와
- 마스크 평면에서 전술한 종류의 조명과는 조화되지 않는 피쳐의 방향.
플립 플롭 회로를 참조로 분배 방법의 실시예가 설명될 것이다. 스타팅 포인트는 예컨대 GDS2-파일과 같은 표준화된 파일 형태의 회로의 레이아웃 또는 디자인 이다. 이 파일은 폴리곤이라 불리는, 회로를 함께 구성하는 긴 마스크 피쳐의 리스트로 이루어진다. 도 17은 플립 플롭 회로의 원래의 디자인 마스크 패턴의 일부를 도시한다. 이 패턴은 12개의 폴리곤(121, 132)을 포함한다. 이 패턴의 일반적인 룰은 폴리곤의 이웃하는 부분 사이의 거리가 주어진 최소 거리보다 더 커야되고, 특히 투영 시스템의 해상도에 의해 결정된다는 것이다. 이 룰이 적용되지 않는 마스크 패턴의 위치는 빗금쳐진 작은 부분(135)로 표시된다. 전체적으로, 이러한 위치가 18개 있다. 첫번째 단계에서, 가장 많은 수의 위배를 가지는 폴리곤이 선택되고, 이 폴리곤, 6개의 위배를 나타내는 폴리곤(123)은 도 18a에 도시된 바와 같이, 제 1 서브 마스크 패턴(120a)으로 이동된다. 다음 단계에서, 가장 많은 수의 가장 많은 수의 위배를 가진 폴리곤이 나머지 폴리곤으로부터 선택된다. 이는 네개의 위배를 나타내는 이 폴리곤(126)이다. 폴리곤(126)이 폴리곤(123)으로부터 충분한 거리를 두고 위치되어 있기 때문에, 이 서브 마스크 패턴에 위배를 발생시키지 않고, 제 1 서브 마스크 패턴(120a)으로 이동시킬 수 있다. 나머지 원래의 마스크 패턴은 각각 세 개의 위배를 나타내는 세 개의 폴리곤(121, 127, 130)을 포함하고 있다. 이들 폴리곤은 폴리곤(126, 127)까지의 거리가 너무 가깝기 때문에 제 1 서브 마스크 패턴으로 이동될 수 없다. 따라서, 폴리곤(121, 127, 130)은 다른 마스크로 이동되어야 하고, 이들 사이에 위배가 발생되지 않음에 따라서, 단일 서브 마스크로 이동될 수 있다. 폴리곤(121, 127, 130)을 포함하는 서브 마스크 패턴(120b)은 도 18b에 도시되어 있다. 폴리곤(122, 124, 125, 128, 129, 131, 132)를 포함하는 나머지 원래의 마스크 패턴은 어떤 위배도 나타내지 않기 때문에 이들 폴리곤은 단일 서브 마스크 패턴에 남아있을 수 있고, 이는 도 18c에 도시된 제 3 서브 마스크 패턴이다. 도 18d는 사로 다른 무늬로 구별되는 세 개의 서브 마스크 패턴을 한 번에 나타내기 위해 첨부되었다.
중첩 방식으로 세 개의 서브 마스크 패턴을 이미징하기 위해, 세 개의 처리 레이어를 포함하는 레이어의 스택은 도 19에 도시된 바와 같이, 사용되어야 한다. 도 19의 스택은 도 4와 유사하지만, 제 3 처리 레이어(26'), 제 3 반사 방지 레이어(28"), 및 제 3 산화 레이어(29')가 추가된다. 이들 레이어는 바람직하게는 레이어(26, 28', 29)로서 동일한 두께와 동일한 재료를 포함하고 있다.
마스크 패턴을 폴리곤 또는 디바이스 피쳐가 서로 매우 가까운 기판 레이어에 전사하는, 전기 설명된 동일한 방법이 디바이스 피쳐가 충분한 거리를 두고 있지만, OPC 소자, 스캐터링 바 또는 보조 피쳐가 디바이스 피쳐의 정확하고 신뢰성있는 이미징을 위해서 추가되어야 하는 마스크 패턴을 전사하기 위해 사용된다. 본 방법은 디바이스 피쳐가 서로 너무 가깝게 붙어있고, OPC 소자, 스캐터링 바 및 보조 피쳐를 포함하는 마스크 패턴을 전사하기 위해 사용될 수 있다. 서브 마스크 패턴상의 분배는 상기 OPC 소자, 스캐터링 바 및 보조 피쳐가 이들이 속하는 디바이스 피쳐의 서브 마스크 패턴으로 이동되어야 한다는 것이다. 전술된 바와 같이 전기 방법은 금지된 대칭부 및 주기를 마스크 패턴으로부터 제거하고, 동일한 조면 조건하에서 제 1 X 방향 및 제 2 Y 방향으로 연장하는 패턴 피쳐가 패터닝되는 것을 방지하기 위해 사용될 수 있다. 패턴의 X 패턴 피쳐 및 Y 패턴 피쳐는 각각 제 1 및 제 2 서브 마스크 패턴으로 이동되어야 한다면, 오직 두개의 처리 레이어를 가지고 있는 레이어의 스택이 요구된다.
각각 특정 서브 마스크 패턴에 적합한 다수의 조명 조건이 다른 서브 마스크 패턴을 이미징하기 위해 필요하다면, 대응하는 수의 투영 장치가 사용될 수 있다. 일반적으로, 조명의 종류에 상관없이, 기판 레이어를 구성하기 위해 필요한 서브 마스크 패턴을 이미징하기 위해 다른 투영 장치가 사용될 수 있다.
지금까지, 피쳐의 각각의 서브 패턴이 레지스트 레이어에 이 패턴을 포함하는 서브 마스크를 광학적으로 이미징함으로써 관련된 기판에 전사되는 것으로 가정했다. 그러나, 광 투영 장치외에 예컨대 E-빔 투영 장치와 같은 하전 입자 빔 투영 장치와 같은 장치를 통해서 레지스트 레이어에 적어도 하나의 서브 패턴을 전사할 수 있다. 마스크를 사용하고, 이 마스크를 이미징하는 대신에, 서브 패턴이 이 레이어에 이 패턴을 기록함으로써 레지스트 레이어에 전사될 수 있다. 기록 장치는 전자 빔 기록 장치와 같은 하전 입자 빔 장치가 될 수 있다. 적어도 하나의 서브 패턴의 데이터가 레이어의 스택의 레지스트 레이어에 직접 서브 패턴을 기록하는 E 빔 장치에 공급된다. 레지스트 레이어는 마스크 패턴이 광적으로 이미징되는 레이어와 동일한 재료로 될 수 있다. 원래 마스크 패턴이 비교적 작은 소형 피쳐를 포함하고/포함하거나 디바이스 수가 작을 때, E 빔 장치의 사용은 유익하다.
도 18 내지 도 18d의 예에서, 서브 마스크 패턴(120a 내지 120c) 중 하나의 피쳐는 다른 서브 마스크 패턴 중 하나의 피쳐와 중첩되는 부분을 가지고 있지 않다. 그러나, 하나의 피쳐에 속하는 스트립은, 예컨대 피쳐(121)의 두개의 좌측의 스트립(136, 138)은 서로 더 가까울 수 있다. 서브 피쳐 레벨의 분배가 수행될 수 있고, 즉 하나의 피쳐에 속하는 부분이 도 20에 실시예에 도시된 바와 같이, 상이한 서브 마스크 패턴에 분배될 수 있다. 디자인 피쳐(140)는 하나의 수평 스트립(14) 및 세 개의 수직 스트립(144, 146, 148)을 포함하고, 여기서 146, 148은 서로 매우 가깝다. 스트립(142, 144, 146)에 각각 대응하는 스트립(142', 144', 146')을 가지는 피쳐(140')를 포함하는 제 1 서브 마스크 패턴이 형성된다. 디자인 패턴의 스트립(148)의 길이에 대응하는 길이를 가지는 스트립(148')이 제 2 서브 마스크 패턴에 정렬된다. 기본적인 조건은 기판 레이어의 인쇄 피쳐에 스트립(148, 142) 사이에 개구부가 없다는 것이고, 즉 스트립(148)은 스트립(142)에 흡수된다. 스트로크(148)가 인쇄된 피쳐의 스트립(142)에 흡수되지 않는 것을 피하기 위해, 제 2 서브 마스크 패턴 상의 이 스트립(148")이 제 2 서브 마스크 패턴의 스트립(142')과의 부분 오버랩을 보이도록 스트립(148')이 연장된다. 이러한 오버랩은 본 발명의 방법에 어떤 문제도 발생시키지 않는다.
포지티브 레지스트 레이어를 사용하는 대신에, 도 3a 내지 도 3h의 실시예와 같이, 포지티브 레지스트 레이어와 네거티브 레지스트 레이어의 결합이 사용된다. 일반적으로, 블랭크(엠티) 영역의 작은 피쳐가 흡수되어야 하고, 패턴의 미러 버전이 요구될 때는, 네거티브 레지스트 레이어는 다크 필드 마스크와 조합해서 사용될 것이다.
관련된 기판 레이어에 인쇄된 피쳐 사이의 거리가 피쳐 분배 방법과 레이어의 스택의 조합에 의해 상당히 감소될 수 있다. 피쳐의 폭의 감소가 요구되는 경우에, 공지된 레지스트 애싱 기술이 처리 단계에 추가될 수 있다. 도 21은 위상 변이 마스크(180)가 사용되고, 전이부(182)에서 크롬 스트립(184)을 가지는 실시예를 참조해서 이 기술의 원리를 나타내고 있다. 이러한 마스크를 가진 레지스트 레이어의 노출 이후에, 전이부의 위치에서 레지스트가 받는 방사선은 곡선(186)으로 나타내어 진다. 곡선(186)을 지나는 가로선(188)은 현상의 임계값을 나타낸다. 현상 이후에, 기판(190)상의 레지스트 패턴이 획득된다. 레지스트 피쳐(192)는 주어진 폭(Wr) 및 높이(Hr)를 가지고 있다. 레지스트 패턴은 O2 플라즈마 에칭으로 에칭된다. 레지스트 피쳐의 양측면부 및 상층부에는, 레지스트 재료가 재와 같은 재료로 변해서 제거된다. 이 레지스트 애싱의 결과는 상당히 감소된 레지스트 피쳐(194)이다. 이런 식으로, 레지스트 피쳐의 폭은 수십 퍼센트 감소될 수 있다. 레지스트 애싱은 "Extension of KrF lithography to sub-50 run pattern formation" by S. Nakao et al. in SPIE, Vol.4000, 2000, p.358"에 개시되어 있다.
Claims (30)
- 기판(20)의 적어도 하나의 레이어(22)에서 디바이스를 제조하는 방법으로서,상기 레이어(22) 내에 구성될 디바이스 피쳐(device feature)에 대응하는 패턴 피쳐를 포함하는 디자인 패턴을 제공하는 단계와,상기 기판(20) 상에 마련된 레지스트 레이어(resist layer)에 상기 디자인 패턴을 전사하는 단계와,상기 패터닝된 레지스트 레이어에 의해 영역의 윤곽이 그려지는 상기 레이어(22)의 영역으로부터 재료를 제거하거나 상기 레이어(22)의 영역에 재료를 추가하는 단계와,각각이 상기 디자인 패턴의 서로 다른 부분을 포함하는 다수의 서브 패턴(C1, C2)을 상기 기판(20) 상에 연속적으로 코팅된 대응하는 수의 레지스트 레이어 내에 연속적으로 전사하는 단계와,적어도 제 1 쌍(26, 28)의 처리 레이어(26)와 반사 방지 레이어(anti-reflection layer)(28)와 제 2 쌍(22, 24)의 처리 레이어(22)와 반사 방지 레이어(24)의 스택을 상기 기판(20)에 형성하는 단계 - 상기 제 2 쌍(22, 24)의 레이어는 상기 기판(20) 상에 있고, 상기 제 1 쌍(26, 28)의 레이어는 상기 제 2 쌍(22, 24)의 레이어 상에 있음 - 와,상기 제 1 쌍(26, 28)의 레이어 상에 제 1 레지스트 레이어(30)를 코팅하여 상기 제 1 레지스트 레이어(30)에 제 1 서브 패턴(C1)을 전사하는 단계와,상기 제 1 레지스트 레이어(30)를 현상하여, 상기 제 1 서브 패턴(C1)에 대응하는 제 1 중간 패턴(32)을 상기 제 1 레지스트 레이어(30)에 형성하는 단계와,상기 제 1 중간 패턴(32)을 통해서 상기 제 1 쌍(26, 28)의 레이어의 상기 처리 레이어(26)와 상기 반사 방지 레이어(28)를 에칭하여, 상기 제 1 서브 패턴(C1)에 대응하는 제 1 패턴의 디바이스 피쳐(34, 35)를 상기 제 1 쌍(26, 28)의 레이어에 형성하는 단계와,상기 제 1 레지스트 레이어(30)를 제거하여, 상기 제 1 중간 패턴(32)을 제거하는 단계와,제 2 레지스트 레이어(36)로 상기 제 1 패턴의 디바이스 피처(34, 35)를 코팅하는 단계와,상기 제 2 레지스트 레이어(36)에 제 2 서브 패턴(C2)을 전사하는 단계와,상기 제 2 레지스트 레이어(36)를 현상하여, 상기 제 2 서브 패턴(C2)에 대응하는 제 2 중간 패턴(38)을 상기 제 2 레지스트 레이어(36)에 형성하는 단계와,인터리빙된(interleaved) 상기 제 1 패턴의 디바이스 피쳐(34, 35)와 상기 제 2 중간 패턴(38)에 의해 구성된 에칭 마스크를 통해 상기 제 2 쌍(22, 24)의 레이어의 상기 처리 레이어(26)와 상기 반사 방지 레이어(28)를 에칭하여, 상기 제 1 및 제 2 서브 패턴(C1, C2)의 조합에 대응하는 제 2 패턴의 디바이스 피쳐(40, 42; 44, 46)를 상기 제 2 쌍(22, 24)의 레이어에 형성하는 단계와,상기 제 2 레지스트 레이어(36) 및 상기 제 1 쌍(26, 28)의 레이어의 상기 처리 레이어(26)와 상기 반사 방지 레이어(28)를 제거하는 단계를 포함하는디바이스 제조 방법.
- 제 1 항에 있어서,적어도 제 3 쌍의 처리 레이어와 반사 방지 레이어가 상기 스택 레이어의 기판 측에 추가되고,제 3 레지스트 레이어로 상기 제 2 패턴의 디바이스 피쳐를 코팅하는 단계와,상기 제 3 레지스트 레이어에 제 3 서브 패턴을 전사하는 단계와,상기 제 3 레지스트 레이어를 현상하여, 상기 제 3 서브 패턴에 대응하는 제 3 중간 패턴을 형성하는 단계와,동일면 상에 있는 상기 제 2 패턴의 디바이스 피쳐(40, 42; 44, 46)와 상기 제 3 중간 패턴을 통해 상기 제 3 처리 레이어를 에칭하여, 상기 제 1 서브 패턴(C1), 상기 제 2 서브 패턴(C2) 및 상기 제 3 서브 패턴의 조합에 대응하는 제 3 패턴의 디바이스 피쳐를 형성하는 단계와,상기 제 3 레지스트 레이어 및 상기 제 2 쌍의 상기 처리 레이어(22)를 제거하는 단계가 더 수행되는디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,각각의 서브 패턴(C1, C2)은, 상기 서브 패턴(C1, C2)을 포함하는 서브 마스크를 상기 레지스트 레이어(30, 36)에 광학적으로 이미징함으로써, 대응하는 레지스트 레이어(30, 36)에 전사되는디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 서브 패턴(C1, C2) 중 적어도 하나는, 하전 입자 빔(charged particle beam)에 의해 상기 레지스트 레이어(30, 36)에 해당 서브 패턴(C1, C2)을 기록함으로써, 대응하는 레지스트 레이어(30, 36)에 전사되는디바이스 제조 방법.
- 제 3 항에 있어서,모든 서브 마스크 패턴은 동일한 파장 범위의 방사선을 사용해서 이미징되는디바이스 제조 방법.
- 제 3 항에 있어서,상기 서브 마스크 패턴 중 적어도 하나는 EUV 방사선을 사용해서 이미징되고, 다른 서브 마스크 패턴은 DUV 방사선을 사용해서 이미징되는디바이스 제조 방법.
- 제 3 항에 있어서,상기 서브 마스크 패턴 중 적어도 하나는 하전 입자 투영 빔을 사용해서 이미징되는디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,모든 레이어 쌍(22, 24; 26, 28)에서, 대응하는 레이어는 기판(20) 측의 상기 처리 레이어(22)를 제외하면, 동일 재료를 포함하고 동일 두께를 가지며, 상기 처리 레이어(22)는 다른 처리 레이어보다 더 두꺼운 두께를 가지는디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,한 쌍의 레이어에서 각 레이어의 재료는 상기 레이어 쌍 중 다른 레이어를 에칭하는 데 사용되는 에칭 처리에 대한 저항성을 가지는디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,사용되는 상기 처리 레이어(22, 26)는 폴리실리콘 레이어인디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,사용되는 상기 반사 방지 레이어(24, 28)는 반사 방지막 및 그 상부에 있는 산화막을 포함하는 듀얼 레이어인디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,단일 반사 방지 레이어(24, 28)의 재료 또는 듀얼 레이어의 반사 방지막의 재료는 무기 재료인디바이스 제조 방법.
- 제 12 항에 있어서,상기 무기 재료는 실리콘-산화물-질화물 SizOxNy인디바이스 제조 방법.
- 제 13 항에 있어서,상기 무기 재료는 실리콘-질화물 SiN인디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,포지티브 레지스트 레이어가 사용되는디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,포지티브 및 네거티브 레지스트 레이어가 함께 사용되는디바이스 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 중간 패턴(32, 38) 중 적어도 하나의 중간 패턴의 피쳐의 크기는 이러한 패턴을 상기 하부의 처리 레이어에 에칭하기 전에 레지스트 애싱(resist ashing)함으로써 크기가 감소하는디바이스 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01201891 | 2001-05-18 | ||
| EP01201891.7 | 2001-05-18 | ||
| PCT/IB2002/001733 WO2002095498A2 (en) | 2001-05-18 | 2002-05-16 | Lithographic method of manufacturing a device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030014760A KR20030014760A (ko) | 2003-02-19 |
| KR100955293B1 true KR100955293B1 (ko) | 2010-04-30 |
Family
ID=8180345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020037000774A KR100955293B1 (ko) | 2001-05-18 | 2002-05-16 | 디바이스 제조 방법과 초기 패턴의 패턴 피쳐 분배 방법 및 이러한 방법에 따라서 제조된 디바이스, 리소그래피 서브 마스크 그룹 및 이를 이용하여 제조된 디바이스 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7037626B2 (ko) |
| EP (1) | EP1395877B1 (ko) |
| JP (1) | JP4504622B2 (ko) |
| KR (1) | KR100955293B1 (ko) |
| CN (1) | CN1295563C (ko) |
| AT (1) | ATE501463T1 (ko) |
| DE (1) | DE60239401D1 (ko) |
| TW (1) | TW565881B (ko) |
| WO (1) | WO2002095498A2 (ko) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60239401D1 (de) | 2001-05-18 | 2011-04-21 | Koninkl Philips Electronics Nv | Lithographische methode zur erzeugung eines elements |
| US20050164099A1 (en) * | 2004-01-28 | 2005-07-28 | Tito Gelsomini | Method to overcome minimum photomask dimension rules |
| WO2005119768A1 (en) * | 2004-06-04 | 2005-12-15 | Koninklijke Philips Electronics N.V. | Improved etch method |
| US8304180B2 (en) * | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US7460209B2 (en) * | 2005-03-28 | 2008-12-02 | Intel Corporation | Advanced mask patterning with patterning layer |
| US20070018286A1 (en) * | 2005-07-14 | 2007-01-25 | Asml Netherlands B.V. | Substrate, lithographic multiple exposure method, machine readable medium |
| US7867693B1 (en) * | 2006-03-03 | 2011-01-11 | Kla-Tencor Technologies Corp. | Methods for forming device structures on a wafer |
| US20070231710A1 (en) * | 2006-03-30 | 2007-10-04 | Texas Instruments Incorporated. | Method and system for forming a photomask pattern |
| WO2007116362A1 (en) * | 2006-04-07 | 2007-10-18 | Nxp B.V. | Method of manufacturing a semiconductor device |
| US7754394B2 (en) * | 2006-11-14 | 2010-07-13 | International Business Machines Corporation | Method to etch chrome for photomask fabrication |
| US8148052B2 (en) | 2006-11-14 | 2012-04-03 | Nxp B.V. | Double patterning for lithography to increase feature spatial density |
| US8435593B2 (en) * | 2007-05-22 | 2013-05-07 | Asml Netherlands B.V. | Method of inspecting a substrate and method of preparing a substrate for lithography |
| DE102007028800B4 (de) * | 2007-06-22 | 2016-11-03 | Advanced Mask Technology Center Gmbh & Co. Kg | Maskensubstrat, Photomaske und Verfahren zur Herstellung einer Photomaske |
| US8383324B2 (en) * | 2007-07-18 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask registration correction |
| US7829266B2 (en) * | 2007-08-07 | 2010-11-09 | Globalfoundries Inc. | Multiple exposure technique using OPC to correct distortion |
| NL1035771A1 (nl) | 2007-08-20 | 2009-02-23 | Asml Netherlands Bv | Lithographic Method and Method for Testing a Lithographic Apparatus. |
| JP2009053605A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法およびマスク |
| KR100919366B1 (ko) * | 2007-12-28 | 2009-09-25 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| CN101957562B (zh) * | 2009-03-26 | 2012-11-14 | 上海微电子装备有限公司 | 一种双曝光方法 |
| US20120148942A1 (en) * | 2010-12-13 | 2012-06-14 | James Walter Blatchford | Diagonal interconnect for improved process margin with off-axis illumination |
| US8440371B2 (en) * | 2011-01-07 | 2013-05-14 | Micron Technology, Inc. | Imaging devices, methods of forming same, and methods of forming semiconductor device structures |
| US8465885B2 (en) | 2011-02-07 | 2013-06-18 | International Business Machines Corporation | Boundary layer formation and resultant structures |
| NL2009056A (en) * | 2011-08-09 | 2013-02-12 | Asml Netherlands Bv | A lithographic model for 3d topographic wafers. |
| CN102983067B (zh) * | 2011-09-07 | 2015-10-14 | 中国科学院微电子研究所 | 混合线条的制造方法 |
| US20130126467A1 (en) * | 2011-11-18 | 2013-05-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing conductive lines with small line-to-line space |
| CN103676474B (zh) * | 2013-12-17 | 2016-09-21 | 南京理工大学 | 一种微压印模具分体式的制造方法 |
| JP6492086B2 (ja) * | 2013-12-21 | 2019-03-27 | ケーエルエー−テンカー コーポレイション | マスク上の構造体の位置を測定し、それによってマスク製造誤差を決定する方法 |
| DE102016209616A1 (de) * | 2016-06-01 | 2017-12-07 | Carl Zeiss Smt Gmbh | Verfahren und Vorrichtung zur Vorhersage des mit einer Maske bei Durchführung eines Lithographieprozesses erzielten Abbildungsergebnisses |
| JP6993405B2 (ja) | 2016-08-22 | 2022-01-13 | マジック リープ， インコーポレイテッド | ウェアラブルディスプレイデバイスのためのディザリング方法および装置 |
| KR20230105178A (ko) * | 2022-01-03 | 2023-07-11 | 삼성전자주식회사 | 반도체 장치 및 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950015617A (ko) * | 1993-11-15 | 1995-06-17 | 김주용 | 반도체소자의 미세패턴 제조방법 |
| US6541165B1 (en) * | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7606548A (nl) * | 1976-06-17 | 1977-12-20 | Philips Nv | Werkwijze en inrichting voor het uitrichten van een i.c.-patroon ten opzichte van een halfgelei- dend substraat. |
| NL186353C (nl) * | 1979-06-12 | 1990-11-01 | Philips Nv | Inrichting voor het afbeelden van een maskerpatroon op een substraat voorzien van een opto-elektronisch detektiestelsel voor het bepalen van een afwijking tussen het beeldvlak van een projektielenzenstelsel en het substraatvlak. |
| NL8600639A (nl) * | 1986-03-12 | 1987-10-01 | Asm Lithography Bv | Werkwijze voor het ten opzichte van elkaar uitrichten van een masker en een substraat en inrichting voor het uitvoeren van de werkwijze. |
| NL8601547A (nl) * | 1986-06-16 | 1988-01-18 | Philips Nv | Optisch litografische inrichting met verplaatsbaar lenzenstelsel en werkwijze voor het regelen van de afbeeldingseigenschappen van een lenzenstelsel in een dergelijke inrichting. |
| KR0168829B1 (ko) * | 1989-11-06 | 1999-02-01 | 리차드 알. 피카드 | 복수의 개별 집적 회로를 단일 집적 회로화하는 방법 |
| EP0433467B1 (en) * | 1989-12-18 | 1995-08-16 | International Business Machines Corporation | Fabrication of complementary patterns for exposing semiconductor chips with self-supporting masks |
| NL9100215A (nl) | 1991-02-07 | 1992-09-01 | Asm Lithography Bv | Inrichting voor het repeterend afbeelden van een maskerpatroon op een substraat. |
| NL9100410A (nl) * | 1991-03-07 | 1992-10-01 | Asm Lithography Bv | Afbeeldingsapparaat voorzien van een focusfout- en/of scheefstandsdetectie-inrichting. |
| US5364716A (en) | 1991-09-27 | 1994-11-15 | Fujitsu Limited | Pattern exposing method using phase shift and mask used therefor |
| JPH10512683A (ja) | 1993-01-21 | 1998-12-02 | セマテック，インコーポレーテッド | 改善されたイメージングのために吸収／減衰性側壁を備えた移相マスク構造および吸収／減衰性側壁を備えたシフターを作る方法 |
| JP2803999B2 (ja) * | 1993-11-10 | 1998-09-24 | 現代電子産業株式会社 | 半導体装置の微細パターン製造法 |
| US5472814A (en) * | 1994-11-17 | 1995-12-05 | International Business Machines Corporation | Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement |
| JP3309713B2 (ja) * | 1996-06-10 | 2002-07-29 | 松下電器産業株式会社 | プリント配線基板 |
| US6156149A (en) * | 1997-05-07 | 2000-12-05 | Applied Materials, Inc. | In situ deposition of a dielectric oxide layer and anti-reflective coating |
| WO1999047981A1 (en) | 1998-03-17 | 1999-09-23 | Asml Masktools Netherlands B.V. | METHOD OF PATTERNING SUB-0.25μ LINE FEATURES WITH HIGH TRANSMISSION, 'ATTENUATED' PHASE SHIFT MASKS |
| JP3904329B2 (ja) * | 1998-05-20 | 2007-04-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6593064B1 (en) * | 1998-06-19 | 2003-07-15 | Creo Inc. | High resolution optical stepper |
| US6433986B1 (en) * | 1999-04-20 | 2002-08-13 | Olympus Optical Co., Ltd. | Device having electrical board mounted thereon and method for manufacturing apparatus having the device |
| JP3756723B2 (ja) * | 1999-07-27 | 2006-03-15 | 松下電工株式会社 | プリント配線板の加工方法 |
| US6670695B1 (en) * | 2000-02-29 | 2003-12-30 | United Microelectronics Corp. | Method of manufacturing anti-reflection layer |
| US6782516B2 (en) * | 2000-08-07 | 2004-08-24 | Dupont Photomasks, Inc. | System and method for eliminating design rule violations during construction of a mask layout block |
| DE60239401D1 (de) | 2001-05-18 | 2011-04-21 | Koninkl Philips Electronics Nv | Lithographische methode zur erzeugung eines elements |
| US6807662B2 (en) * | 2002-07-09 | 2004-10-19 | Mentor Graphics Corporation | Performance of integrated circuit components via a multiple exposure technique |
-
2002
- 2002-05-16 DE DE60239401T patent/DE60239401D1/de not_active Expired - Lifetime
- 2002-05-16 WO PCT/IB2002/001733 patent/WO2002095498A2/en active Application Filing
- 2002-05-16 KR KR1020037000774A patent/KR100955293B1/ko active IP Right Grant
- 2002-05-16 US US10/478,339 patent/US7037626B2/en not_active Expired - Lifetime
- 2002-05-16 AT AT02727930T patent/ATE501463T1/de not_active IP Right Cessation
- 2002-05-16 JP JP2002591909A patent/JP4504622B2/ja not_active Expired - Fee Related
- 2002-05-16 CN CNB028023617A patent/CN1295563C/zh not_active Expired - Fee Related
- 2002-05-16 EP EP02727930A patent/EP1395877B1/en not_active Expired - Lifetime
- 2002-05-20 TW TW091110516A patent/TW565881B/zh not_active IP Right Cessation
-
2006
- 2006-03-01 US US11/367,810 patent/US7659041B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950015617A (ko) * | 1993-11-15 | 1995-06-17 | 김주용 | 반도체소자의 미세패턴 제조방법 |
| US6541165B1 (en) * | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60239401D1 (de) | 2011-04-21 |
| US7659041B2 (en) | 2010-02-09 |
| CN1474960A (zh) | 2004-02-11 |
| ATE501463T1 (de) | 2011-03-15 |
| JP4504622B2 (ja) | 2010-07-14 |
| TW565881B (en) | 2003-12-11 |
| WO2002095498A3 (en) | 2003-10-16 |
| JP2004520723A (ja) | 2004-07-08 |
| CN1295563C (zh) | 2007-01-17 |
| EP1395877A2 (en) | 2004-03-10 |
| KR20030014760A (ko) | 2003-02-19 |
| EP1395877B1 (en) | 2011-03-09 |
| US7037626B2 (en) | 2006-05-02 |
| US20040146808A1 (en) | 2004-07-29 |
| WO2002095498A2 (en) | 2002-11-28 |
| US20060160029A1 (en) | 2006-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100955293B1 (ko) | 디바이스 제조 방법과 초기 패턴의 패턴 피쳐 분배 방법 및 이러한 방법에 따라서 제조된 디바이스, 리소그래피 서브 마스크 그룹 및 이를 이용하여 제조된 디바이스 | |
| KR100306415B1 (ko) | 투영노광장치용으로사용된포토마스크 | |
| US7468240B2 (en) | Patterning method using photomask | |
| JP2004069841A (ja) | マスクパターンおよびそれを用いたレジストパターンの形成方法 | |
| US20010036604A1 (en) | Multiple exposure method | |
| US7910266B2 (en) | Pattern forming method and mask | |
| US6544694B2 (en) | Method of manufacturing a device by means of a mask phase-shifting mask for use in said method | |
| JPH11109603A (ja) | フォトマスクおよび半導体装置の製造方法 | |
| JP3588212B2 (ja) | 露光用マスク及びその作製方法並びに半導体装置の製造方法 | |
| JP2002351051A (ja) | サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法 | |
| JPH11143047A (ja) | フォトマスク及びその製造方法 | |
| JP3133618B2 (ja) | 縮小投影露光装置において用いられる空間フィルタ | |
| JP2001296646A (ja) | フォトマスク、フォトマスクの製造方法、露光方法及び露光装置 | |
| JP2959496B2 (ja) | Ｏｐｃマスク | |
| US20040013948A1 (en) | Chromeless PSM with chrome assistant feature | |
| JPH11143048A (ja) | 位相シフトマスク | |
| KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| JPH0829963A (ja) | ハーフトーン方式位相シフトマスク及びレジスト露光方法 | |
| JPH0836253A (ja) | 位相シフトレチクル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130415 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140418 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160408 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170411 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180412 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190422 Year of fee payment: 10 |