CN1495521A - 全芯片无铬相光刻技术生产中实现关键尺寸线性控制的方法 - Google Patents
全芯片无铬相光刻技术生产中实现关键尺寸线性控制的方法 Download PDFInfo
- Publication number
- CN1495521A CN1495521A CNA031648436A CN03164843A CN1495521A CN 1495521 A CN1495521 A CN 1495521A CN A031648436 A CNA031648436 A CN A031648436A CN 03164843 A CN03164843 A CN 03164843A CN 1495521 A CN1495521 A CN 1495521A
- Authority
- CN
- China
- Prior art keywords
- feature
- mask
- area
- chromium
- imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000001259 photo etching Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 72
- 238000003384 imaging method Methods 0.000 claims description 58
- 239000011651 chromium Substances 0.000 claims description 50
- 229910052804 chromium Inorganic materials 0.000 claims description 49
- 239000011159 matrix material Substances 0.000 claims description 34
- 230000000694 effects Effects 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims 6
- 238000012986 modification Methods 0.000 claims 3
- 230000004048 modification Effects 0.000 claims 3
- 238000007639 printing Methods 0.000 abstract description 17
- 241000283070 Equus zebra Species 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 28
- 241000266847 Mephitidae Species 0.000 description 17
- 238000013461 design Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 11
- 238000011960 computer-aided design Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000013316 zoning Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- SGTNSNPWRIOYBX-UHFFFAOYSA-N 2-(3,4-dimethoxyphenyl)-5-{[2-(3,4-dimethoxyphenyl)ethyl](methyl)amino}-2-(propan-2-yl)pentanenitrile Chemical compound C1=C(OC)C(OC)=CC=C1CCN(C)CCCC(C#N)(C(C)C)C1=CC=C(OC)C(OC)=C1 SGTNSNPWRIOYBX-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101150016835 CPL1 gene Proteins 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
Abstract
一种产生用于印刷图案的掩膜的方法，该图案包括多个具有不同关键尺寸的特征。该方法包括的步骤有：(1)获得描绘图案的数据；(2)根据多个特征的关键尺寸，定义多个不同区域；(3)对每一特征分类，并划分到多个不同区域中的一个区域；和(4)对每一分类划分到多个不同区域的预定不同区域的特征，进行对掩膜图案的修改。
Description
相关申请
本申请根据35 U.S.C.§119条款要求2002年9月11日提交的暂定专利申请第60/409,599号的权益，其内容在此引用作为参考。
技术领域
本发明涉及用于在采用无铬相光刻技术(CPL)中产生掩膜图案，更具体地讲，涉及使用CPL时在成像的关键尺寸(CD)的范围控制和保持线性化的方法和技术。
背景技术
如在集成电路(IC)的生产中，可使用光刻投影设备(工具)。在此情况，掩膜包含有与IC的各层所相应的电路图案，这一图案在涂有射线敏感材料(保护层)的基体(硅晶片)的目标部分(如包括一个或多个芯片)成像。通常，每次单个晶片包含通过投影系统照射形成的相邻目标部分的整个网路。在一种类型的光刻投影设备中，每一目标部分是通过一次将整个掩膜图案曝光到目标部分进行照射的；此类设备通常称作晶片步进机。另一种可采用的设备通常称为步进-扫描设备，每一目标部分的照射是通过在投影光束下沿给定的参考方向(“扫描”方向)对掩膜图案逐步扫描完成的，同时对基体平台进行与此方向平行或逆平行方向的同步扫描；通常，由于投影系统具有放大因数M(通常小于1)，对基体平台的扫描速度V将以M倍扫描掩膜台的速度进行。例如，可从US 6,046,792收集到关于上述光刻设备的更详细的信息，该文件在此引用作为参考。
在使用光刻投影设备的生产工艺中，掩膜图案在基体上成像，基体至少部分地被射线敏感材料(保护层)覆盖。在此成像之前，对基体进行各种工序处理，如涂底漆、涂保护层和软烘焙。曝光后，对基体进行其它工序处理，如曝光后烘焙(PEB)、显影、硬烘焙和对成像特征的测量/检查。这一系列的工艺过程用作形成如IC器件各层图案的基础。然后对这一带图案的层执行各种工艺处理，如蚀刻、离子移植(掺杂)、金属处理、氧化、化学-机械抛光等，以完成每层的制作。如果需要多层结构，要对每一新层重复进行整个工艺过程或其变化过程。最终，在基体(晶片)形成器件的阵列。然后通过分割或切割技术将这些器件相互分离。此后，将独立器件安装在载体上，并连接引脚等。可以从McGraw Hill出版公司的书号是1997年ISBN 0-07-067250-4由Peter van Zant所著名为“微芯片加工：半导体加工指南”一书第三版中得到进一步信息，该书在此引用作为参考。
光刻工具可以是具有两个或多个基体平台(两个或两个以上的掩膜平台)的类型。在这样的“多阶段”设备中可以并行使用附加的平台，或是在一个或多个平台执行预处理工序，而在一个或多个平台用来曝光处理。例如，在US5,969,441和WO 98/40791中有对双阶段光刻工具的描述，可作为参考。
上述光刻掩膜包括与将要集成到硅晶片上的电路元件相应的几何图案。应用CAD(计算机辅助设计)程序产生生成这种掩膜的图案，这种工艺通常称为EDA(电子设计自动化)。为了生成各种功能掩膜，多数CAD程序遵循一套预定设计规则。这些规则由加工和设计的制约进行设定。例如，为了保证电路器件或线路相互间不发生所不希望的作用，设计规则定义了电路器件(如栅极、电容器等)或连接线之间的间隙公差。
当然，在集成电路加工中遵循的一个目标是在晶片上如实地再现的原电路设计(通过掩膜)。另一目标是尽可能充分地利用半导体晶片的资源。然而，由于集成电路尺寸减小密度增加，使相应的掩膜图案的CD(关键尺寸)达到光学曝光装置的分辨率极限。曝光装置的分辨率定义为曝光装置可在晶片重复曝光的最小特征。本曝光装置的分辨率数值常常制约了先进的IC电路设计中的CD。
更进一步，在微处理器速度、封装存储器的密度和微电子元件低功耗等方面的不断改进，都直接涉及光刻技术在半导体器件的各层上传输和形成掩膜图案的能力。在现技术阶段需要使图案的CD明显小于可用光源的波长。例如当前产生的248nm的波长为使图案的CD小于100nm而继续发展。如“半导体技术的国际发展方向”(ITRS 2000)中所描述的，这一工业发展在今后5-10年还将继续，并可能加速发展。
近来受到光刻技术界格外关注的一项技术，该技术用于进一步改进光刻设备的分辨率及印刷能力，称作无铬相光刻“CPL”。如所了解的，当应用CPL技术时，产生掩膜图案包括典型的结构(符合在晶片上印刷的特征)，即，不需要使用铬(即通过相移技术印刷特征)的结构以及使用铬的结构。在USP第6,312,854号和第6,335,130中有对相移掩膜的描述，在此引用作为参考。
对于掩膜设计者，需要检验使用各种技术的掩膜结构都以允许的方式相互作用做可，以便将所希望的图案印刷到晶片上。此外，由于要印刷的特征的CD各不相同，需精确地复制CD。换句话说，为了有利于生产过程，使需要的具有不同设置的多种照度最少化，以获得满意的结果，当印刷不同宽度的CD时，十分希望具有“线性”特点(即CD的直线弯曲应是线性的)。
当前所知的几个实现CD线性化的方法有CPL网膜版和为OPC使用散射条的方法。
散射条(SB)OPC通常包括通过在主要特征边缘放置SB来改变“局部发射”。SB可调整空间图像的倾斜。图1-3表示使用普通DUV/ArF(193nm)/4x和NA＝0.75，类星射电源quasar(0.87，0.57)时，SB对空间成像调整的效果，以及SB尺寸的效果和SB所在位置的效果。图1表示没有SB、50nm中心SB和50nm双SB三种情况的剂量曲线。图2表示具有相隔80nm铬散射条(CrSB)的25mJ-24临界值的无铬掩膜(CLM)，在没有SB(点)、20nm SB(圆形)、30nm SB(“+”形符号)、40nm SB(“x”形符号)和50nm SB(矩形)的情况下CD对间距的曲线。从图2可看出，较大的SB尺寸可得到高特征CD。例如，在20nm SB的情况，对于550nm的间距(X-轴)，主特征CD是95nm，而在50nm SB的情况，对于550nm的间距(X-轴)，主特征CD是125nm。
图3表示另一个具有不同距离的铬散射条(CrSB)的25mJ-24临界值的无铬掩膜(CLM)，在没有SB(点)、SB的距离70nm(圆形)、SB的距离80nm(“+”形符号)、SB的距离90nm(“x”形符号)、SB的距离100nm(矩形)、SB的距离110nm(实心矩形)、SB的距离120nm(三角形)、SB的距离130nm(白色圆形)、SB的距离140nm(条形)、SB的距离150nm(黑色“x”符号)和SB的距离160nm(矩形)的情况下CD对间距的曲线。图3描述了SB所在位置(SB与主特征边缘的距离)的影响，SB的距离较小可得到高特征CD。例如，SB的距离为70nm，对于550nm的间距(X-轴)，主特征CD是110nm，而SB的距离为160nm，对于550nm的间距，主特征CD是～77nm。
在某些情况下可以使用这些方法，而有许多情况，很难实施这些方法。例如，在某些掩膜设计中难以在需要的位置插入具有理想尺寸的SB。
因此，当在给定的掩膜图案中的特征的CD不同，需要一种可提供简单和系统的用于定义和保持有关CD印刷“线性”化的方法和技术。
发明内容
在为满足上述需要的努力中，当在给定的掩膜图案中的特征的CD和间距不同时，本发明的一个目的是提出一种可提供简单和系统的用于定义和保持有关CD印刷“线性”化的方法和技术。
更确切地讲，在一个典型的实施例中，本发明涉及为印刷图案而产生掩膜的方法，该图案包括多个具有关键尺寸不同的特征。方法包括以下步骤：(1)获得描绘图案的数据；(2)根据多个特征的关键尺寸定义多个不同的区域；(3)对每一特征进行分类划分到多个不同区域中的一个区域；和(4)对每一分类划分到多个不同区域的预定区域的特征，修改掩膜图案。
虽然在本文中对发明在IC生产中的应用作了明确描述，但应清楚地理解发明还具有其它的应用。例如，发明可在集成光学系统、磁畴存储器图案的导向及检测、液晶显示板、薄膜磁头等的生产中得到应用。熟练的技工应理解，在这些应用的情况下，本文中所用的术语“标线片”、“晶片”或“芯片”应考虑分别用更通常的术语“掩膜”、“基体”和“目标部分”来代替。
在本文件中，所使用的术语“射线”和“光束”包含所有类型的电磁辐射，包括紫外线(如具有365、248、193、157或126nm的波长)和EUV(远紫外线，如波长在5-20nm)。
在本文中使用的掩膜一词可广义地解释为表示用于形成与在基体的目标部分产生的图案相一致的图案的装置，该装置可使射线光束在具有图案的截面通过；在本文中还可使用“光阀”一词。除了典型的掩膜(透射或反射、二元化(binary)、相移、掺杂等)外，其它这样形成图案的装置的实例包括：
a)可编程镜像阵列。这样的设备的实例是具有粘弹性控制层和反射表面的可设定地址的矩阵面。此设备的基本原理是(例如)反射面的被寻址的区域将入射光反射为衍射光，而未寻址的区域将入射光反射为非衍射光。使用适当的过滤器可滤掉反射光束中的非衍射光，仅留下衍射光；以此方式，根据可设定地址的矩阵面的寻址图案形成具有图案的光束。使用合适的电子装置可执行所需要的矩阵寻址。例如在作为参考的美国专利US 5,296,891和US 5,523,193中可收集到更多有关镜像阵列的信息。
b)可编程LCD阵列。此结构的实例可查阅作为参考的美国专利US5,229,872。
本发明的方法显著优于原有技术，例如本发明提供简单和系统的用于定义和保持有关CD印刷“线性”化的方法和技术，以解决在给定的掩膜图案中的特征的CD和间距变化。另外，本发明是一种使与CPL技术相关的分辨率增强的简单方法。
熟知本技术领域的人员从以下参照本发明典型实施例的详细描述中可看出本发明的更多优点。
通过参照附图的详细描述有利于理解发明本身及其进一步的目的和优点。
附图说明
图1-3是表示散射条在常规掩膜中的效果的典型曲线图。
图4a-4c表示当成像特征的CD宽度变化时，无铬相光刻(CPL)的典型空间图像的特性。
图5表示将CPL特征的空间图像特性区分为三个不同的区域。
图6表示根据本发明的不同的区域1、2和3的实例。
图7a-7c表示根据本发明的Skunk、Rim和Zebra掩膜布局的实例，以及相应的掩膜基体布局。
图8表示Zebra CD线性特性的典型曲线。
图9a-9c表示Zebra掩膜布局图案的典型实施例，及相应的图像特性。
图10表示使Zebra倾斜偏差对晶片CD的影响最小化。
图11表示Skunk、Rim和Zebra掩膜布局之间典型的性能比较。
图12是说明本发明的方法的典型流程图。
图13表示根据本发明的用于区域2分类的典型CPL布局的设计规则；
图14表示应用本发明改进成像操作的实例。
图15是应用本发明帮助设计掩膜时适合使用的光刻投影设备的示意图。
具体实施方式
在分析CPL掩膜的CD线性弯曲时，考虑到“掩膜偏差增强因数”(MEEF)是十分有用的。根据本发明，对无铬相移掩膜(如CPL掩膜)的CD线性弯曲可以基本分为三个区域：第1是具有正的MEEF的成像区域；第2是MEEF近似于零的成像区域；第3是具有负的MEEF的成像区域。普遍认为在MEEF近似于零和是负值时根本无法实现CD线性化。
图4a-4c示出典型CPL掩膜特征的空间图像特性，它是0.3强度临界值的成像CD对特征宽度的曲线。如图4a所示，例如在图4b所示的石英掩膜基体16上，成像特征10具有的宽度(即CD)是通过形成的两个邻近的相边12和14进行定义。在图4a实例中使用的特征的间距是300nm。进一步，在典型的例子中，类星射电源照度设置是85外部/55内部/30度。
参考图5，图中表示空间图像斜度的三个基本不同“区域”：第1区域具有正的空间图像斜度；第2区域具有近似于零的空间图像斜度；第3区域具有负的空间图像斜度。第一区域是具有宽度小的CPL特征的特性，其中两个相边相互接近。如图5所示，在第一区域，当特征的CD增加时，使在晶片上成像的特征的CD也以基本线性方式增加。在第一区域内，两个接近的相边互相作用而形成单线条图案。
第二区域指定可用两个相邻无铬相边实现的最大特征尺寸。如图5所示，在第二区域，空间图像的斜度近似于零。这样，当特征宽度连续增加时，在晶片上成像的特征的宽度不再以线性的方式增加(也就是，尽管特征的宽度变化，而成像特征的宽度基本保持不变)。这是由于在第二区域内，两个相边开始失去正确成像所需的相互作用。
在第三区域中，两个相边相互距离太大而使在成像期间不能具有充分的相互作用。因此，如图5所示，成像特征的宽度不再响应所希望的特征的宽度。需注意，当图5中的空间图像特性响应具有固定间距的CPL特征时，由于间距的实际变化将同样影响产生的CD。因而，当如下详述确定三个“区域”时，本发明还考虑到对产生CD在间距上的变化结果。
如上所述，掩膜偏差增强因数(MEEF)是印刷保护层特征CD的变化与相应的掩膜特征CD的变化之间的比值。MEEF＝1表示保护层CD的变化与掩膜CD的变化具有1∶1的比值(即线性响应)。MEEF＜1表示保护层CD的改变小于在掩膜CD中的改变量。MEEF＞1表示保护层CD的改变大于在掩膜CD中的改变量。MEEF＝0表示保护层CD不响应在掩膜特征的CD的变化。通常，为在晶片上进行最佳的CD控制，希望MEEF等于或小于1。然而当MEEF接近零时，由于不能改变掩膜特征CD以将相应的CD印刷到晶片上，这意味着无法实现所希望的晶片CD目标。当MEEF是负数时，这表示印刷的晶片CD将小于掩膜CD。
如前所述，在第一区域的CD可应用CPL技术在晶片上正确地进行复制，而在第二和第三区域的CD则不能。更确切地讲，对于在第二区域内的特征宽度(即CD)，印刷的特征宽度倾向保持不变，而与掩膜上的特征的CD无关。其主要原因是空间图像的斜度近似等于零。在第二区域的目标CD通常小于可用铬进行特征成像的尺寸。此外，零空间图像斜度使得几乎无法使用掩膜数据偏移对CD进行调整，因此，不可能进行光学近似修正(OPC)。在第三区域，正掩膜偏移促使负图像偏移、因此，很难进行OPC。第三区域还具有工艺窗口非常差的特点。由于第三区域内的掩膜特征尺寸大于某一特定尺寸，而无法形成图像。
考虑到上述与在较大的特征宽度和间距的范围保持CD线性化相关问题，本发明提供了一种用于在第一、第二和第三区域保持CD线性化的方法和技术，以便可在相同的处理条件下，将具有较宽范围的CD正确地复制到基体上。
过程的第一个步骤是确定CD应属于第一、第二和第三区域中的某一区域。根据本发明，定义区域1包括可使用无铬相边(即无铬)进行成像的特征宽度(CD)；区域2包括的特征宽度太大无法应用无铬技术(即相邻相边)成像和包括特征宽度太小无法应用铬图案(对于区域2的这些特征没有足够的空间图像对照)成像；定义区域3包括的特征宽度足够大可用铬进行图案成像。应注意，此处对区的定义无需与图4c和图5所示的表现CPL图像特性的区域相同。应进一步注意，区的定义与成像参数密切相关，如曝光波长、数值孔径(NA)和照度设置等。如下所述，可通过模拟、实验或根据技术规则对不同区进行确定。
一旦根据CD尺寸定义了三个“区”，包含在每一“区”内的用于形成图案特征的掩膜图案类型被划分到三个区中的一个区域。根据当前实施例，对于区域1(即最小掩膜CD)，可将区内每个特征用无铬PSM(或CPL掩膜)进行印刷。对于区域2(即中等CD)，至少可以使用以下经过鉴定的四种掩膜图案方法中的一种方法，四种方法是Zebra、Skunk、Rim或中间色调边偏移。对于区域3(即大CD)，可使用铬或无相移掩膜图案。图6表示根据本发明的基于CD尺寸划分区域1、2和3的实例。
应注意到控制区域2中CD的线性化是最关键的。对于区域2包括的特征使用掩膜制作技术起到调整局部发射作用，并在双光束成像系统(采用无铬PSM)引入0衍射级。0衍射级可使MEEF“增加”，从近似等于零变为正数值。
如所述，根据本发明，对于划分到区域2内的CD特征可使用以下四种掩膜图案的一种成像，它们各称为Zebra、Skunk、Rim和Halftone Edge Bias。在作为参考的美国专利6,114,071号中有关于中间色调边偏移掩膜类型的讨论。
图7a-7c分别表示Skunk、Rim和Zebra掩膜的典型掩膜布局，和它们相关的基体布局。如图7a-7c所示，区域2内的特征70分别使用Skunk、Rim和Zebra掩膜图案印刷。参考图7a，Skunk掩膜图案使用的。策略是开口71位于两个平行的铬部分72之间，铬部分72可以在石英基体的无相移部分75上形成。换句话说，可以在区域1使用的无铬特征图案(如双相边)经修改以进一步包括设置其上的两个铬部分72。可看出，铬部分72布置在特征的边缘，并被开口71隔开。如下所述，这些附加的铬部分72有效地控制了发射的百分比，从而改进了成像操作。参考图7b，Rim掩膜图案与Skunk掩膜图案基本相同，而只是在特征的中心布置了单独的附加铬部分72。在Skunk和Rim掩膜图案中，附加铬部分72沿与特征70成像相同的轴延伸。现转到Zebra图案，如图7c所示，Zebra的布局使用了多个铬部分72(即铬片)，该部分在要成像的无铬特征图案上形成。如以下进一步的详细描述，上述每个掩膜图案的操作结果基本相同，而在掩膜生产中Zebra图案具有显著的优点。要注意到，在Zebra图案中使用的铬部分72的形状是矩形或方形，只是为了举例说明。很明显，铬部分72也可采用其它的形状。
在上述每一掩膜图案(如Skunk、Rim和Zebra)中，每个布置在要印刷的无铬特征顶部的铬部分72所具有的尺寸可使铬部分低于分辨率，以便防止铬部分72作为单独特征在晶片上成像。
图8表示Zebra布局的晶片CD与间距之比的CD线性特性的曲线82，条件如下：普通DUV/ArF(193nm)/4x和NA＝0.75、环纹(0.92，0.72)。如曲线82所示，本发明使用无铬相技术显著改善了透过与掩膜有关的间距的CD线性操作。图8还描述了铬(二元掩膜)的曲线84。这样，通过使用印刷区域2内CD的经修改的掩膜图案(如Zebra)，明显地改善了CD的线性化。
图9a表示用于印刷区域2内CD特征的典型Zebra图案，图9b表示标线片的模拟图像操作，图9c表示在晶片上的模拟图像操作。如图9a所示，方形铬片91布置在无铬线条图案93的上方。在晶片上产生的图像表现出Zebra类型掩膜图案可产生轮廓清晰没有齿状及其它不连续的缺陷的性能良好的空间图案。应注意，在给出实例的模拟操作中使用ASML/800KrF，0.80NA，QUASAR，具有90nm目标CD和260nm间距。
图10表示在晶片CD上Zebra掩膜布局中使用的铬片中对偏差测量的结果。确切地，曲线表示测量的保护层晶片CD(沿Y轴)与铬片尺寸(从左侧-120nm到右侧+120nm)(沿X轴)的关系。如图10所示，当铬片在-40nm与+120nm之间变化时，产生的保护层CD没有较大改变。这说明铬片在要成像的无铬特征上的具体位置不是关键因素。在所给实例中，160nm的偏移变化导致在保护层晶片上产生2nm的CD偏差。因此，Zebra掩膜布局明显地有利于掩膜生产及成像工艺。应注意获得图10的曲线使用了具有0.80NA，87/.57，30度QUASAR的ASML PAS 5500/800。
用于区域2内的特征成像的这三种技术(即Zebra、Skunk、Rim)均使用两个掩膜写入步骤。第一个步骤是关键的掩膜写入步骤，作用是根据将成像的特征形成无铬相移图案(也就是，第一掩膜写入步骤定义相边)。第二掩膜写入步骤定义所希望的铬片以分别形成Zebra、Skunk或Pim图案。当执行第二掩膜写入步骤时，Skunk和Rim技术均需要与第一写入步骤精确覆盖。这是因为铬的位置偏移将导致空间图像形心的偏移，从而产生线条位置错误。因此，在第二掩膜写入步骤中，未对准问题会显著地降低Skunk和Rim技术的有效性(例如如果铬部分不能正确地放置在无铬特征上)。然而与此相反，Zebra技术对于覆盖错误(即未对准)提供较大的允差。其原因是铬片在Zebra中可“自对准”。因而，Zebra技术的对准问题最小。
在Zebra的一个实施例中，最初形成铬片以便相对于将印刷的无铬特征垂直方向延伸，并且最好为“超大尺寸”。除了上述简化生产过程之外，还可很好地控制发射百分比以及对发射进行调整，以便优化成像操作。甚至，通过在将印刷的特征上改变铬片之间的间距，方便地进行发射控制。这是因为铬特征相对于将要印刷的无铬特征的垂直方向延伸而实现的。因而，通过随着在基体上沉淀铬增加铬片的宽度，可以在给定的CPL特征上减小铬片之间的间距。还可选择，通过减小沉淀铬的宽度(即与特征纵轴垂直延伸的方向)，增加在给定特征上铬片之间的间距。这样，可方便地对Zebra处理的图案进行调整，以便控制发射百分比，而不产生任何对准问题。
另外，应考虑到与掩膜布局的数据量有关的问题。对这四种类型的掩膜方法进行比较，Skunk和Rim均具有数据量小的特点，而Zebra和中间色边偏移由于其图像形成的特性具有掩膜数据量大的特点。然而，由于对区域2解决方案中仅需要使用全芯片图案的很小部分，所以Zebra和中间色边偏移所使用的数据量一般是可以接受的。
图11a和11b以示图比较的方式表示对Skunk、Rim和Zebra布局的性能进行比较，以及每一布局的Dose Profile曲线。如图11a和11b所示，对于Skunk、Rim和Zebra布局在图像上区别不大。
图12是表示本发明的一般方法的典型流程图。在第一步骤(步骤120)是为获取在晶片上成像的所希望的掩膜图像。这些掩膜数据可以是GDS格式或其它适当的数据格式。在下一个步骤(步骤122)是为了确定区域1、2和3的分割点。在本实施例中，区域是根据将要印刷的特征的CD进行定义的。如上所述，区域1、2和3可以根据在晶片成像所使用的给定处理条件和工具有所改变。一种定义区域的方法是使用所希望的条件进行模拟，以便确定空间图像的特性和与特征宽度有关的给定工艺的MEEF。之后，“区域”可容易地进行区分，例如，根据如参照图5所述的CPL特征的空间图像的斜度。“区域”一经定义，根据其CD(步骤124)每个特征(即几何特征)便被指定到给定的区域(即区域1、2或3)。随后，(步骤126)对每个确定为区域2的几何特征用上述区域2的图案处理方法之一进行处理。在最佳实施例中，采用了Zebra图案处理。下一个步骤负责产生第一掩膜图案，该图案包括每个在区域1和2中的特征的无铬相元件(步骤128)，再产生第二掩膜图案，该图案包括每个在区域2和3中的特征的铬元件(步骤130)。而后，为了在晶片上形成所希望的图像，第一掩膜图案和第二掩膜图案在不同的成像步骤进行成像。
应注意，上述流程图仅是本发明方法的概述。读者需理解，在上述方法中可包括另外的步骤。例如，还可在掩膜设计中应用其它OPC技术(如散射条OPC)。在散射条的情况下，这些应包含在具有铬特征的第二掩膜图案中。当然，附加OPC技术还可与本发明的上述方法相结合。另外，可使用各种照明如偏轴照明，进一步改进成像工艺。
应进一步注意，应使用基于用于识别和划分区域2的方法的模型以及区域2内的特征来实现上述方法。此方法应遵循图12所阐明的过程。
例如，根据本发明，可根据尺寸划分区域2的模型。这一模型的实现可以是在分离区域3特征后，通过使用一个模型以便根据特征尺寸对区域1或区域2的特征进行识别，来预测掩膜特征CD。大于预定值X的特征属于区域2的特征，而小于或等于X的特征属于区域1的特征。“X”表示某一掩膜尺寸。数值X可通过数值孔径(NA)和用于曝光的曝光波长(WL)加以确定。例如，这一关系可以描述为X～(WL/NA)。WL较小而NA较大使X变小。然而，X的精确值主要由经验确定。
进一步，区域2的模型划分可根据偏移方向进行。这一过程的实现可以是在分离区域3特征后，通过使用一个模型以便根据特征偏移对区域1或区域2的特征进行识别，来预测掩膜特征。偏移是正数的特征属于区域2特征，而偏移等于零或是负数的特征属于区域1特征。
另外，区域2的模型划分可根据MEEF进行。这一过程的实现可以是在分离区域3特征后，通过使用一个模型以便根据模拟MEEF对区域1或区域2的特征进行识别，来预测掩膜特征CD。MEEF大于1.5或小于0.8的特征属于区域2特征，而MEEF在1.5与0.8之间的特征属于区域1特征。
还可使用基于规则的方法识别和划分区域2。概括来讲，基于规则的方法包括的步骤有：(1)根据线条和空间尺寸对每一区域(区域1、2和3)进行定义，可根据模拟或实验结果确定；(2)根据特征宽度提取属于区域1的特征(这些特征可无铬形成)；(3)根据特征宽度提取属于区域2的特征，并对这些特征进行修改以包括区域2图案处理(最好采用Zebra)；(4)提取属于区域3的特征，并使用铬形成这些特征的图案；和(5)将相图案(区域1和2特征)与铬图案(区域2和3特征)分为两个分离的掩膜图案。如使用上述通常的方法，可对基于规则的方法作出修改以包括各种其它OPC技术。
图13以图表方式表示划分区域2的CPL布局设计规则。如图13所示，超过预定宽度的使用二元图案，特征之间超过预定间隙的增加SB。此外，具有预定线条宽度带的，设计规则要求Att-PSM或铬中间色(HT)，低于此带宽的，设计规则要求CPL线OPC。设计规则还要求CPL1∶1负荷比图案在水平区域向上到Att-PSM或铬HT带中，CPL沟槽图案在低于Att-PSM或铬HT带的三角形区域内，Cr HT图案在低于CPL沟槽图案区域的台阶状三角形区域，SB的ISO图案在超过预定间隙的垂直矩形区域。
图14表示通过使用本发明使成像操作改进的实例。参考图14，宽度等于或小于90nm的特征被认为属于区域1。如图所示，区域1内的特征使用相邻相边印刷(即无铬特征)。宽度在90到130nm的特征属于区域2。区域2内的特征经过修改以包括Zebra图案处理。如所示，使用铬片改进了成像操作。宽度大于130nm的特征属于区域3，并采用铬印刷。如所示，如不采用铬，区域3的特征将不能在晶片上成像。因而，图14表示了根据本发明如何在区域2和3中使用铬，当设计中特征的宽度变化时提供对保持CD线性化的控制。
要注意，如以上的讨论，用于产生第一和第二掩膜的本发明的上述过程是一个应用掩膜生成软件的CAD系统的典型工作。如ASML Mask Tools发售的Mask WeaverTM软件。这一CAD系统和掩膜设计软件可以方便地编程以包括本发明的过程。
图15是应用本发明帮助设计掩膜时适合使用的光刻投影设备的示意图。设备包括：
-射线系统Ex、IL，用于提供射线的投影光束PB。在此具体实例中，射线系统还包括了射线源LA；
-第一目标平台(掩膜平台)MT具有用于固定掩膜MA的固定装置(如标线片)，并与第一定位装置连接以使掩膜与PL正确定位；
-第二目标平台(基体平台)WT具有用于固定基体W(如保护涂层硅晶片)的基体固定装置，并与第二定位装置连接以使基体与PL正确定位；
-投影系统(“镜头”)PL(如折射、反射或折射及反射光学系统)，用于将掩膜MA的被照射部分在基体W的目标部分(如包括一个或更多的芯片)成像。
如在此所述，设备是可透射型(即具有可透射掩膜)。然而，通常还可以是反射型，例如(用反射掩膜)。还可选择的是，设备使用另外类型的图像生成装置以代替使用掩膜；这样的实例包括可编程镜像阵列或LCD矩阵。
射线源LA(如汞灯、受激准分子激光器或等离子放电源)产生射线光束。此光束馈入照明系统(照明器)IL，光束可直接馈入或经过调节装置后馈入，例如光束扩展器Ex。照明器IL可包括用于设置光束中外部和/或内部射线强度(通常分别称作σ-外部和σ-内部)的分布。另外通常还包括各种其它部件，如积分器IN和聚光器CO。这样，照射到掩膜MA上的光束PB在其横断面上具有希望的均匀性和强度分布。
关于图15应注意，射线源LA可位于光刻投影设备的机壳内(例如通常当射线源LA是汞灯的情况)，但也可远离光刻投影设备，所产生的射线光束导入该设备(如在适当的导向镜辅助下)；后者方案通常是在当射线源LA是受激准分子激光器(如基于KrF、ArF或F2的激光发射)。本发明包括这两种方案。
光束PB随后截取固定在掩膜平台MT上的掩膜MA。当光束PB透过掩膜MA后通过镜头PL，PL将光束聚焦到基体W的目标部分。在第二定位装置(和干涉仪测量装置IF)的辅助下，基体平台WT可精确移动，例如以便在光束PB的光路中为不同的目标部分C定位。相似地，可使用第一定位装置使掩膜MA与光束PB的光路精确地定位，例如在从掩膜库中自动获取掩膜MA后，或扫描期间。通常，当基体平台MT移动，在长行程模块(粗略定位)和短行程模块(精细定位)的辅助下实现WT，图15中没有明确表示上述模块。然而，在晶片步进机(作为与步进-扫描设备的对照)的实例中，掩膜平台MT只是与短行程致动器连接或是被固定。
所描述的设备可在两种不同模式下使用：
-在步进模式，基体平台MT基本保持静止，整个掩膜图像在目标部分C上进行一次投影(即一次“闪光”)。然后基体平台WT沿x和/或y方向移位，以便可以使光束PB照射不同的目标部分C。
-在扫描模式，情况基本相同，除了给定的目标部分C不进行一次“闪光”曝光，作为替代，掩膜平台MT可以速度v沿给定方向(所谓的“扫描方法”，如y方向)移动，以便使投影光束PB对掩膜图像进行扫描；同时，基体平台WT沿相同或相反方向以速度V＝Mv移动，其中M是镜头PL的放大倍数(有代表性的，M＝1/4或1/5)。以此方式，可以对相对较大的目标部分C进行曝光，而无需在分辨率上作出调整。
如上所述，本发明的方法显著优于原有技术。例如，当给定的掩膜图案中的特征的CD和间距不同时，本发明为定义和保持有关CD印刷的“线性”性能，提供了简单和系统的方法。
虽然对本发明的某些实施例进行了明确地描述，但应理解其它的实施方式均没有脱离本发明的精神和特征。因此所有实施例应认为是说明性的，而决非是对发明作出限制，发明的范围由所附权利要求书定义，因而与权利要求书等效的意义及范围内的所有改变均没有脱离其范围。
Claims (18)
1.一种产生用于印刷图案的掩膜的方法，该图案包括多个具有不同关键尺寸的特征，所述方法包括的步骤有：
获得描绘所述图案的数据；
根据所述多个特征的关键尺寸，定义多个不同区域；
对每一所述特征分类，并划分到所述多个不同区域中的一个区域；和
对每一分类划分到所述多个不同区域的预定不同区域的特征，进行对所述掩膜图案的修改。
2.如权利要求1所述的产生掩膜的方法，其中所述多个不同区域包括：
第一区域，其内的特征的关键尺寸小于或等于第一预定值，可以对其特征使用无铬相光刻技术成像；
第二区域，其内的特征的关键尺寸大于所述第一预定值并小于第二预定值，可以对其特征使用无铬相光刻技术与铬相结合的方法成像；和
第三区域，其内的特征的关键尺寸大于所述第二预定值，可以对其特征使用铬成像。
3.如权利要求2所述的产生掩膜的方法，其中在所述第一区域内的至少一个所述特征用蚀刻到所述晶片上的所述邻近相边的掩膜来实现。
4.如权利要求2所述的产生掩膜的方法，其中在所述第二区域内的至少一个所述特征采用在基体上表面的邻近相边之间布置铬片，用作为蚀刻到所述基体上的所述邻近相边的掩膜来实现。
5.如权利要求4所述的产生掩膜的方法，其中所述铬片起到控制入射到所述掩膜的光源发射百分比的作用。
6.如权利要求2所述的产生掩膜的方法，进一步包括以下步骤：
对所述第一区域内特征和所述第二区域内特征的无铬相元件进行编译，
产生用于使所述第一区域和所述第二区域内的无铬相元件成像的第一掩膜，
对所述第二区域内特征的铬元件和所述第三区域内特征的铬元件进行编译，
产生用于使所述第二区域和所述第三区域内的铬元件成像的第二掩膜。
7.一种产生用于印刷图案的掩膜的设备，该图案包括多个具有不同关键尺寸的特征，所述设备包括：
用于获得描绘所述图案的数据的装置；
用于根据所述多个特征的关键尺寸定义多个不同区域的装置；
用于对每一所述特征分类，并划分到所述多个不同区域的一个区域中的装置；和
用于对每一分类划分到所述多个不同区域的预定不同区域的特征，进行对所述掩膜图案的修改的装置。
8.如权利要求7所述的用于产生掩膜的设备，其中所述多个不同区域包括：
第一区域，其内的特征的关键尺寸小于或等于第一预定值，可以对其特征使用无铬相光刻技术成像；
第二区域，其内的特征的关键尺寸大于所述第一预定值并小于第二预定值，可以对其特征使用无铬相光刻技术与铬相结合的方法成像；和
第三区域，其内的特征的关键尺寸大于所述第二预定值，可以对其特征使用铬成像。
9.如权利要求8所述的产生掩膜的设备，其中在所述第一区域内的至少一个所述特征用蚀刻到所述晶片上的所述邻近相边的掩膜来实现。
10.如权利要求8所述的产生掩膜的设备，其中在所述第二区域内的至少一个所述特征采用在基体上表面的邻近相边之间布置铬片，用作为蚀刻到所述基体上的所述邻近相边的掩膜来实现。
11.如权利要求10所述的产生掩膜的设备，其中所述铬片起到控制入射到所述掩膜的光源发射百分比的作用。
12.如权利要求8所述的产生掩膜的设备，进一步包括：
用于对所述第一区域内特征和所述第二区域内特征的无铬相元件进行编译的装置，
用于产生用于使所述第一区域和所述第二区域内的无铬相元件成像的第一掩膜的装置，
用于对所述第二区域内特征的铬元件和所述第三区域内特征的铬元件进行编译的装置，
用于产生用于使所述第二区域和所述第三区域内的铬元件成像的第二掩膜的装置。
13.一种用于控制计算机的计算机程序产品，该程序产品包括计算机可读的记录介质和在记录介质上写入记录的装置，该装置用于使计算机根据掩膜的将要印刷的具有不同关键尺寸的多个特征的图案产生文件，所述产生所述文件的步骤有：
获得描绘所述图案的数据；
根据所述多个特征的关键尺寸，定义多个不同区域；
对每一所述特征分类，并划分到所述多个不同区域的一个区域中；和
对每一分类划分到所述多个不同区域的预定不同区域的特征，进行对所述掩膜图案的修改。
14.如权利要求13所述的计算机程序产品，其中所述多个不同区域包括：
第一区域，其内的特征的关键尺寸小于或等于第一预定值，可以对其特征使用无铬相光刻技术成像；
第二区域，其内的特征的关键尺寸大于所述第一预定值并小于第二预定值，可以对其特征使用无铬相光刻技术与铬相结合的方法成像；和
第三区域，其内的特征的关键尺寸大于所述第二预定值，可以对其使用铬成像。
15.如权利要求14所述的计算机程序产品，其中在所述第一区域内的至少一个所述特征用蚀刻到所述晶片上的所述邻近相边的掩膜来实现。
16.如权利要求14所述的计算机程序产品，其中在所述第二区域内的至少一个所述特征采用在基体上表面的邻近相边之间布置铬片，用作为蚀刻到所述基体上的所述邻近相边的掩膜来实现。
17.如权利要求16所述的计算机程序产品，其中所述铬片起到控制入射到所述掩膜的光源发射百分比的作用。
18.如权利要求14所述的计算机程序产品，所述产生文件进一步包括以下步骤：
对所述第一区域内特征和所述第二区域内特征的无铬相元件进行编译，
产生用于使所述第一区域和所述第二区域内的无铬相元件成像的第一掩膜，
对所述第二区域内特征的铬元件和所述第三区域内特征的铬元件进行编译，
产生用于使所述第二区域和所述第三区域内的铬元件成像的第二掩膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40959902P | 2002-09-11 | 2002-09-11 | |
| US60/409599 | 2002-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1495521A true CN1495521A (zh) | 2004-05-12 |
| CN100589030C CN100589030C (zh) | 2010-02-10 |
Family
ID=32507585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03164843A Expired - Fee Related CN100589030C (zh) | 2002-09-11 | 2003-09-11 | 全芯片无铬相光刻技术生产中实现关键尺寸线性控制的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7211815B2 (zh) |
| EP (1) | EP1398666A3 (zh) |
| JP (1) | JP4323919B2 (zh) |
| KR (1) | KR100566143B1 (zh) |
| CN (1) | CN100589030C (zh) |
| SG (1) | SG118203A1 (zh) |
| TW (1) | TWI274969B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101086623B (zh) * | 2006-06-08 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 使基于模型的光学近似修正更精确的方法 |
| CN103777456A (zh) * | 2011-12-31 | 2014-05-07 | 聚灿光电科技(苏州)有限公司 | 平板式光刻板 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI274969B (en) * | 2002-09-11 | 2007-03-01 | Asml Masktools Bv | Method and computer program product of generating masks and mask generated thereby, device manufacturing method and device manufactured thereby, and method of printing pattern |
| US7259829B2 (en) * | 2004-07-26 | 2007-08-21 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US7500218B2 (en) * | 2004-08-17 | 2009-03-03 | Asml Netherlands B.V. | Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same |
| JP4483612B2 (ja) * | 2005-02-09 | 2010-06-16 | ソニー株式会社 | フォトマスクの製造方法、および、半導体デバイスの製造方法 |
| US7681171B2 (en) * | 2005-04-12 | 2010-03-16 | Asml Masktooks B.V. | Method, program product and apparatus for performing double exposure lithography |
| US20060234137A1 (en) * | 2005-04-15 | 2006-10-19 | Samsung Electronics Co., Ltd. | Photomask structures providing improved photolithographic process windows and methods of manufacturing same |
| US7642019B2 (en) * | 2005-04-15 | 2010-01-05 | Samsung Electronics Co., Ltd. | Methods for monitoring and adjusting focus variation in a photolithographic process using test features printed from photomask test pattern images; and machine readable program storage device having instructions therefore |
| US20070015089A1 (en) * | 2005-07-14 | 2007-01-18 | Freescale Semiconductor, Inc. | Method of making a semiconductor device using a dual-tone phase shift mask |
| US7732102B2 (en) * | 2005-07-14 | 2010-06-08 | Freescale Semiconductor, Inc. | Cr-capped chromeless phase lithography |
| US7892703B2 (en) * | 2005-08-12 | 2011-02-22 | Asml Masktools B.V. | CPL mask and a method and program product for generating the same |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US20070243491A1 (en) * | 2006-04-18 | 2007-10-18 | Wu Wei E | Method of making a semiconductor with a high transmission CVD silicon nitride phase shift mask |
| KR100801738B1 (ko) * | 2006-06-28 | 2008-02-11 | 주식회사 하이닉스반도체 | 포토마스크 및 그 형성방법 |
| EP1876494A1 (en) * | 2006-07-06 | 2008-01-09 | ASML MaskTools B.V. | An improved CPL mask and a method and program product for generating the same |
| US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| SG192532A1 (en) | 2008-07-16 | 2013-08-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| WO2013122220A1 (ja) * | 2012-02-15 | 2013-08-22 | 大日本印刷株式会社 | 位相シフトマスク及び当該位相シフトマスクを用いたレジストパターン形成方法 |
| US8962221B2 (en) | 2012-05-14 | 2015-02-24 | United Microelectronics Corp. | Mask and method of forming pattern by using the same |
| KR102154075B1 (ko) | 2013-10-21 | 2020-09-09 | 삼성전자주식회사 | 반도체 소자의 검사 방법 및 반도체 검사 시스템 |
| KR102230503B1 (ko) * | 2015-04-14 | 2021-03-22 | 삼성전자주식회사 | 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184021A (en) * | 1991-06-24 | 1993-02-02 | Siscan Systems, Inc. | Method and apparatus for measuring the dimensions of patterned features on a lithographic photomask |
| US5633102A (en) * | 1991-08-23 | 1997-05-27 | Intel Corporation | Lithography using a new phase-shifting reticle |
| US5354632A (en) * | 1992-04-15 | 1994-10-11 | Intel Corporation | Lithography using a phase-shifting reticle with reduced transmittance |
| US5302477A (en) * | 1992-08-21 | 1994-04-12 | Intel Corporation | Inverted phase-shifted reticle |
| US5348826A (en) * | 1992-08-21 | 1994-09-20 | Intel Corporation | Reticle with structurally identical inverted phase-shifted features |
| US5424154A (en) * | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
| US5565286A (en) * | 1994-11-17 | 1996-10-15 | International Business Machines Corporation | Combined attenuated-alternating phase shifting mask structure and fabrication methods therefor |
| JPH08191043A (ja) * | 1995-01-11 | 1996-07-23 | Nikon Corp | アライメント方法及び該方法で使用される露光装置 |
| US5618643A (en) * | 1995-12-15 | 1997-04-08 | Intel Corporation | Embedded phase shifting mask with improved relative attenuated film transmission |
| US6269472B1 (en) | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| US5935733A (en) * | 1996-04-05 | 1999-08-10 | Intel Corporation | Photolithography mask and method of fabrication |
| US5840448A (en) * | 1996-12-31 | 1998-11-24 | Intel Corporation | Phase shifting mask having a phase shift that minimizes critical dimension sensitivity to manufacturing and process variance |
| US6114071A (en) * | 1997-11-24 | 2000-09-05 | Asml Masktools Netherlands B.V. | Method of fine feature edge tuning with optically-halftoned mask |
| US6312854B1 (en) * | 1998-03-17 | 2001-11-06 | Asml Masktools Netherlands B.V. | Method of patterning sub-0.25 lambda line features with high transmission, “attenuated” phase shift masks |
| US6383719B1 (en) * | 1998-05-19 | 2002-05-07 | International Business Machines Corporation | Process for enhanced lithographic imaging |
| US6383697B1 (en) * | 1999-08-31 | 2002-05-07 | National University Of Singapore | Ultra high resolution lithographic imaging and printing and defect reduction by exposure near the critical condition utilizing fresnel diffraction |
| US6562522B1 (en) | 1999-10-29 | 2003-05-13 | Intel Corporation | Photomasking |
| DE10001119A1 (de) * | 2000-01-13 | 2001-07-26 | Infineon Technologies Ag | Phasenmaske |
| TW512424B (en) * | 2000-05-01 | 2002-12-01 | Asml Masktools Bv | Hybrid phase-shift mask |
| US6335130B1 (en) * | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
| US6458495B1 (en) * | 2000-06-30 | 2002-10-01 | Intel Corporation | Transmission and phase balance for phase-shifting mask |
| US6551750B2 (en) * | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6664009B2 (en) * | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
| US6641959B2 (en) * | 2001-08-09 | 2003-11-04 | Intel Corporation | Absorberless phase-shifting mask for EUV |
| US6548417B2 (en) * | 2001-09-19 | 2003-04-15 | Intel Corporation | In-situ balancing for phase-shifting mask |
| US6564522B1 (en) * | 2001-11-20 | 2003-05-20 | Lee Chiu-Ying | Hidden dual loading spring-type floor board fastening mount structure |
| US6605481B1 (en) * | 2002-03-08 | 2003-08-12 | Numerical Technologies, Inc. | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit |
| TWI274969B (en) * | 2002-09-11 | 2007-03-01 | Asml Masktools Bv | Method and computer program product of generating masks and mask generated thereby, device manufacturing method and device manufactured thereby, and method of printing pattern |
-
2003
- 2003-09-10 TW TW092125046A patent/TWI274969B/zh not_active IP Right Cessation
- 2003-09-11 US US10/659,715 patent/US7211815B2/en not_active Expired - Lifetime
- 2003-09-11 EP EP03255698A patent/EP1398666A3/en not_active Withdrawn
- 2003-09-11 CN CN03164843A patent/CN100589030C/zh not_active Expired - Fee Related
- 2003-09-11 SG SG200305677A patent/SG118203A1/en unknown
- 2003-09-11 JP JP2003359977A patent/JP4323919B2/ja not_active Expired - Fee Related
- 2003-09-13 KR KR1020030064616A patent/KR100566143B1/ko not_active IP Right Cessation
-
2007
- 2007-02-20 US US11/708,029 patent/US7667216B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101086623B (zh) * | 2006-06-08 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 使基于模型的光学近似修正更精确的方法 |
| CN103777456A (zh) * | 2011-12-31 | 2014-05-07 | 聚灿光电科技(苏州)有限公司 | 平板式光刻板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004151717A (ja) | 2004-05-27 |
| US7667216B2 (en) | 2010-02-23 |
| EP1398666A2 (en) | 2004-03-17 |
| KR20040023784A (ko) | 2004-03-18 |
| SG118203A1 (en) | 2006-01-27 |
| TW200422795A (en) | 2004-11-01 |
| US20040115539A1 (en) | 2004-06-17 |
| US7211815B2 (en) | 2007-05-01 |
| CN100589030C (zh) | 2010-02-10 |
| US20070148562A1 (en) | 2007-06-28 |
| TWI274969B (en) | 2007-03-01 |
| KR100566143B1 (ko) | 2006-03-30 |
| JP4323919B2 (ja) | 2009-09-02 |
| EP1398666A3 (en) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100589030C (zh) | 全芯片无铬相光刻技术生产中实现关键尺寸线性控制的方法 | |
| JP3645242B2 (ja) | ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置 | |
| US7512928B2 (en) | Sub-resolution assist feature to improve symmetry for contact hole lithography | |
| US7549140B2 (en) | Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography | |
| KR100570196B1 (ko) | 마스크 생성방법 및 장치, 패턴프린팅 방법, 및 컴퓨터프로그램물 | |
| KR100592580B1 (ko) | 쌍극조명에 사용하기 위한 모델-기반 레이아웃 변환을수행하는 방법 및 장치 | |
| KR100566153B1 (ko) | 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치 | |
| KR100542268B1 (ko) | 서브해상도 어시스트피처로서 위상에지를 이용하는 광근접보정방법 | |
| JP4495663B2 (ja) | サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法 | |
| CN1737694A (zh) | 在角部利用倒角与修圆的光学邻近校正 | |
| CN1550900A (zh) | 为用于深的亚波长光刻的掩模原版图案提供光学逼近特征的方法和装置 | |
| CN1664702A (zh) | 亚波长光刻的实施相平衡散射条放置模型的方法及其装置 | |
| CN100487578C (zh) | 光刻处理方法，和由此制造的器件 | |
| CN1862385A (zh) | 使用测试特征检测光刻工艺中的焦点变化的系统和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: ASML HOLLAND CO., LTD. Free format text: FORMER OWNER: ASML FRISKET TOOLS B.V. Effective date: 20140211 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140211 Address after: Holland Weide Eindhoven Patentee after: ASML Holland Co., Ltd. Address before: Holland Weierde Eindhoven Patentee before: ASML Frisket Tools B.V. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100210 Termination date: 20180911 |