KR102154075B1 - 반도체 소자의 검사 방법 및 반도체 검사 시스템 - Google Patents

반도체 소자의 검사 방법 및 반도체 검사 시스템 Download PDF

Info

Publication number
KR102154075B1
KR102154075B1 KR1020130125474A KR20130125474A KR102154075B1 KR 102154075 B1 KR102154075 B1 KR 102154075B1 KR 1020130125474 A KR1020130125474 A KR 1020130125474A KR 20130125474 A KR20130125474 A KR 20130125474A KR 102154075 B1 KR102154075 B1 KR 102154075B1
Authority
KR
South Korea
Prior art keywords
inspection
comparison
layer
pattern
data
Prior art date
Application number
KR1020130125474A
Other languages
English (en)
Other versions
KR20150045783A (ko
Inventor
양기호
양승훈
스보 차이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130125474A priority Critical patent/KR102154075B1/ko
Priority to US14/340,910 priority patent/US9476840B2/en
Publication of KR20150045783A publication Critical patent/KR20150045783A/ko
Application granted granted Critical
Publication of KR102154075B1 publication Critical patent/KR102154075B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/60—Editing figures and text; Combining figures or text
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G06V10/44—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20221—Image fusion; Image merging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

반도체 소자의 검사 방법 및 반도체 검사 시스템이 제공된다. 이 검사 방법에 따르면, 기판에 형성된 검사 레이어의 검사 패턴의 검사 이미지 데이터를 획득하고, 전자 시스템을 이용하여 상기 검사 이미지 데이터로부터 검사 패턴 윤곽(inspection pattern contour)을 포함하는 검사 윤곽 데이터를 추출한다. 상기 검사 윤곽 데이터를 비교 레이어의 비교 윤곽 데이터와 병합시킨다. 상기 비교 레이어는 상기 검사 레이어와 수직적으로 중첩된다. 상기 병합된 데이터에서 상기 검사 패턴 윤곽과 상기 비교 윤곽 데이터의 비교 패턴 윤곽간의 수평 거리를 체크한다.

Description

반도체 소자의 검사 방법 및 반도체 검사 시스템{METHODS OF INSPECTING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR INSPECTION SYSTEMS}
본 발명은 반도체 소자의 검사 방법 및 반도체 검사 시스템에 관한 것이다.
반도체 소자들의 그들의 소형화, 다기능화, 및/또는 낮은 제조 비용 등의 특성들을 인하여 전자 산업에서 널리 사용되고 있다. 반도체 소자들은 포토리소그라피 공정, 식각 공정, 증착 공정, 이온 주입 공정, 세정 공정, 및 검사 공정과 같은 다양한 제조 공정들에 의해 제조될 수 있다.
검사 공정에서, 반도체 소자 내에서 패턴들의 불량들(defects)을 검출할 수 있다. 하지만, 반도체 소자들이 고집적화 됨에 따라, 패턴들이 미세해지고 있어 상기 불량들을 검출하는 것이 점점 어려워지고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 검사의 신뢰성을 향상시킬 수 있는 반도체 소자의 검사 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 검사의 신뢰성을 향상시킬 수 있는 반도체 검사 시스템을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 실제 패턴(real pattern)과 보이지 않는 패턴(invisible pattern)간의 불량들을 보다 정확하게 검출할 수 있는 반도체 소자의 검사 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 실제 패턴과 보이지 않는 패턴 간의 불량들을 보다 정확하게 검출할 수 있는 반도체 검사 시스템을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술된 과제들을 해결하기 위한 반도체 소자의 검사 방법은, 기판에 형성된 검사 레이어의 검사 패턴의 검사 이미지 데이터를 획득하는 것; 전자 시스템을 이용하여 상기 검사 이미지 데이터로부터 검사 패턴 윤곽(inspection pattern contour)을 포함하는 검사 윤곽 데이터를 추출하는 것; 상기 검사 윤곽 데이터를 비교 레이어의 비교 윤곽 데이터와 병합시키되, 상기 비교 레이어는 상기 검사 레이어와 수직적으로 중첩되는 것; 및 상기 병합된 데이터에서 상기 검사 패턴 윤곽과 상기 비교 윤곽 데이터의 비교 패턴 윤곽간의 수평 거리를 체크하는 것을 포함할 수 있다.
일 실시예에서, 상기 검사 이미지 데이터를 획득할 때, 상기 비교 레이어는 보이지 않을 수 있다.
일 실시예에서, 상기 비교 레이어는 상기 검사 레이어 아래에 위치할 수 있으며, 물질 필름이 상기 비교 레이어 상에 형성될 수 있다. 상기 검사 레이어의 검사 패턴은 상기 물질 필름 상에 형성될 수 있다.
일 실시예에서, 상기 검사 레이어를 형성하기 전에, 상기 방법은 기판에 형성된 상기 비교 레이어에 포함된 비교 패턴의 비교 이미지 데이터를 획득하는 것; 및 상기 비교 이미지 데이터로부터 상기 비교 윤곽 데이터를 추출하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 비교 윤곽 데이터는 상기 비교 레이어의 설계 레이아웃 데이터일 수 있다.
일 실시예에서, 상기 비교 레이어는 상기 검사 레이어의 상부에 형성될 예정인 상부 가상 레이어일 수 있다. 이 경우에, 상기 비교 레이어는 상기 비교 레이어의 설계 레이아웃 데이터일 수 있다.
일 실시예에서, 상기 방법은 상기 체크된 수평 거리와 기준 거리를 비교하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 검사 패턴은 포토레지스트 패턴일 수 있다. 이 경우에, 상기 방법은 상기 체크된 거리가 상기 기준 거리의 허용오차 범위에서 벗어난 경우에, 재작업 공정(rework process)를 수행하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 검사 패턴은 상기 검사 레이어 내에 복수로 제공되어, 상기 검사 윤곽 데이터는 상기 복수의 검사 패턴들에 각각 대응되는 복수의 검사 패턴 윤곽들을 포함할 수 있다. 상기 비교 윤곽 데이터는 상기 복수의 검사 패턴 윤곽들에 각각 대응되는 복수의 비교 패턴 윤곽들을 포함할 수 있다. 이 경우에, 상기 수평 거리를 체크하는 것은, 상기 각 검사 패턴 윤곽과 이에 대응되는 상기 각 비교 패턴 윤곽간의 수평 거리를 체크하는 것을 포함할 수 있으며, 상기 수평 거리와 상기 기준 거리를 비교하는 것은, 상기 체크된 수평 거리들과 이에 각각 대응되는 기준 패턴들을 비교하는 것을 포함할 수 있다.
일 실시예에서, 상기 방법은 상기 체크된 수평 거리들과 상기 기준 패턴들간의 비교에 의해 얻어진 데이터로부터 상기 검사 패턴들 중에서 핫스팟(hotspot)을 분류하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 검사 윤곽 데이터는 GDS(geometric database standard) 포맷(format)일 수 있다.
상술된 기술적 과제들을 해결하기 위한 반도체 검사 시스템을 제공한다. 이 반도체 검사 시스템은 기판에 형성된 검사 레이어의 검사 패턴의 검사 이미지 데이터를 획득하는 이미지 검출 장비; 및 상기 검사 이미지 데이터로부터 검사 패턴 윤곽을 포함하는 검사 윤곽 데이터를 추출하고, 상기 검사 윤곽 데이터를 비교 레이어의 비교 윤곽 데이터와 병합시키고, 상기 병합된 데이터로부터 상기 검사 패턴 윤곽 상기 비교 윤곽 데이터의 비교 패턴 윤곽간의 수평 거리를 체크하는 제어기를 포함하는 전자 시스템을 포함할 수 있다. 상기 비교 레이어는 상기 검사 레이어와 수직적으로 중첩될 수 있다.
일 실시예에서, 상기 전자 시스템은, 획득된 검사 이미지 데이터, 상기 추출된 검사 윤곽 데이터, 상기 병합된 데이터, 상기 비교 윤곽 데이터, 및 상기 체크된 수평 거리를 저장하는 저장 장치를 더 포함할 수 있다.
일 실시예에서, 상기 이미지 검출 장비는 NGR 사(Nano Geometry Research Inc.)의 NGR 장비 또는 SEM(scanning electron microscope) 장비일 수 있다.
상술된 본 발명의 실시예들에 따르면, 상기 검사 레이어 및 상기 검사 레이어와 수직적으로 중첩되는 비교 레이어간의 상대적 위치 관계를 보다 정밀하게 파악할 수 있다. 이로 인하여, 우수한 특성 및/또는 신뢰성을 갖는 반도체 소자를 구현할 수 있으며, 반도체 소자의 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 검사 시스템을 나타내는 개략도이다.
도 2는 본 발명의 실시예들에 따른 반도체 소자의 검사 방법을 나타내는 플로우 차트이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법에서 병합된 데이터를 나타내는 평면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법에서 비교 윤곽 데이터를 획득하는 방법의 일 예를 나타내는 플로우 차트이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 소자의 검사 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법에서 병합된 데이터를 나타내는 평면도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명 되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, 다른 요소에 '연결된다' 또는 '커플된다'는 표현은 다른 요소에 직접 연결 또는 커플링 되거나, 다른 요소와의 사이에 개재되는 요소가 존재할 수 있다.
본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다. 본 명세서에서 사용되는 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서, '포함한다'는 표현이 사용된 구성 요소, 단계, 동작 및/또는 소자에, 하나 이상의 다른 구성 요소, 다른 단계, 다른 동작, 및/또는 다른 소자가 존재 또는 추가되는 것이 배제되지 않는다.
또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들(또는 층들)이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1 막(또는 제1 층)으로 언급된 것이 다른 실시예에서는 제2 막(또는 제2 층)로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예들에 따른 반도체 검사 시스템을 나타내는 개략도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 반도체 검사 시스템(500)은 이미지 검출 장비(510) 및 전자 시스템(520)을 포함할 수 있다. 상기 이미지 검출 장비(510)는 반도체 기판(100)이 로딩(load)되는 척(512, check), 및 상기 반도체 기판(100)에 형성된 패턴의 이미지를 획득하는 이미지 캡처 유닛(515, image capture unit)를 포함할 수 있다. 상기 이미지 캡처 유닛(515)는 전자빔 과 같은 소스(source)를 이용하여 상기 이미지를 획득할 수 있다. 일 실시예에서, 상기 이미지 검출 장비(510)는 지오메트리 검증 장비(geometry verification apparatus)인 NGR 사(Nano Geometry Research Inc.)의 NGR 장비일 수 있다. 다른 실시예에서, 상기 이미지 검출 장비(510)는 SEM(scanning electron microscope) 장비일 수 있다.
상기 전자 시스템(520)은 상기 이미지 검출 장비(510)로부터 획득된 이미지 데이터를 처리할 수 있다. 상기 전자 시스템(520)은 다양한 데이터를 처리를 할 수 있는 제어기(522, controller), 및 다양한 데이터를 저장할 수 있는 저장 장치(524, memory device)를 포함할 수 있다. 상기 제어기(522) 및 상기 저장 장치(524)의 기능들은 추후에 보다 상세히 설명한다. 이에 더하여, 상기 전자 시스템(520)은 입출력 유닛(526, input/output (I/O) unit) 및 인터페이스 유닛(528, interface unit)를 더 포함할 수 있다. 상기 입출력 유닛(526)은 키보드(keyboard), 키패드(keypad), 및/또는 디스플레이 장치(display device)를 포함할 수 있다. 상기 이미지 검출 장비(510)로부터 획득된 데이터는 상기 인터페이스 유닛(528)을 통하여 상기 전자 시스템(520)으로 전달될 수 있다. 이에 더하여, 상기 전자 시스템(520)에서 처리된 데이터는 상기 인터페이스 유닛(528)을 통하여 상기 이미지 검출 장비(510)로 전달될 수도 있다. 상기 인터페이스 유닛(528)은 유선 요소, 무선 요소, 및/또는 USB(universal serial bus) 포트 등을 포함할 수 있다. 상기 제어기(522), 상기 저장 장치(524), 상기 입출력 유닛(526), 및 상기 인터페이스 유닛(528)은 데이터 버스(data bus)를 통하여 서로 결합될 수 있다. 상기 전자 시스템(520)은 컴퓨터 시스템일 수 있다.
상술된 반도체 검사 시스템(500)을 이용하여 반도체 소자의 검사 방법을 수행할 수 있다. 이하, 상기 검사 방법을 설명한다.
도 2는 본 발명의 실시예들에 따른 반도체 소자의 검사 방법을 나타내는 플로우 차트이다. 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법을 설명하기 위한 단면도이다. 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법에서 병합된 데이터를 나타내는 평면도이다.
도 3에 개시된 바와 같이, 반도체 기판(100)은 제1 영역(50) 및 제2 영역(60)을 포함할 수 있다. 소자분리 패턴(105)이 상기 반도체 기판(100) 내에 형성되어, 하나 이상의 활성 영역들(111, 112)을 정의할 수 있다. 일 실시예에서, 제1 활성 영역(111)이 상기 제1 영역(50) 내에 정의될 수 있으며, 제2 활성 영역(112)이 상기 제2 영역(50) 내에 정의될 수 있다.
물질 필름(115)이 상기 반도체 기판(100) 상에 형성될 수 있다. 일 실시예에서, 상기 물질 필름(115)은 이온 주입 버퍼 기능, 반사 방지 기능, 및/또는 이미지 보강 기능을 수행할 수 있다. 상기 이온 주입 버퍼 기능은 후속의 이온 주입 공정에서 상기 활성 영역들(111, 112)을 보호하는 기능일 수 있다. 상기 반사 방지 기능은 상기 후속의 포토리소그라피 공정에서 빛의 반사를 방지하는 기능일 수 있다. 상기 물질 필름(115) 상에 형성된 패턴의 이미지를 전자빔을 이용하는 획득할 때, 상기 이미지 보강 기능은 상기 이미지를 향상시키는 기능에 해당할 수 있다. 일 실시예에서, 상기 물질 필름(115)은 실리콘 산화 필름, 실리콘 산화질화 필름, 실리콘 질화 필름, 및 탄소 필름 중에서 적어도 하나를 포함할 수 있다. 예컨대, 상기 탄소 필름은 상기 이미지 보강 기능을 수행할 수 있다.
도 3을 참조하면, 하나 이상의 검사 패턴들(121, 122)을 포함하는 검사 레이어(an inspection layer)를 상기 물질 필름(115) 상에 형성할 수 있다. 일 실시예에서, 제1 검사 패턴(121)이 상기 제1 영역(50) 내의 상기 물질 필름(115) 상에 형성될 수 있으며, 제2 검사 패턴(122)이 상기 제2 영역(60) 내의 상기 물질 필름(115) 상에 형성될 수 있다. 일 실시예에서, 상기 제1 및 제2 검사 패턴들(121, 122)은 포토레지스트 패턴들일 수 있다. 다시 말해서, 포토리소그라피 공정을 수행하여 상기 물질 필름(115) 상에 상기 제1 및 제2 검사 패턴들(121, 122)을 형성할 수 있다. 상기 검사 패턴들(121, 122)은 상기 반도체 기판(100)의 칩 영역(chip region) 내에 배치된 실제 패턴들이다. 즉, 상기 검사 패턴들(121, 122)은 반도체 기판(100)의 스크라이브 래인(scribe lane) 내에 배치되지 않는다.
일 실시예에서, 상기 검사 레이어는 웰(well) 이온 주입 마스크 레이어일 수 있다. 상기 웰 이온 주입 마스크는 웰 영역이 형성되는 영역을 노출하고 상기 웰 영역이 형성되지 않는 영역을 덮을 수 있다. 일 실시예에서, 제1 웰 영역이 상기 제1 활성 영역(111) 내에 형성될 수 있으며, 제2 웰 영역이 상기 제2 활성 영역(112) 내에 형성될 수 있다. 상기 웰 이온 주입 마스크 레이어는 상기 제1 웰 영역을 형성하기 위한 마스크 레이어일 수 있다. 이로써, 상기 제1 검사 패턴(121)은 상기 제1 활성 영역(111)을 덮지 않을 수 있으며, 상기 제2 검사 패턴(122)은 상기 제2 활성 영역(112)을 덮을 수 있다.
도 1, 도 2 및 도 3을 참조하면, 상기 검사 레이어의 상기 하나 이상의 검사 패턴들(121, 122)의 검사 이미지 데이터를 획득한다(S21). 상기 검사 이미지 데이터는 상기 반도체 검사 시스템(500)의 상기 이미지 검출 장비(510)에 의해 획득될 수 있다. 구체적으로, 상기 검사 패턴들(121, 122)을 포함하는 상기 반도체 기판(100)이 상기 이미지 검출 장비(510)의 상기 척(512)에 로딩될 수 있으며, 상기 이미지 캡처 유닛(510)을 이용하여 상기 검사 이미지 데이터를 획득할 수 있다. 상기 검사 이미지 데이터는 상기 검사 패턴들(121, 122)에 각각 대응되는 이미지 패턴들을 포함할 수 있다.
상기 검사 이미지 데이터는 상기 전자 시스템(520)의 상기 저장 장치(524)에 저장될 수 있다. 이에 더하여, 상기 저장 장치(524)는 상기 제어기(522)를 제어할 수 있는 명령어들을 저장한다. 상기 저장 장치(524)는 비휘발성 기억 매체를 포함할 수 있다. 예컨대, 상기 저장 장치(524)는 하드디스크 및/또는 비휘발성 반도체 기억 소자(예컨대, 플래쉬 메모리 소자, 상변화 기억 소자, 및/또는 자기 기억 소자 등)을 포함할 수 있다. 상기 검사 이미지 데이터는 상기 전자 시스템(520)의 상기 인터페이스 유닛(528)을 통하여 상기 저장 장치(524)에 저장될 수 있다.
도 1 내지 도 4를 참조하면, 하나 이상의 검사 패턴 윤곽들(121c, 122c, inspection pattern contour)을 포함하는 검사 윤곽 데이터가 상기 검사 이미지 데이터로부터 추출된다(S22). 도 4에 개시된 바와 같이, 상기 검사 윤곽 데이터는 상기 검사 이미지 데이터의 상기 이미지 패턴들에 각각 대응되는 상기 검사 패턴 윤곽들(121c, 122c)를 포함한다. 상기 검사 이미지 데이터의 상기 이미지 패턴들은 상기 검사 패턴들(121, 122)의 프로파일 정보를 포함할 수 있다. 상기 검사 패턴 윤곽들(121c, 122c)은 상기 검사 이미지 데이터에 포함된 상기 검사 패턴들(121, 122)의 상기 프로파일 정보를 고려하여 추출될 수 있다. 상기 검사 패턴 윤곽들(121c, 122c)은 상기 검사 패턴들(121, 122)의 상기 기능(예컨대, 마스크 기능)을 수행할 수 있는 상기 검사 패턴들(121, 122)의 영역들의 윤곽들에 해당할 수 있다. 예컨대, 상기 각 검사 패턴(121, 122)이 내리막 경사진 측벽을 갖는 경우에, 상기 각 검사 패턴(121, 122)의 두께는 상기 각 검사 패턴(121, 122)의 중심으로부터 가장자리로 갈수록 감소될 수 있다. 이 경우에, 상기 검사 패턴 윤곽들(121c, 122c)은 상기 검사 패턴들(121, 122)의 상기 기능을 수행할 수 있는 최소 두께를 갖는 외형들(outlines)에 해당할 수 있다.
상기 전자 시스템(520)의 상기 제어기(522)가 상기 검사 이미지 데이터로부터 상기 검사 윤곽 데이터를 추출할 수 있다. 상기 추출된 검사 윤곽 데이터는 상기 전자 시스템(520)의 상기 저장 장치(524)에 저장될 수 있다. 일 실시예에서, 상기 검사 윤곽 데이터는 GDS(geometry database standard) 포맷(format)일 수 있다.
상기 검사 윤곽 데이터를 비교 레이어의 비교 윤곽 데이터와 병합시킨다(S23). 상기 비교 레이어는 상기 검사 레이어와 수직적으로 중첩된다. 일 실시예에서, 상기 비교 레이어는 상기 검사 레이어 아래에 배치될 수 있다. 상기 비교 레이어는 상기 검사 패턴들(121, 122)에 각각 대응되는 비교 패턴들을 포함할 수 있다. 예컨대, 상기 비교 레이어의 상기 비교 패턴들은 상기 제1 및 제2 활성 영역들(111, 112)일 수 있다. 즉, 상기 제1 및 제2 활성 영역들(111, 112)이 각각 제1 및 제2 비교 패턴들일 수 있다. 상기 검사 패턴들(121, 122)과 같이, 상기 비교 패턴들도 상기 칩 영역 내에 배치된다. 다시 말해서, 상기 비교 패턴들은 상기 스크라이브 래인 내에 배치되지 않는다.
상기 제1 및 제2 활성 영역들(111, 112)은 상기 제1 및 제2 검사 패턴들(121, 122)에 각각 대응될 수 있다. 일 실시예에 따르면, 상기 제1 검사 패턴(121)은 평면적 관점에서 상기 제1 비교 패턴에 해당하는 상기 제1 활성 영역(111)과 옆으로 이격될 수 있으며, 상기 제2 검사 패턴(121)은 상기 제2 비교 패턴에 해당하는 상기 제2 활성 영역(112)과 수직적으로 중첩될 수 있다.
상기 검사 레이어의 상기 검사 이미지 데이터를 획득 할 때, 상기 비교 레이어는 보이지 않는다. 다시 말해서, 상기 비교 레이어는 상기 검사 이미지 데이터에 나타나지 않는다. 일 실시예에서, 상기 물질 필름(115)이 상기 제1 및 제2 활성 영역들(111, 112)을 포함하는 상기 비교 레이어를 덮고 있기 때문에, 상기 비교 레이어는 보이지 않을 수 있다.
상기 비교 윤곽 데이터는 상기 비교 패턴들에 각각 대응되는 비교 패턴 윤곽들(111c, 112c)을 포함한다. 상기 비교 윤곽 데이터는 상기 전자 시스템(520)의 상기 저장 장치(524)에 저장될 수 있다. 일 실시예에서, 상기 비교 윤곽 데이터는 GDS 포맷일 수 있다.
상기 제어기(522)가 상기 검사 윤곽 데이터를 상기 비교 윤곽 데이터와 병합시킨다. 도 4는 상기 병합된 데이터를 개시한다. 상기 병합된 데이터는 상기 전자 시스템(520)의 상기 저장 장치(524)에 저장될 수 있다. 일 실시예에서, 상기 병합된 데이터도 GDS 포맷일 수 있다.
일 실시예에서, 상기 비교 윤곽 데이터는 상기 비교 레이어의 설계 레이아웃 데이터(design layout data)일 수 있다. 즉, 상기 비교 패턴 윤곽들(111c, 112c)은 상기 비교 레이어의 설계 레이아웃의 패턴 윤곽들일 수 있다.
다른 실시예에서, 상기 검사 레이어 아래에 위치하는 상기 비교 윤곽 데이터는 상기 검사 윤곽 데이터를 획득하는 방법과 유사한 방법에 의해 획득될 수 있다. 이를 도 5를 참조하여 좀더 구체적으로 설명한다. 도 5는 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법에서 비교 윤곽 데이터를 획득하는 방법의 일 예를 나타내는 플로우 차트이다.
도 1, 도 3, 도 4, 및 도 5를 참조하면, 상기 비교 레이어의 상기 비교 패턴의 비교 이미지 데이터를 획득할 수 있다(S11). 상기 비교 이미지 데이터는 도 1의 상기 반도체 검사 시스템(500)을 이용하여 획득할 수 있다. 상기 제1 및 제2 활성 영역들(111, 112)을 포함하는 상기 비교 레이어의 상기 비교 이미지 데이터는 상기 물질 필름(115)을 형성하기 전에 획득할 수 있다. 구체적으로, 상기 물질 필름(115)이 형성되기 전에, 상기 활성 영역들(111, 112)을 갖는 상기 반도체 기판(100)이 상기 이미지 검출 장비(510)의 상기 척(512) 상에 로딩될 수 있다. 상기 이미지 캡처 유닛(515)이 상기 활성 영역들(111, 112)의 비교 이미지 데이터를 획득할 수 있다. 상기 획득된 비교 이미지 데이터는 상기 인터페이스 유닛(528)을 통하여 상기 저장 장치(524)에 저장될 수 있다.
비교 패턴 윤곽들(111c, 112c)을 포함하는 상기 비교 윤곽 데이터가 상기 비교 이미지 데이터로부터 추출된다(S12). 상기 제어기(522)가 상기 비교 윤곽 데이터를 추출할 수 있다. 일 실시예에서, 상기 추출된 비교 윤곽 데이터는 GDS 포맷일 수 있다. 상기 추출된 비교 윤곽 데이터는 상기 저장 장치(524)에 저장될 수 있다.
계속해서, 도 1 내지 도 4를 참조하면, 상기 병합된 데이터에서 상기 검사 패턴 윤곽들(121c, 122c) 및 상기 비교 패턴 윤곽들(111c, 112c) 간의 수평 거리들(D1a, D2a)을 체크한다(S24). 상기 제1 검사 패턴 윤곽(121c) 및 이에 대응하는 상기 제1 비교 패턴 윤곽(111c) 간의 제1 수평 거리(D1a)가 체크될 수 있으며, 상기 제2 검사 패턴(122c) 및 이에 대응된 상기 제2 비교 패턴 윤곽(112c)간의 제2 수평 거리(D1a)가 체크될 수 있다.
상기 제1 수평 거리(D1a)는 도 3에 개시된 상기 제1 검사 패턴(121)과 상기 제1 검사 패턴(121)으로부터 옆으로 이격된 상기 제1 활성 영역(111) 사이의 수평 거리(D1)에 대응될 수 있다. 즉, 상기 제1 수평 거리(D1a)는 상기 제1 검사 패턴(121) 및 상기 제1 비교 패턴인 제1 활성 영역(111)간의 이격 정도를 나타낼 수 있다. 상기 제2 수평 거리(D2a)는 도 3에 개시된 상기 제2 검사 패턴(122)의 일 측벽과 상기 제2 검사 패턴(122)에 의해 덮혀진 상기 제2 활성 영역(112)의 일 측벽간의 수평 거리(D2)에 대응될 수 있다. 즉, 상기 제2 수평 거리(D2a)는 상기 제2 검사 패턴(122)과 상기 제2 비교 패턴인 제2 활성 영역(112)간의 중첩 정도를 나타낼 수 있다.
상기 체크된 거리들(D1a, D2a)과 기준 거리들을 비교한다(S25). 상기 기준 거리들은 상기 체크된 제1 및 제2 수평 거리들(D1a, D2a)에 각각 대응되는 제1 및 제2 기준 거리들을 포함한다. 상기 기준 거리들은 반도체 소자의 구동을 위해 요구되는 거리들이다. 상기 기준 거리들은 설계상의 거리들일 수 있다. 예컨대, 상기 각 기준 거리는 허용 오차 범위(tolerance range)를 가질 수 있다. 예컨대, 상기 각 기준 거리의 허용 오차 범위는 상기 각 기준 거리±허용 오차일 수 있다. 상기 체크된 수평 거리들(D1a, D2a)과 상기 기준 거리들을 비교하는 것은 상기 체크된 수평 거리들(D1a, D2a)이 상기 기준 거리들의 허용 오차 범위들 내에 포함되는지 아닌지를 확인하는 것일 수 있다.
상기 전자 시스템(520)의 상기 제어기(522)가 상기 체크된 수평 거리들(D1a, D2a)을 상기 기준 거리들과 각각 비교한다. 상기 비교 단계(S25)에서 얻어진 비교 결과 데이터는 상기 저장 장치(524)에 저장될 수 있다.
핫스팟(hotspot)이 상기 비교 결과 데이터를 근거로 하여 분류될 수 있다(S26). 상기 핫스팟은 불량을 야기할 수 있는 가능성을 갖는 영역이다. 상기 핫스팟에서, 상기 체크된 수평 거리는 그에 대응되는 기준 거리의 허용 오차 범위의 가장자리에 있거나 상기 허용 오차 범위를 벗어날 수 있다.
상기 핫스팟으로 분류된 영역은 추후 지속적인 모니터링될 수 있다. 상기 체크된 수평 거리가 상기 허용 오차 범위를 벗어나는 경우에, 상기 검사 패턴들(121, 122)을 포함하는 상기 검사 레이어에 재작업 공정(rework process)가 수행될 수 있다. 즉, 포토레지스터 패턴들인 상기 검사 패턴들(121, 122)을 애슁 공정(ashing process) 등으로 제거하고, 포토리소그라피 공정의 조건(recipe)을 재조정하고 재조정된 조건의 포토리소그라피 공정을 수행하여 검사 패턴들을 재형성할 수 있다.
다른 실시예에서, 상기 검사 레이어의 설계 레이아웃 및/또는 상기 비교 레이어의 설계 레이아웃이 상기 비교 결과 데이터 및/또는 분류된 핫스팟을 이용하여 변경될 수 있다. 또 다른 실시예에서, 상기 포토리소그라피 공정의 조건 재조정 및 상기 설계 레이아웃의 변경 모두가 상기 비교 결과 데이터 및/또는 분류된 핫스팟을 이용하여 수행될 수도 있다.
상기 전자 시스템(520)의 상기 제어기(522)가 상기 핫스팟을 분류할 수 있다. 상기 핫스팟의 분류 결과 데이터는 상기 저장 장치(524)에 저장될 수 있다.
일 실시예에서, 상기 검사 이미지 데이터는 상기 칩 영역 전체를 스캔하여 획득할 수 있다. 예컨대, 상기 NGR 장비를 이용하여 상기 칩 영역 전체를 스캔할 수 있다. 이 경우에, 상기 칩 영역 전체에 대응되는 상기 비교 윤곽 데이터가 상기 검사 이미지 데이터와 병합될 수 있다. 이 경우에, 검증 시뮬레이션 등에서 파악되지 않는 핫스팟을 분류할 수 있다.
상술된 본 발명의 실시예들에 따르면, 상기 검사 레이어와 상기 검사 이미지 데이터의 획득 시에 보이지 않는 상기 비교 레이어간의 상대적인 위치를 보다 정밀하게 파악할 수 있다. 이로 인하여, 반도체 소자의 핫스팟을 쉽고 정밀하게 파악할 수 있다. 그 결과, 우수한 특성의 반도체 소자를 구현할 수 있으며, 반도체 소자의 생산성을 향상시킬 수 있다.
상술된 실시예에서, 상기 검사 레이어는 이온 주입 마스크 레이어일 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 다른 실시예에서, 상기 검사 레이어는 식각 마스크 레이어일 수도 있다.
상술된 실시예에서, 상기 검사 레이어의 상기 검사 패턴들은 포토레지스트 패턴들일 수 있다. 하지만, 본 발명은 여기에 한정되지 않는다. 다른 실시예에서, 상기 검사 패턴들은 게이트 패턴들, 배선 패턴들, 콘택 패턴들, 및/또는 패드 패턴들과 같은 실제 반도체 패턴들일 수도 있다. 이 경우에, 상기 검사 레이어 아래의 상기 비교 레이어는 상기 검사 패턴들에 대응되는 다른 레이어일 수 있다.
상술된 반도체 소자의 검사 방법은 다른 레이어들에 적용될 수 있다. 예컨대, 상기 검사 레이어가 게이트 패턴들을 정의하는 포토레지스트 패턴들을 포함할 수 있으며, 상기 비교 레이어가 활성 영역들을 포함할 수 있다. 다른 실시예에서, 상기 검사 레이어가 배선 패턴들을 정의하는 포토레지스트 패턴들을 포함할 수 있으며, 상기 비교 레이어가 상기 배선 패턴들에 의해 덮히는 콘택 패턴들을 포함할 수 있다. 또 다른 실시예에서, 상기 검사 레이어는 랜딩 패드 패턴들을 정의하는 포토레지스트 패턴들을 포함할 수 있으며, 상기 비교 레이어는 상기 랜딩 패드 패턴들에 의해 덮히는 콘택 패턴들일 수 있다. 하지만, 본 발명은 상술된 실시예들에 한정되지 않는다. 즉, 상기 검사 레이어는 반도체 소자를 구성하는 레이어들 중에서 하나일 수 있으며, 상기 비교 레이어는 상기 검사 레이어 아래에 형성될 수 있다.
한편, 상술된 실시예에서, 상기 비교 레이어는 상기 검사 레이어의 아래에 배치된다. 하지만, 본 발명은 여기에 한정되지 않는다. 다른 실시예에서, 상기 비교 레이어는 상기 검사 레이어 상부에 형성될 예정인 상부 가상 레이어일 수도 있다. 이를 도 6 및 도 7을 참조하여 설명한다.
도 6은 본 발명의 다른 실시예에 따른 반도체 소자의 검사 방법을 설명하기 위한 단면도이다. 도 7은 본 발명의 일 실시예에 따른 반도체 소자의 검사 방법에서 병합된 데이터를 나타내는 평면도이다.
도 6을 참조하면, 반도체 기판(100)에 소자분리 패턴(205)에 형성되어 활성 영역들(211, 212)이 형성될 수 있다. 일 실시예에서, 제1 활성 영역(211) 및 제2 활성 영역(212)이 상기 반도체 기판(100)의 제1 영역(55) 및 제2 영역(65) 내에 각각 정의될 수 있다. 상기 제1 및 제2 영역들(55, 65)은 칩 영역 내에 포함된다.
게이트 절연막(215), 게이트 도전막(217), 및 캡핑 절연막(219)이 상기 반도체 기판(100) 상에 차례로 형성될 수 있다. 상기 게이트 절연막(215)은 실리콘 산화막 및/또는 고유전막을 포함할 수 있다. 상기 게이트 도전막(217)은 도핑된 반도체막(예컨대, 도핑된 실리콘막), 금속막(예컨대, 텅스텐막, 티타늄막, 및/또는 탄탈륨막), 도전성 금속 질화막(예컨대, 티타늄 질화막, 탄탈륨 질화막, 및/또는 텅스텐 질화막), 및 반도체-금속 화합물막(예컨대, 금속 실리사이드막) 중에서 적어도 하나를 포함할 수 있다. 상기 캡핑 절연막(219)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산화질화막을 포함할 수 있다.
검사 패턴들(221, 222)을 포함하는 검사 레이어를 상기 캡핑 절연막(219) 상에 형성될 수 있다. 일 실시예에서, 제1 검사 패턴(221) 및 제2 검사 패턴(222)이 상기 제1 영역(55) 및 제2 영역(65) 내에 각각 형성될 수 있다. 일 실시예에서, 상기 제1 및 제2 검사 패턴들(221, 222)은 게이트 패턴들을 정의하는 포토레지스트 패턴들일 수 있다. 상기 제1 및 제2 검사 패턴들(221, 222)은 상기 제1 및 제2 활성 영역들(211, 212)을 각각 가로지를 수 있다. 상기 제1 및 제2 검사 패턴들(221, 222)은 상기 칩 영역 내에 배치된다.
도 1, 도 2, 및 도 6을 참조하면, 상기 검사 레이어의 상기 검사 패턴들(221, 222)의 검사 이미지 데이터를 획득한다(S21). 상기 검사 패턴들(221, 222)의 상기 검사 이미지 데이터는 상기 반도체 검사 시스템(500)의 상기 이미지 검출 장비(510)를 이용하여 획득할 수 있다. 구체적으로, 상기 검사 패턴들(221, 222)을 갖는 반도체 기판(100)이 상기 척(100) 상에 로딩되고, 상기 이미지 캡처 유닛(515)이 상기 검사 이미지 데이터를 획득할 수 있다.
도 1, 도 2, 도 6, 및 도 7을 참조하면, 검사 패턴 윤곽들(221c, 222c)을 포함하는 검사 윤곽 데이터가 상기 검사 패턴들(221, 222)의 검사 이미지 데이터로부터 추출된다(S22). 상기 검사 윤곽 데이터는 상기 제어기(522)에 의해 추출될 수 있다. 상기 추출된 검사 윤곽 데이터는 상기 저장 장치(524)에 저장될 수 있다. 상기 검사 윤곽 데이터의 제1 및 제2 검사 패턴 윤곽들(221c, 222c)은 각각 상기 제1 및 제2 검사 패턴들(221, 222)의 윤곽들에 해당한다. 상기 검사 윤곽 데이터는 GDS 포맷일 수 있다.
상기 검사 윤곽 데이터를 비교 레이어의 비교 윤곽 데이터와 병합한다(S23). 상기 비교 레이어는 상기 검사 레이어의 상부에 형성될 예정인 상부 가상 레이어일 수 있다. 일 실시예에서, 상기 비교 레이어는 제1 및 제2 검사 패턴들(221, 222)에 각각 대응되는 제1 및 제2 비교 패턴들(231, 232)을 포함할 수 있다. 상기 제1 및 제2 비교 패턴들(231, 232)는 상기 칩 영역 내에 형성될 수 있다. 일 실시예에서, 상기 제1 비교 패턴(231)은 상기 제1 검사 패턴(221)에 의해 정의되는 제1 게이트 패턴을 노출시킬 예정인 제1 콘택홀일 수 있으며, 상기 제2 비교 패턴(232)은 상기 제2 검사 패턴(222)에 의해 정의되는 제2 게이트 패턴 일 측의 상기 제2 활성 영역(212)을 노출시킬 예정인 제2 콘택홀일 수 있다.
상기 비교 윤곽 데이터는 상기 제1 및 제2 비교 패턴들(231, 232)에 각각 대응되는 제1 및 제2 비교 윤곽 패턴들(231c, 232c)을 포함한다. 일 실시예에서, 상기 비교 윤곽 데이터는 설계 레이아웃 데이터일 수 있다. 즉, 상기 제1 및 제2 비교 윤곽 패턴들(231c, 232c)은 설계 레이아웃의 패턴 윤곽들일 수 있다. 상기 비교 윤곽 데이터는 GDS 포맷일 수 있다.
상기 전자 시스템(520)의 상기 제어기(522)가 상기 검사 윤곽 데이터를 상기 비교 윤곽 데이터와 병합시킨다. 상기 병합 전에, 상기 비교 윤곽 데이터는 상기 저장 장치(524)에 저장되어 있을 수 있다. 상기 병합된 데이터는 상기 저장 장치(524)에 저장될 수 있다. 도 7은 상기 병합된 데이터를 개시한다. 도 7에서, 상기 활성 영역들(211, 212)이 도시되어 있다. 일 실시예에서, 상기 병합된 데이터는 상기 활성 영역들(211, 212)의 윤곽 데이터들을 더 포함할 수 있다. 이와는 달리, 상기 병합 데이터는 상기 활성 영역들(211, 212)의 윤곽 데이터를 포함하지 않을 수 있다.
계속해서, 도 1, 도 2, 도 6, 및 도 7을 참조하면, 상기 병합된 데이터에서 상기 검사 패턴 윤곽들(221c, 222c) 및 비교 패턴 윤곽들(231c, 232c) 간의 수평 거리들(E1c, E2c)을 체크한다(S24). 구체적으로, 상기 제1 검사 패턴 윤곽(221c)과 상기 제1 비교 패턴 윤곽(231c)간의 제1 수평 거리(E1c)가 체크될 수 있으며, 상기 제2 검사 패턴 윤곽(222c) 및 상기 제2 비교 패턴 윤곽(232c)간의 제2 수평 거리(E2c)를 체크할 수 있다. 상기 제1 수평 거리(E1c)는 상기 제1 검사 패턴(221)의 일 측벽과 상기 제1 검사 패턴(221) 상에 형성될 예정인 상기 제1 비교 패턴(231)의 일 측벽 간의 수평 거리(E1)에 해당할 수 있으며, 상기 제2 수평 거리(E2c)는 상기 제2 검사 패턴(222)과 상기 제2 검사 패턴(222) 일 측에 형성될 예정인 상기 제2 비교 패턴(232) 사이의 수평 거리(E2)에 해당할 수 있다.
상기 전자 시스템(520)의 상기 제어기(522)가 상기 수평 거리들(E1c, E2c)을 체크한다. 상기 체크된 수평 거리들(E1c, E2c)은 상기 저장 장치(524)에 저장될 수 있다.
상기 체크된 거리들(E1c, E2c)과 기준 거리들을 비교한다(S25). 상기 기준 거리들은 상기 체크된 제1 및 제2 수평 거리들(E1c, E2c)에 각각 대응되는 제1 및 제2 기준 거리들을 포함한다. 상기 각 기준 거리는 허용 오차 범위(tolerance range)를 가질 수 있다. 상기 체크된 수평 거리들(E1c, E2c)과 상기 기준 거리들을 비교하는 것은 상기 체크된 수평 거리들(E1c, E2c)이 상기 기준 거리들의 허용 오차 범위들 내에 포함되는지 아닌지를 확인하는 것일 수 있다.
상기 제어기(522)가 상기 체크된 수평 거리들(E1c, E2c)을 상기 기준 거리들과 각각 비교한다. 상기 비교 단계(S25)에서 얻어진 비교 결과 데이터는 상기 저장 장치(524)에 저장될 수 있다.
핫스팟이 상기 비교 결과 데이터를 근거로 하여 분류될 수 있다(S26). 상기 제어기(522)가 상기 핫스팟을 분류할 수 있다. 분류 결과 데이터는 상기 저장 장치(524)에 저장될 수 있다. 상기 비교 결과 데이터 및/또는 분류 결과 데이터를 이용하여 포토리소그라피 공정의 조건의 재조정을 통한 재작업 공정 및/또는 설계 레이아웃의 보정 등을 수행할 수 있다.
상술된 반도체 소자의 검사 방법에 따르면, 상기 검사 패턴들(221, 222)과 형성될 예정인 가상 비교 패턴들간의 상대적 위치들을 확인할 수 있다. 이에 따라, 후속에 발생될 수 있는 결함들을 예방할 수 있다. 결과적으로, 우수한 특성 및/또는 신뢰성의 반도체 소자를 구현할 수 있으며, 반도체 소자의 생산성을 향상시킬 수 있다.
상술된 검사 방법에서, 상기 검사 레이어 및 비교 레이어는 다른 레이어들일 수 있다. 예컨대, 상기 검사 레이어가 콘택 패턴들을 포함할 수 있다. 상기 비교 레이어는 상기 콘택 패턴들 상에 형성될 배선들 또는 랜딩 패드 패턴들일 수 있다. 다른 실시예에서, 상기 검사 레이어가 활성 영역들을 포함할 수 있으며, 상기 비교 레이어가 상기 활성 영역들 상부에 형성될 게이트 패턴들일 수도 있다. 하지만, 본 발명은 상술된 실시예들에 한정되지 않는다. 즉, 상기 검사 레이어는 반도체 소자를 구성하는 레이어들 중에 하나일 수 있으며, 상기 비교 레이어는 상기 검사 레이어 상부에 형성될 상부 가상 레이어일 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
500: 반도체 검사 시스템 510: 이미지 검출 장비
512: 척 515: 이미지 캡처 유닛
520: 전자 시스템 522: 제어기
524: 저장 장치 526: 입출력 유닛
528: 인터페이스 유닛
111, 112: 검사 레이어 아래의 비교 레이어의 비교 패턴들
121, 122, 221, 222: 검사 패턴들
231, 232: 검사 레이어 상부의 비교 레이어의 비교 패턴들
121c, 122c, 221c, 222c: 검사 패턴 윤곽들
111c, 112c, 231c, 232c: 비교 패턴 윤곽들
D1a, D2a, E1c, E2c: 체크된 수평 거리들

Claims (10)

  1. 기판에 형성된 검사 레이어의 검사 패턴의 검사 이미지 데이터를 획득하는 것;
    전자 시스템을 이용하여 상기 검사 이미지 데이터로부터 검사 패턴 윤곽(inspection pattern contour)을 포함하는 검사 윤곽 데이터를 추출하는 것;
    상기 검사 윤곽 데이터를 비교 레이어의 비교 윤곽 데이터와 병합시키되, 상기 비교 레이어는 상기 검사 레이어와 수직적으로 중첩되는 것; 및
    상기 병합된 데이터에서 상기 검사 패턴 윤곽과 상기 비교 윤곽 데이터의 비교 패턴 윤곽간의 수평 거리를 체크하는 것을 포함하되,
    물질 필름이 상기 비교 레이어 상에 형성되고,
    상기 물질 필름은 실리콘 산화 필름, 실리콘 산화질화 필름, 실리콘 질화 필름, 및 탄소 필름 중에서 적어도 하나를 포함하며,
    상기 검사 레이어는 웰(well) 이온 주입 마스크 레이어를 포함하는 반도체 소자의 검사 방법.
  2. 청구항 1에 있어서,
    상기 검사 이미지 데이터를 획득할 때, 상기 비교 레이어는 보이지 않는 반도체 소자의 검사 방법.
  3. 청구항 1에 있어서,
    상기 비교 레이어는 상기 검사 레이어 아래에 위치하고,
    상기 검사 레이어의 검사 패턴은 상기 물질 필름 상에 형성되는 반도체 소자의 검사 방법.
  4. 청구항 3에 있어서,
    상기 검사 레이어를 형성하기 전에,
    기판에 형성된 상기 비교 레이어에 포함된 비교 패턴의 비교 이미지 데이터를 획득하는 것; 및
    상기 비교 이미지 데이터로부터 상기 비교 윤곽 데이터를 추출하는 것을 더 포함하는 반도체 소자의 검사 방법.
  5. 청구항 3에 있어서,
    상기 비교 윤곽 데이터는 상기 비교 레이어의 설계 레이아웃 데이터인 반도체 소자의 검사 방법.
  6. 청구항 1에 있어서,
    상기 비교 레이어는 상기 검사 레이어의 상부에 형성될 예정인 상부 가상 레이어인 반도체 소자의 검사 방법.
  7. 청구항 1에 있어서,
    상기 체크된 수평 거리와 기준 거리를 비교하는 것을 더 포함하는 반도체 소자의 검사 방법.
  8. 청구항 7에 있어서
    상기 검사 패턴은 포토레지스트 패턴이되,
    상기 체크된 거리가 상기 기준 거리의 허용오차 범위에서 벗어난 경우에, 재작업 공정(rework process)를 수행하는 것을 더 포함하는 반도체 소자의 검사 방법.
  9. 청구항 7에 있어서,
    상기 검사 패턴은 상기 검사 레이어 내에 복수로 제공되어, 상기 검사 윤곽 데이터는 상기 복수의 검사 패턴들에 각각 대응되는 복수의 검사 패턴 윤곽들을 포함하고,
    상기 비교 윤곽 데이터는 상기 복수의 검사 패턴 윤곽들에 각각 대응되는 복수의 비교 패턴 윤곽들을 포함하고,
    상기 수평 거리를 체크하는 것은, 상기 각 검사 패턴 윤곽과 이에 대응되는 상기 각 비교 패턴 윤곽간의 수평 거리를 체크하는 것을 포함하고,
    상기 수평 거리와 상기 기준 거리를 비교하는 것은, 상기 체크된 수평 거리들과 이에 각각 대응되는 기준 패턴들을 비교하는 것을 포함하는 반도체 소자의 검사 방법.
  10. 기판에 형성된 검사 레이어의 검사 패턴의 검사 이미지 데이터를 획득하는 이미지 검출 장비;
    상기 검사 이미지 데이터로부터 검사 패턴 윤곽을 포함하는 검사 윤곽 데이터를 추출하고, 상기 검사 윤곽 데이터를 비교 레이어의 비교 윤곽 데이터와 병합시키고, 상기 병합된 데이터로부터 상기 검사 패턴 윤곽 상기 비교 윤곽 데이터의 비교 패턴 윤곽간의 수평 거리를 체크하는 제어기를 포함하는 전자 시스템; 및
    상기 비교 레이어 상의 물질 필름을 포함하되,
    상기 비교 레이어는 상기 검사 레이어와 수직적으로 중첩되고,
    상기 물질 필름은 실리콘 산화 필름, 실리콘 산화질화 필름, 실리콘 질화 필름, 및 탄소 필름 중에서 적어도 하나를 포함하며,
    상기 검사 레이어는 웰(well) 이온 주입 마스크 레이어를 포함하는 반도체 검사 시스템.
KR1020130125474A 2013-10-21 2013-10-21 반도체 소자의 검사 방법 및 반도체 검사 시스템 KR102154075B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130125474A KR102154075B1 (ko) 2013-10-21 2013-10-21 반도체 소자의 검사 방법 및 반도체 검사 시스템
US14/340,910 US9476840B2 (en) 2013-10-21 2014-07-25 Methods of inspecting a semiconductor device and semiconductor inspection systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130125474A KR102154075B1 (ko) 2013-10-21 2013-10-21 반도체 소자의 검사 방법 및 반도체 검사 시스템

Publications (2)

Publication Number Publication Date
KR20150045783A KR20150045783A (ko) 2015-04-29
KR102154075B1 true KR102154075B1 (ko) 2020-09-09

Family

ID=52826229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130125474A KR102154075B1 (ko) 2013-10-21 2013-10-21 반도체 소자의 검사 방법 및 반도체 검사 시스템

Country Status (2)

Country Link
US (1) US9476840B2 (ko)
KR (1) KR102154075B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310123B1 (ko) 2014-09-05 2021-10-08 삼성전자주식회사 반도체 소자의 패턴 분석방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300561A1 (en) 2008-05-29 2009-12-03 Synopsys, Inc. Method and system for post-routing lithography-hotspot correction of a layout
US20100082144A1 (en) 2008-09-26 2010-04-01 Masanori Takahashi Method of calculating pattern-failure-occurrence-region, computer program product, pattern-layout evaluating method, and semiconductor-device manufacturing method
US20110155904A1 (en) * 2009-12-29 2011-06-30 Hitachi, Ltd. Method and Apparatus for Pattern Position and Overlay Measurement

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2945057C2 (de) * 1979-11-08 1984-06-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zur Verminderung von Bildfehlern in mit Hilfe einer durchdringenden Strahlung hergestellten Schichtbildern eines dreidimensionalen Objektes
US5086477A (en) * 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
EP0603866B1 (en) * 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JPH10297127A (ja) * 1997-04-28 1998-11-10 Mitsubishi Electric Corp 印刷パターンの欠陥修正用シート及び印刷パターンの欠陥修正装置及び印刷パターンの欠陥修正方法
CA2296143A1 (fr) * 2000-01-18 2001-07-18 9071 9410 Quebec Inc. Systeme d'inspection optique
WO2002029870A1 (fr) * 2000-10-05 2002-04-11 Nikon Corporation Procede de determination des conditions d'exposition, procede d'exposition, dispositif de realisation dudit procede et support d'enregistrement
US7079971B2 (en) * 2000-11-28 2006-07-18 Advantest Corporation Fail analysis device
JP4268764B2 (ja) * 2001-02-09 2009-05-27 パイオニア株式会社 情報記録装置
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP2002353102A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd 半導体装置の製造方法
DE10139827A1 (de) * 2001-08-14 2003-03-13 Infineon Technologies Ag Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
TWI274969B (en) 2002-09-11 2007-03-01 Asml Masktools Bv Method and computer program product of generating masks and mask generated thereby, device manufacturing method and device manufactured thereby, and method of printing pattern
US7200050B2 (en) * 2003-05-26 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Memory unit and semiconductor device
US7729529B2 (en) 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
DE102005009536A1 (de) 2005-02-25 2006-08-31 Carl Zeiss Sms Gmbh Verfahren zur Maskeninspektion im Rahmen des Maskendesigns und der Maskenherstellung
US7545004B2 (en) * 2005-04-12 2009-06-09 International Business Machines Corporation Method and structure for forming strained devices
KR20060112855A (ko) 2005-04-28 2006-11-02 삼성전자주식회사 포토마스크 기록 장치용 마스크 패턴 데이터의 결함 정정시스템 및 마스크 패턴 데이터의 결함 정정 방법
US7760929B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7749666B2 (en) * 2005-08-09 2010-07-06 Asml Netherlands B.V. System and method for measuring and analyzing lithographic parameters and determining optimal process corrections
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP4709639B2 (ja) 2005-12-12 2011-06-22 株式会社東芝 マスクパターン評価方法及び評価装置
JP2008309929A (ja) * 2007-06-13 2008-12-25 Tokyo Ohka Kogyo Co Ltd レジスト下層膜形成用組成物およびレジスト下層膜
KR100914297B1 (ko) 2007-12-28 2009-08-27 주식회사 하이닉스반도체 웨이퍼 패턴 계측 데이터를 이용한 광근접효과보정 방법
KR101010754B1 (ko) 2008-08-20 2011-01-25 주식회사 동부하이텍 반도체 집적회로 설계 방법
KR20100034611A (ko) 2008-09-24 2010-04-01 주식회사 하이닉스반도체 반도체 소자의 공정 윈도우 검증방법
KR20100073374A (ko) 2008-12-23 2010-07-01 주식회사 하이닉스반도체 반도체 소자의 결함 검출 방법
JP5185154B2 (ja) 2009-02-20 2013-04-17 Ｈｏｙａ株式会社 多階調フォトマスクの検査方法
KR101051687B1 (ko) 2009-09-28 2011-07-25 매그나칩 반도체 유한회사 리버스 마스크 툴링 스펙을 이용한 마스크 데이터 검증 시스템
US8108803B2 (en) 2009-10-22 2012-01-31 International Business Machines Corporation Geometry based electrical hotspot detection in integrated circuit layouts
KR101090472B1 (ko) 2009-12-30 2011-12-06 주식회사 하이닉스반도체 광학근접보정 검증방법
KR101192829B1 (ko) 2010-01-29 2012-10-18 콘비젼스 주식회사 무석면 섬유강화 시멘트 보드를 이용한 터널 라이닝 방음벽 및 그 설치방법
KR101570360B1 (ko) * 2010-11-20 2015-11-19 주식회사 고영테크놀러지 기준 영역 설정 방법 및 이를 위한 노이즈 제거 방법
JP2014187195A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パターンの重ね合わせずれ計測方法
KR102111974B1 (ko) * 2013-07-03 2020-05-19 삼성디스플레이 주식회사 유기발광 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300561A1 (en) 2008-05-29 2009-12-03 Synopsys, Inc. Method and system for post-routing lithography-hotspot correction of a layout
US20100082144A1 (en) 2008-09-26 2010-04-01 Masanori Takahashi Method of calculating pattern-failure-occurrence-region, computer program product, pattern-layout evaluating method, and semiconductor-device manufacturing method
US20110155904A1 (en) * 2009-12-29 2011-06-30 Hitachi, Ltd. Method and Apparatus for Pattern Position and Overlay Measurement

Also Published As

Publication number Publication date
KR20150045783A (ko) 2015-04-29
US20150110383A1 (en) 2015-04-23
US9476840B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
USRE44221E1 (en) Method for verifying mask pattern of semiconductor device
US8266557B1 (en) Method and system for direction dependent integrated circuit layout
US10747123B2 (en) Semiconductor device having overlay pattern
US8261217B2 (en) Pattern forming method and pattern verifying method
US7412671B2 (en) Apparatus and method for verifying an integrated circuit pattern
KR102310123B1 (ko) 반도체 소자의 패턴 분석방법
KR20150088796A (ko) 설계 규칙 검사
US7673258B2 (en) Design data creating method, design data creating program product, and manufacturing method of semiconductor device
US20120198404A1 (en) Defect inspection supporting apparatus and defect inspection supporting method
JP5076407B2 (ja) 半導体装置及びその製造方法
US9251581B1 (en) Methods for promoting semiconductor manufacturing yield and classifying defects during fabricating a semiconductor device, and computer readable mediums encoded with a computer program implementing the same
US20130111416A1 (en) Design data optimization method, storage medium including program for design data optimization method and photomask manufacturing method
KR100642417B1 (ko) 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법
CN104166304B (zh) 修正辅助图案的方法
KR102154075B1 (ko) 반도체 소자의 검사 방법 및 반도체 검사 시스템
CN104253113B (zh) 一种测量时使用的定位标记及其识别方法
US9201296B2 (en) Verification and modification method of rules of do-not-inspect regions, computer program, and apparatus for such verification and modification
US8280147B2 (en) Pattern verification method, pattern verification apparatus, and pattern verification program
JP4762288B2 (ja) パターン形成不良領域算出方法
JP2015018874A (ja) 形成方法及び基板
CN110867391B (zh) 芯片制造过程中的缺陷检测方法
JP4856281B2 (ja) パターンレイアウト評価方法および半導体デバイス製造方法
CN108710772B (zh) 一种划片区内的监控图形的排布方法
US10418290B2 (en) Method of patterning semiconductor device
KR20170128687A (ko) 반도체 집적회로 레이아웃의 검증 방법 및 이를 수행하는 컴퓨터 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant