KR102310123B1 - 반도체 소자의 패턴 분석방법 - Google Patents

반도체 소자의 패턴 분석방법 Download PDF

Info

Publication number
KR102310123B1
KR102310123B1 KR1020140118917A KR20140118917A KR102310123B1 KR 102310123 B1 KR102310123 B1 KR 102310123B1 KR 1020140118917 A KR1020140118917 A KR 1020140118917A KR 20140118917 A KR20140118917 A KR 20140118917A KR 102310123 B1 KR102310123 B1 KR 102310123B1
Authority
KR
South Korea
Prior art keywords
image
pattern
area
material film
density value
Prior art date
Application number
KR1020140118917A
Other languages
English (en)
Other versions
KR20160029421A (ko
Inventor
양기호
카이유안 치
양승훈
스보 차이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140118917A priority Critical patent/KR102310123B1/ko
Priority to US14/693,914 priority patent/US9672611B2/en
Publication of KR20160029421A publication Critical patent/KR20160029421A/ko
Application granted granted Critical
Publication of KR102310123B1 publication Critical patent/KR102310123B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24592—Inspection and quality control of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2814—Measurement of surface topography
    • H01J2237/2816—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical, image processing or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

컴퓨터를 이용하여 웨이퍼 상에 형성된 물질막 패턴들의 컨투어 이미지를 추출하고, 상기 물질막 패턴들에 대하여 컨투어 이미지와 타겟 레이아웃 이미지 사이의 면적 차이를 나타내는 개별 밀도값(Density Value)을 산출하고, 상기 개별 밀도값(DV)을 이용하여 웨이퍼 상의 물질막 패턴들을 점수화하고, 상기 점수화된 물질막 패턴들 중 타겟 레이아웃을 벗어나는 불량 패턴을 검출하고, 상기 검출된 불량 패턴의 좌표를 계산하여 CD-SEM 이미지상에 디스플레이하고, 컴퓨터 상에서 기준 밀도값을 입력하여 상기 개별 밀도값을 가지는 물질막 패턴들을 핫스팟 및 비 핫스팟으로 자동 분류하고, 및 핫스팟으로 분류된 물질막 패턴에 대하여 엔지니어의 육안을 통해 리뷰하는 것을 포함하는 반도체 소자의 패턴 분석방법이 제공된다.

Description

반도체 소자의 패턴 분석방법{Pattern analysis method of semiconductor device}
본 발명은 웨이퍼 상의 불량 요인(핫스팟)을 검출하는 반도체 소자의 패턴 분석 방법에 관한 것이다.
반도체 소자를 구성하는 다양한 도전막 또는 절연막등의 패턴(구조물)들은 마스크 제작, 노광, 현상으로 이루어지는 사진식각 공정을 통해 웨이퍼 상에 집적된다.
그러나, 반도체 소자의 고집적화에 따른 공정 마진 부족이나 해상도의 한계등으로 인해 웨이퍼 상의 인접한 패턴이 서로 닿게 되는 브리지(bridge), 패턴이 선폭(CD: Critical Dimension) 이하로 얇아지는 핀치(pinch) 또는 패턴의 말단부가 짧아지는 EPE(Edge Placement Error)등과 같은 다양한 불량 요인들이 발생하게 된다.
본 발명이 해결하고자 하는 과제는 웨이퍼 상의 핫스팟을 자동으로 검출하여 디스플레이할 수 있는 반도체 소자의 패턴 분석 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 엔지니어의 육안에 의존한 핫스팟 검출 업무를 감소시킬 수 있는 반도체 소자의 패턴 분석 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 웨이퍼 상의 핫스팟을 보다 신속하고 정확하게 검출할 수 있도록 하는 반도체 소자의 패턴 분석 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 실시예에 의한 반도체 소자의 패턴 분석 방법은, 컴퓨터를 이용하여 웨이퍼 상에 형성된 물질막 패턴들의 컨투어 이미지를 추출하고, 상기 물질막 패턴들에 대하여 컨투어 이미지와 타겟 레이아웃 이미지 사이의 면적 차이를 나타내는 개별 밀도값(Density Value)을 산출하고, 상기 개별 밀도값(DV)을 이용하여 웨이퍼 상의 물질막 패턴들을 점수화하고, 상기 점수화된 물질막 패턴들 중 타겟 레이아웃을 벗어나는 불량 패턴을 검출하고, 상기 검출된 불량 패턴의 좌표를 계산하여 CD-SEM 이미지상에 디스플레이하고, 컴퓨터 상에서 기준 밀도값을 입력하여 상기 개별 밀도값을 가지는 물질막 패턴들을 핫스팟 및 비 핫스팟으로 자동 분류하고, 및 핫스팟으로 분류된 물질막 패턴에 대하여 엔지니어의 육안을 통해 리뷰하는 것을 포함할 수 있다.
본 발명의 기술적 사상의 실시예에 의한 반도체 소자의 패턴 분석 방법은, 컴퓨터를 이용하여 웨이퍼 상에 형성된 물질막 패턴들의 컨투어 이미지와 타겟 레이아웃 이미지 사이의 면적 차이를 나타내는 밀도값(Density Value)을 각각의 물질막 패턴들에 대하여 독립적으로 산출하고, 상기 독립적으로 산출된 물질막 패턴의 밀도값과 비교할 수 있는 기준 밀도값을 컴퓨터 상에서 입력하여 물질막 패턴의 핫스팟(불량 포인트)을 1차적으로 자동 검출하고, 상기 1차적으로 검출된 핫스팟을 CD-SEM 이미지상에 디스플레이하고, 및 상기 CD-SEM 이미지상에 디스플레이되어 있는 핫스팟에 대하여 엔지니어의 육안으로 2차적인 리뷰를 실시하는 것을 포함할 수 있다.
본 발명의 기술적 사상의 실시예에 의한 반도체 소자의 패턴 분석방법은, 컴퓨터를 이용하여 웨이퍼 상의 물질막 패턴들에 대한 컨투어 이미지를 추출하고, 상기 컨투어 이미지와 타겟 레이아웃 이미지를 오버랩시켜 상기 두 이미지간의 밀도값을 추출하고, 상기 밀도값을 스코어링하여 웨이퍼 상의 물질막 패턴을 핫스팟 발생 위험이 있는 불량 패턴 및 핫스팟 발생 위험이 낮은 양호 패턴으로 분류하고, 상기 불량 패턴에 대해서는 웨이퍼 상의 원점 좌표를 계산하여 CD-SEM 이미지상에 디스플레이하고, 상기 불량 패턴 및 양호 패턴에 대하여 기준 밀도값을 적용하여 핫스팟을 자동 검출하고, 및 상기 자동 검출된 핫스팟에 대하여 엔지니어의 육안을 통해 리뷰하는 것을 포함할 수 있다.
기타 본 발명의 구체적인 사항들은 발명의 상세한 설명을 통해 보다 상세하게 설명될 것이다.
본 발명의 기술적 사상에 의한 반도체 소자의 패턴 분석방법에 의하면, 웨이퍼 상에 형성된 패턴의 CD-SEM 이미지로부터 추출한 컨투어 이미지와 타겟 레이아웃 이미지간 면적 차이를 통해 핫스팟을 검출하고, 검출된 핫스팟을 CD-SEM 이미지상에 디스플레이하여 엔지니어로 하여금 육안으로 확인할 수 있도록 한다.
그 결과, 엔지니어의 육안에 의존한 웨이퍼 리뷰량을 감소시켜 엔지니어의 육체적 피로감을 줄이면서도 핫스팟에 대한 보다 신속하고 정확한 리뷰 및 대처가 이루어질 수 있도록 하여 반도체 소자의 신뢰성 및 생산성을 개선할 수 있게 된다.
또한, CD-SEM 이미지를 이용하여 핫스팟을 리뷰하는 과정에서 원하는 패턴에 대한 CD를 실시간 측정할 수 있도록 함으로써, CD 측정 작업의 편의성을 도모할 수 있게 된다.
도 1a 및 도 1b는 본 발명의 기술적 사상의 실시예에 따른 반도체 소자의 패턴 분석방법을 나타내는 플로우챠트이다.
도 2는 상기 도 1에 적용되는 웨이퍼를 나타낸다.
도 3은 상기 도 2에 도시되어 있는 웨이퍼의 일부 영역에 대한 단면 구조를 나타낸다.
도 4는 상기 도 2에 도시되어 있는 웨이퍼의 일부 영역에 대한 컨투어 이미지와 타겟 레이아웃 이미지의 오버랩 이미지를 나타낸다.
도 5는 상기 도 4의 오버랩 이미지상에 나타난 불량 패턴의 2차원 평면 좌표를 나타낸다.
도 6은 스팟 형태의 핫스팟이 표시된 CD-SEM 이미지를 나타낸다.
도 7는 라인 형태의 핫스팟이 표시된 CD-SEM 이미지를 나타낸다.
도 8에는 또 다른 형태의 핫스팟으로서, EPE가 발생된 CD-SEM 이미지를 나타낸다.
도 9 및 도 10은 본 발명의 기술적 사상의 실시예에 따른 반도체 소자를 포함하는 반도체 모듈들을 개략적으로 나타낸 도면들이다.
도 11은 본 발명의 기술적 사상의 실시예에 따른 반도체 소자를 포함하는 전자 시스템을 개념적으로 도시한 블록도이다.
도 12는 본 발명의 기술적 사상의 실시예에 따른 반도체 소자를 포함하는 다른 전자 시스템을 개략적으로 도시한 블록도이다.
도 13은 본 발명의 기술적 사상의 실시예에 따른 반도체 소자를 포함하는 모바일 무선 폰을 개략적으로 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 '가깝다(near)'라는 표현은 대칭적 개념을 갖는 둘 이상의 구성 요소들 중 어느 하나가 다른 특정한 구성 요소에 대해 상대적으로 가깝게 위치하는 것을 의미한다. 예를 들어, 제1 단부(first end)가 제1 면(first side)에 가깝다는 표현은 제1 단부가 제2 단부보다 제1 면에 더 가깝다는 의미이거나, 제1 단부가 제2 면보다 제1 면에 더 가깝다는 의미로 이해될 수 있다.
도 1a 및 도 1b에는 본 발명의 기술적 사상의 실시예에 따른 반도체 소자의 패턴 분석방법을 나타내는 플로우챠트들이 도시되어 있다. 도 2에는 상기 도 1에 적용되는 웨이퍼(1)가 도시되어 있다.
도 3에는 상기 웨이퍼(1)의 일부 영역(20)에 대한 단면 구조가 도시되어 있다.
도 4에는 상기 웨이퍼(1)의 일부 영역(20)에 대한 CD-SEM 이미지로서, 컨투어 이미지(120)와 타겟 레이아웃 이미지(130)의 오버랩 이미지가 도시되어 있다.
도 5에는 상기 도 4의 오버랩 이미지상에 나타난 불량 패턴(B)의 평면 좌표가 도시되어 있다.
도 6에는 스팟 형태의 핫스팟(140)이 표시된 CD-SEM 이미지가 도시되어 있다.
도 7에는 라인 형태의 핫스팟(140`)이 표시된 CD-SEM 이미지가 도시되어 있다.
도 8에는 또 다른 형태의 핫스팟(240)으로서, EPE가 발생된 CD-SEM 이미지가 도시되어 있다.
도 1a, 도 1b, 도 2 내지 도 8을 참조하여, 반도체 소자의 패턴 분석 방법에 대하여 설명하기로 한다.
우선, 도 1a, 도 1b, 도 2 및 도 3을 참조하면, 제S1000 단계에서는 도 2에 도시되어 있는 것과 같은 웨이퍼(1) 상에 물질막 패턴(110a, 110b, 110c)을 형성하는 것을 포함할 수 있다.
상기 웨이퍼(1)는 스크라이브 라인(12)을 따라 분리되는 복수개의 칩 영역(10)들을 포함할 수 있다. 상기 칩 영역(10)은 반도체 소자가 형성되는 영역일 수 있다.
상기 물질막 패턴(110a, 110b, 110c)은 상기 웨이퍼(1)의 하부막(100) 상에 형성될 수 있다. 상기 물질막 패턴(110a, 110b, 110c)은포토레지스트 패턴 또는 전기신호의 통로가 되는 도전막 패턴, 또는 상기 도전막 패턴을 인접한 타 도전 패턴으로부터 절연시키는 절연막등과 같은 다양한 물질막 패턴들을 포함할 수 있다. 상기 하부막(100)은 반도체 층, 절연막, 도전막 또는 하드 마스크 막등을 포함할 수 있다.
상기 물질막 패턴(110a, 110b, 110c)을 형성하는 과정에서 상기 물질막 패턴(110a, 110b, 110c)이 서로 닿게 되는 브리지(bridge), 상기 물질막 패턴(110a, 110b, 110c)이 임계 선폭(CD: Critical Dimension) 이하로 얇아지는 핀치(pinch) 또는 상기 물질막 패턴(110a, 110b, 110c)의 말단부가 짧아지는 EPE(Edge Placement Error)등과 같은 반도체 소자의 불량을 야기하는 모든 요소들을 핫스팟(hotspot)이라고 정의한다.
제S1002 단계에서는 상기 웨이퍼(1) 상의 상기 물질막 패턴(110a, 110b, 110c)에 대한 CD-SEM 이미지를 촬영하는 것을 포함할 수 있다.
도 4에는 상기 도 2에 도시되어 있는 웨이퍼(1)의 일부 영역(20)에 대한 CD-SEM 이미지로서, 컨투어 이미지(120)와 타겟 레이아웃 이미지(130)의 오버랩 이미지가 도시되어 있다.
상기 물질막 패턴(100a, 110b, 110c)은 하부막(100)을 선택적으로 식각하기 위한 자기정렬된 식각 마스크로서 기능하는 포토레지스트 패턴 또는 포토레지스트 패턴에 의해 선택 식각된 도전막 패턴 또는 절연막 패턴을 포함할 수 있다.
상기 물질막 패턴(110a, 110b, 110c)이 포토레지스트 패턴일 경우, 미리 설계된 타겟 레이아웃에 따라 형성된 포토 마스크에 노광 광원을 입사하여 상기 하부막(100) 상에 도포된 포토레지스트막을 선택적으로 노광하고, 노광된 포토레지스트막을 현상하여 상기와 같은 포토레지스트 패턴을 형성하는 것을 포함할 수 있다. 그리고, 상기 현상된 포토레지스트 패턴(110a, 110b, 110c)을 셀프 얼라인된 식각 마스크로 이용하여 하부막(100)을 선택적으로 식각함으로써 사진식각 공정을 완료하는 것을 포함할 수 있다.
또는, 상기 물질막 패턴(110a, 110b, 110c)는 포토레지스트 패턴에 의해 선택 식각된 도전막 또는 절연막 패턴일 수 있다.
그러나, 반도체 소자의 고집적화에 따른 공정 마진 부족이나 해상도의 한계등으로 인해 상기 물질막 패턴(110a, 110b, 110c)를 형성하는 과정에서 브리지(bridge), 핀치(pinch), EPE 등의 다양한 핫스팟이 발생할 위험이 커지고 있다.
따라서, 본 발명에서는 상기 물질막 패턴(110a, 110b, 110c)에 발생될 수 있는 핫스팟을 검출하고, 필요에 따라 광근접효과보정(Optical Proximity Correction: OPC)이 이루어질 수 있도록 하는 것을 포함할 수 있다.
제S1004 단계에서는 상기 도 4에 도시되어 있는 CD-SEM 이미지 상의 상기 물질막 패턴(110a, 110b, 110c)에 대하여 컨투어 이미지(contour image: 120)를 추출하는 것을 포함할 수 있다.
상기 컨투어 이미지(120)는 상기 물질막 패턴(110a, 110b, 110c)의 전체 영역에 대하여 추출하지 않고, 도 4에 도시된 것과 같이 말단 영역에 대해서만 추출하는 것을 포함할 수 있다. 이처럼, 상기 물질막 패턴(110a, 110b, 110c)의 전체 영역이 아닌 일부(말단부)에 한정하여 컨투어 이미지를 추출하는 것은 핫스팟이 주로 패턴의 말단부에서 발생할 확률이 높기 때문인 것으로 분석될 수 있다.
상기 컨투어 이미지(120)는 통상의 CD-SEM 측정장비를 이용하여 추출하는 것을 포함할 수 있다.
상기 컨투어 이미지(120)는 GDS 파일 형태로 저장하는 것을 포함할 수 있다. 상기 GDS 파일은 각종 그림파일을 볼 수 있고 제작할 수 있는 것으로서 대부분의 그림을 디스플레이할 수 있는 것을 포함할 수 있다.
제S1006 단계에서는 상기 도 4에 도시된 컨투어 이미지(120)에 타겟 레이아웃 이미지(130)를 오버랩시키는 것을 포함할 수 있다.
상기 컨투어 이미지(120)는 상기 물질막 패턴(110a, 110b, 110c)에 대한 실질적인 실루엣을 나타내는 이미지이고, 상기 타겟 레이아웃 이미지(130)는 구현하고자 하는 이상적인 물질막 패턴의 이미지이다. 따라서, 상기 두개의 이미지(120, 130)를 서로 오버랩시키면 도 4에 도시된 것과 같이, 두 이미지(120, 130)간에 면적 차이가 발생하게 된다.
상기 타겟 레이아웃 이미지(130) 또한 GDS 파일 형태로 제공되는 것을 포함할 수 있다. 상기 타겟 레이아웃 이미지(130)은 필요에 따라 설계원본 타겟 레이이웃, 스무딩(smoothing) 타겟 레이아웃 또는 시뮬레이션(simulation) 타겟 레이아웃을 포함할 수 있다.
제S1008 단계에서는 상기 오버랩된 컨투어 이미지(120)와 타겟 레이아웃 이미지(130)간 오버랩되는 면적 차이를 계산하여 상기 물질막 패턴(110a, 110b, 110c)에 대한 밀도값(Density Value)을 산출하는 것을 포함할 수 있다.
상기 밀도값(DV)은 하기의 식(1)을 통해 산출되는 것을 포함할 수 있다.
Figure 112021019960530-pat00001
--- (1)
여기서, ‘Area difference’는 상기 컨투어 이미지와 타겟 레이아웃 이미지 간의 면적 차이를 의미하고, ‘Area SEM’ 또는 ‘area (SEM)’은 CD-SEM 이미지의 면적을 의미하며, ‘Boolean operation(XOR)’은 상기 컨투어 이미지와 타겟 레이아웃 이미지 간의 XOR 연산을 의미하며, ‘area(Target)’은 상기 타겟 레이아웃 이미지의 면적을 의미하며, ‘area(SEM∩Target)’은 상기 컨투어 이미지와 타겟 레이아웃 이미지의 겹쳐진 부분의 면적을 의미한다.
상기 컨투어 이미지(120)와 타겟 레이아웃 이미지(130)간 오버랩되는 면적 차이 계산은 참조부호 A로 나타낸 물질막 패턴(110a, 110b, 110c) 말단부 영역에 대하여 이루어지는 것을 포함할 수 있다.
상기 밀도값(DV)은 그 수치가 작을수록 컨투어 이미지와 타겟 레이아웃 이미지간 일치면적이 넓음을 포함할 수 있다. 이와 반대로 밀도값(DV) 수치가 높을수로 컨투어 이미지와 타겟 레이아웃 이미지간 일치면적이 적음을 포함할 수 있다. 따라서, 밀도값(DV) 수치가 높을수록 핫스팟 발생확률이 높아지게 되는 것을 포함할 수 있다.
제S1010 단계에서는 상기 오버랩된 컨투어 이미지(120)와 타겟 레이아웃 이미지(130)간의 면적 차이를 나타내는 밀도값(DV)를 이용하여 웨이퍼(1) 상에 형성되어 있는 물질막 패턴들을 점수화하는 스코어링(scoring) 과정을 실시하는 것을 포함할 수 있다.
상기 물질막 패턴(110a, 110b, 110c)의 말단부 영역을 한정하는 참조부호 A 영역은 밀도값(DV) 산출을 위한 하나의 단위 영역이 되는 것을 포함할 수 있다. 따라서, 상기 웨이퍼(1)에는 상기 참조부호 A와 같은 수백~수천개의 단위 영역들을 포함할 수 있다. 그러므로, 웨이퍼(1) 상에 존재하는 수많은 단위 영역에 대하여 DV를 산출하고, 산출된 DV을 이용하여 물질막 패턴들을 스코어링하는 것을 포함할 수 있다.
제S1012 단계에서는 상기 스코어링된 물질막 패턴들에 대하여 "핀치(pinch)", "브리지(bridge)", "EPE"등의 불량 요인들을 체크한다.
상기 불량 요인들(pinch, bridge, EPE)은 DV값의 크기에 비례하여 발생하는 것은 아니다. 상기 DV값이 크더라도 불량 요인으로 체크되지 않을 수도 있고, DV값이 작더라도 불량 요인으로 체크될 수 있다.
그리고, 상기 "핀치(pinch)", "브리지(bridge)", "EPE"등으로 분류되는 불량 패턴들은, 물질막 패턴의 형태가 브리지, 핀치, EPE등의 불량이 명확히 발생된 패턴뿐만 아니라 실질적으로 불량이 발생된 것은 아니나 불량이 발생된 것과 다름없는 불량 패턴 모두를 포함할 수 있다.
제S1014 단계에서는 상기 제S1012 단계에서의 pinch, bridge, EPE 체크 과정을 통해 불량 패턴이 검출되었는지를 확인하는 것을 포함할 수 있다.
확인 결과, 불량 패턴(pinch, bridge, EPE)으로 체크되지 않은 "양호" 패턴에 대해서는 후속의 제S1022 단계로 진행하게 된다.
확인 결과, 불량 패턴(pinch, bridge, EPE)이 검출되었을 경우에는 제S1016 단계로 진행되어 검출된 불량 패턴이 위치하는 지점의 좌표를 계산하는 것을 포함할 수 있다.
도 4에는 상기 제S1012 단계에서 체크된 불량 패턴(B)이 도시되어 있다.
도 4를 참조하면, 상기 불량 패턴(B)은 물질막 패턴 110b의 우측부와 물질막 패턴 110c의 좌측 말단부 사이에 발생된 브리지이다. 상기 브리지는 실질적으로 물질막 패턴 110b와 110c가 실제로 연결되어 발생된 것은 아니지만, 물질막 패턴 110b와 110c가 서로 연결되어 브리지가 발생된 것과 거의 동일한 수준의 패턴 불량이 발생된 것으로 판단하는 것을 포함할 수 있다.
제S1016 단계에서는 상기 브리지 형태로 검출된 불량 패턴(B)에 대하여 도 5에 도시된 것과 같이, 웨이퍼 상의 오리지널 평면 좌표(X, Y)를 계산하는 것을 포함할 수 있다.
웨이퍼 상에 발생되는 다양한 불량 요인중의 하나인 브리지는 하나의 패턴에서 독립적으로 발생되는 불량 요인이 아니라 가깝게 인접한 두 패턴간에 발생될 수 있는 불량 요인이다. 따라서, 상기 브리지(B)가 유발된 물질막 패턴 110b와 110c의 브리지 유발 지점 (X1, Y1) 및 (X2, Y2)을 동시에 계산하는 것을 포함할 수 있다.
상기 브리지(B)에 대한 좌표 계산은 칼리브레(calibre) 프로그램을 이용하여 계산하는 것을 포함할 수 있다.
제S1018 단계에서는 컨투어 이미지(120)와 타겟 레이아웃 이미지(130)가 오버랩되어 있는 CD-SEM 이미지상에 상기 불량 패턴(B)을 디스플레이하는 것을 포함할 수 있다.
상기 불량 패턴(B)은 도 6에 도시된 것과 같이, 브리지가 유발된 물질막 패턴 110b의 좌표(X1, Y1)와 물질막 패턴 110c의 좌표(X2, Y2) 사이의 중간 지점에 하나의 스팟(spot: 140) 형태(X3, Y3)로 표기하는 것을 포함할 수 있다.
또는, 상기 불량 패턴(B)은 도 7에 도시된 것과 같이, 브리지가 유발된 물질막 패턴 110b의 좌표(X1, Y1)와 물질막 패턴 110c의 좌표(X2, Y2) 사이를 잇는 라인(line: 140`) 형태로 표기하는 것을 포함할 수 있다.
도 8에는 또 다른 형태의 불량 패턴(240)이 디스플레이되어 있는 CD-SEM 이미지가 도시되어 있다.
도 8의 CD-SEM 이미지에는 하부막(200) 상의 물질막 패턴(210a, 210b, 210c, 210d)에 대한 컨투어 이미지(220), 타겟 레이아웃 이미지(230) 및 불량 패턴(240)이 포함될 수 있다.
상기 불량 패턴(240)은 상기 패턴(210b)의 말단부가 전체적으로 짧아진 EPE 불량으로 볼 수 있다. 상기 불량 패턴(240)은 상기 하나의 패턴(210b)에 발생된 것으므로, 하나의 좌표(X, Y)에 디스플레이되는 것을 포함할 수 있다.상기 불량 패턴(B, 240)을 포함하는 CD-SEM 이미지는 FEM(Focus Energy Metrix) 이미지 또는 도 6, 도 7, 도 8과 같은 싱글 이미지를 포함할 수 있다.
제S1020 단계에서는 상기 불량 패턴들로부터 핫스팟을 검출하고, 검출된 핫스팟을 CD-SEM 이미지를 통해 1차적으로 리뷰하는 것을 포함할 수 있다.
상기 핫스팟에 대한 1차 리뷰는 컴퓨터에 설치된 특정의 리뷰 툴(review tool)을 사용하여 이루어지는 것을 포함할 수 있다. 상기 리뷰 툴은 C++을 기본으로 하여 제작되는 것을 포함할 수 있으며, 하기의 ①, ②, ③, ④의 입력 항목들을 포함할 수 있다.
상기 리뷰 툴에 입력될 수 있는 입력 항목은, ① DV 데이터 파일 입력 항목, ② 핀치/브리지/EPE 데이터 파일 입력 항목, ③ 이미지 정보 파일 입력 항목, ④ DV 분류를 위한 임계치(threshold) 입력 항목을 포함할 수 있다.
상기 리뷰 툴에 상기 4개의 항목들을 입력하면 웨이퍼 상의 점수화된 모든 물질막 패턴들(양호 패턴 및 불량 패턴)이 "GOOD", "VAGUE", "BAD" 리스트로 분류되는 것을 포함할 수 있다.
상기 "GOOD" 및 "VAGUE" 리스트는 비 핫스팟 영역을 의미하고, "BAD" 리스트는 명백한 핫스팟 영역을 의미하는 것을 포함할 수 있다. 그러나, 상기 "VAGUE" 리스트는 비록 핫스팟 영역으로 분류되지는 않았으나 불량 요인이 발생될 수 있는 준 핫스팟 영역을 의미하는 것을 포함할 수 있다.
상기 임계치 입력 항목(④)은 웨이퍼 상의 점수화된 물질막 패턴들 중에서 핫스팟 패턴을 분류해내기 위한 기준 밀도값(DV)을 입력하는 항목으로서, 엔지니어가 임의로 그 수치를 지정하여 입력하는 것을 포함할 수 있다.
엔지니어가 입력하는 임계치에 따라 물질막 패턴들이 상대적으로 핫스팟 또는 비핫스팟으로 구분될 수 있다. 엔지니어가 입력하는 임계치에 따라 상기 제1012 단계에서 불량 패턴으로 체크되지 않았던 양호 패턴이 "VAGUE", 또는 "BAD" 리스트로 분류될 수 있다. 또는 상기 제1012 단계에서 "브리지(bridge)", "핀치(pinch)", "EPE"등으로 체크되었던 불량 패턴이 "GOOD" 리스트로 분류되기도 하는 것을 포함할 수 있다. 그러나, 상기 제S1012 단계에서 불량 패턴으로 체크되었던 물질막 패턴들은 제S1020 단계에서 대부분 "BAD" 리스트에 포함되어 핫스팟으로 검출될 가능성이 높아질 수 있다.
상기 각각의 리스트에는 웨이퍼 상에 형성되어 있는 물질막 패턴의 ID 및 해당 ID에서의 DV가 디스플레이되는 것을 포함할 수 있다. 상기 각각의 리스트에 포함되어 있는 개별 ID를 클릭하면 클릭한 ID에 해당되는 물질막 패턴의 CD-SEM 이미지가 디스플레이되는 것을 포함할 수 있다. 상기 클릭된 CD-SEM 이미지 상에는 핫스팟의 위치, 컨투어 이미지, 타겟 레이아웃 이미지가 동시에 디스플레이되는 것을 포함할 수 있다.
상기 "GOOD"리스트에 포함된 임의의 ID를 클릭하면 해당 ID의 CD-SEM 이미지를 확인할 수 있다. 상기 CD-SEM 이미지에는 컨투어 이미지 및 타겟 레이아웃 이미지가 동시에 디스플레이되는 것을 포함할 수 있다.
상기 "VAGUE" 리스트에 포함된 임의의 ID를 클릭하면 해당 ID의 CD-SEM 이미지를 확인할 수 있다. 상기 CD-SEM 이미지에는 컨투어 이미지 및 타겟 레이아웃 이미지가 동시에 디스플레이되는 것을 포함할 수 있다. 상기 "VAGUE"로 분류된 영역은 물질막 패턴의 형태가 엔지니어의 판단에 따라 추가적인 리뷰가 요구되는 패턴으로 판정하는 것을 포함할 수 있다.
상기 "BAD" 리스트에 포함된 임의의 ID를 클릭하면 해당 ID의 CD-SEM 이미지를 확인할 수 있다. 상기 CD-SEM 이미지에는 컨투어 이미지, 타겟 레이아웃 이미지와 함께 도 6 또는 도 7에 도시된 것과 같은 브리지, 도 8에 도시된 것과 같은 EPE, 또는 핀치등의 불량 패턴들이 핫스팟으로 동시에 디스플레이되는 것을 포함할 수 있다.
상기 "GOOD", "VAGUE", "BAD" 리스트 중, 엔지니어는 비 핫스팟 영역을 나타내는 "GOOD" 리스트에 비해 "VAGUE" 또는 "BAD" 리스트를 주로 확인하는 것을 포함할 수 있다. 상기 "BAD"리스트는 핫스팟이 명백히 발생된 영역을 나타내므로 엔지니어가 반드시 육안으로 확인하게 되며, "VAGUE" 리스트는 명백한 핫스팟으로 분류되지는 않았으나 엔지니어의 육안 확인을 요하는 준 핫스팟 영역으로 볼 수 있다.
제S1022 단계에서는 상기 CD-SEM 이미지 리뷰 결과가 "좋음"인지를 판단하는 것을 포함할 수 있다.
상기 CD-SEM 이미지 리뷰 결과가 "좋음(GOOD)"인 경우에는 제S1024 단계로 진행되는 것을 포함할 수 있다. 상기 CD-SEM 이미지 리뷰 결과가 "좋음"인 것은 웨이퍼 상에 핫스팟이 존재하지 않거나, 핫스팟이 존재하더라도 공정상에 영향을 미치지 않는 미미한 정도(무시해도 좋은)의 핫스팟을 의미하는 것을 포함할 수 있다.
또한, 제S1022 단계에서는 상기 제S1014 단계에서의 물질막 패턴 퀄리티 분류 작업을 통해 "양호(good)" 패턴으로 분류된 패턴들에 대해서도 전체적인 CD-SEM 이미지를 리뷰하는 것을 포함할 수 있다.
상기 리뷰 과정을 거침으로 인해 비록 제S1014 단계에서는 "양호(good)" 패턴으로 분류되었다 하더라도 보다 정확한 진단이 필요하거나 OPC 보정이 필요한 경우를 발견할 수도 있다.
제S1024 단계에서는 "좋음" 판정을 받은 웨이퍼에 대한 후속 공정을 진행하여 반도체 소자를 완성하는 것을 포함할 수 있다.
상기 후속 공정은 웨이퍼 상의 물질막 패턴이 포토레지스트 패턴인 경우에는 이를 자기정렬된 식각 마스크로 이용하여 하부막을 선택적으로 식각하는 공정을 포함할 수 있다.
또는, 상기 하부막이 도전막일 경우에는 물질막 패턴에 의해 선택적으로 식각되어 전기 신호의 이동통로가 되는 워드라인, 비트라인, 배선등의 패턴으로 형성되는 것을 포함할 수 있다. 상기 도전막은 금속막 또는 폴리실리콘막을 포함할 수 있다.
또는, 상기 하부막이 절연막일 경우에는 인접한 도전막 사이를 절연시키는 절연 패턴으로 형성되는 것을 포함할 수 있다. 상기 절연막은 산화막이나 질화막을 포함할 수 있다.
제S1022 단계에서의 판단 결과, 상기 CD-SEM 이미지 리뷰 결과가 "양호"가 아닌 경우에는 제S1026 단계로 진행되는 것을 포함할 수 있다. 상기 CD-SEM 이미지 리뷰 결과가 "좋음"이 아닌 것은 웨이퍼 상에 핫스팟이 존재하며, 상기 핫스팟이 공정상에 악영향을 끼칠 수 있음을 의미하는 것을 포함할 수 있다.
제S1026 단계에서는 엔지니어의 육안을 통해 CD-SEM 이미지상의 핫스팟을 2차적으로 리뷰하는 것을 포함할 수 있다.
상기 제S1020 단계에서의 컴퓨터 리뷰 툴을 통해 1차적으로 검출된 핫스팟에 대하여 엔지니어가 육안을 통해 2차적인 리뷰를 실시함으로써, 상기 검출된 핫스팟에 대한 보다 구체적인고 적극적인 대처 방안이 고려될 수 있다.
제S1028 단계에서는 상기 핫스팟이 발생된 물질막 패턴의 레이아웃을 보정하는 광근접효과보정(OPC)을 실시하는 것을 포함할 수 있다. 이러한 OPC를 통해 핫스팟 발생 원인을 해소할 수 있게 된다.
상기 핫스팟에 대한 OPC을 실시한 후에는 상기 제S1000 단계로 진행하여 웨이퍼 상에 물질막 패턴을 형성하는 과정부터 다시 진행하는 것을 포함할 수 있다.
한편, 본 발명에서는 상기 제S1020 단계에서의 CD-SEM 이미지 리뷰시, CD 측정을 원하는 물질막 패턴에 대하여 실시간 CD를 측정할 수 있도록 한다. 상기 측정된 CD는 도 6의 참조부호 150으로 나타낸 것과 같이, CD-SEM 상에 디스플레이되도록 함으로써, CD 측정 작업의 편의성을 개선시킬 수 있게 된다.
상기한 바와 같이, 본 발명에서는 컴퓨터를 이용하여 웨이퍼 상에 형성된 물질막 패턴의 컨투어 이미지와 타겟 레이아웃 이미지간 면적 차이로부터 밀도값(DV)을 산출하여 핫스팟(불량 포인트)을 1차적으로 자동 검출하고, 상기 1차적으로 검출된 핫스팟을 CD-SEM 이미지상에 디스플레이한다.
그리고, 컴퓨터를 통해 1차적으로 검출되어 CD-SEM 이미지상에 디스플레이되어 있는 핫스팟(및 핫스팟에 준하는 불량 포인트)에 대해서 엔지니어의 육안을 통해 2차적으로 선별적이고 집중적인 육안 리뷰를 진행한다.
그 결과, 핫스팟이 발생되지 않은 영역에까지 이루어지던 불필요한 리뷰 시간을 절감하고, 과중한 리뷰량으로 인한 엔지니어의 피로감을 줄이면서도 핫스팟에 대한 신속하고 정확한 리뷰 및 대처(후속 작업)가 이루어질 수 있게 된다.
실질적으로 전체 웨이퍼 리뷰 및 OPC에 소요되는 TAT(Turn Around Time)을 비교해 봤을 때, 엔지니어의 육안에만 의존하여 웨이퍼 리뷰를 실시할 경우 5000ea 기준으로 하루~이틀 이상 걸리던 리뷰 작업이 컴퓨터상의 리뷰 툴을 이용한 웨이퍼 리뷰 작업과 엔지니어의 육안에 의한 웨이퍼 리뷰 작업을 병행할 경우에는 6~12시간안에 완료되는 것으로 파악되고 있다.
또한, 종래에는 웨이퍼 상의 패턴에 대한 CD를 측정하기 위해서는 별도의 컴퓨터 프로그램을 통해 CD-SEM 이미지를 로딩한 후에 CD를 측정하여야 하는 번거로움이 있었다.
그러나, 본 발명에서는 웨이퍼 상의 핫스팟을 검출하기 위해 CD-SEM 이미지를 리뷰하는 과정에서 원하는 패턴에 대한 CD를 실시간 측정할 수 있어 작업의 편의성을 개선시킬 수 있다.
한편, 상기 실시예에서는 2차원의 CD-SEM 이미지를 통해 핫스팟을 자동으로 검출하여 디스플레이하는 방법을 제시하고 있으나, 3차원의 CD-SEM 이미지를 통해 수직 단면 구조에서 핫스팟을 검출하는 것도 가능하다. 이처럼 3차원 CD-SEM 이미지를 통해 수직 단면 구조에서의 핫스팟을 검출할 경우에는 핫스팟의 위치를 2차원 평면 좌표가 아닌 3차원 수직 좌표(X, Y, Z)로 계산하여 검출하고, CD-SEM 이미지상에 디스플레이하는 것을 포함할 수 있다.
도 9는 본 발명의 기술적 사상의 실시예에 따라 제조된 반도체 소자를 포함하는 반도체 모듈(2000)을 개략적으로 나타낸 도면이다.
도 9를 참조하면, 반도체 모듈(2000)은 메모리 소자를 포함하는 메모리 모듈일 수 있다. 반도체 모듈(2000)은 모듈 기판(2010), 상기 모듈 기판(2010) 상에 배치된 다수 개의 반도체 소자들(2020) 및 다수 개의 터미널들(2030)을 포함할 수 있다. 상기 터미널들(2030)은 전도성 금속을 포함할 수 있다. 상기 터미널들(2030)은 상기 반도체 소자들(2020)과 전기적으로 연결될 수 있다. 상기 모듈 기판(2010)은 메모리 모듈 기판일 수 있다. 상기 모듈 기판(2010)은 PCB 또는 웨이퍼를 포함할 수 있다.
상기 반도체 소자들(2020)은 메모리 소자들일 수 있다. 상기 반도체 소자들(2020)은 디램 소자들일 수 있다. 상기 반도체 소자들(2020)은 본 발명의 기술적 사상의 실시예에 따른 반도체 소자이거나, 또는 반도체 소자를 포함하는 반도체 패키지일 수 있다.
도 10은 본 발명의 기술적 사상의 실시예에 따라 제조된 반도체 소자를 포함하는 반도체 모듈(2100)을 개략적으로 나타낸 도면이다.
도 10을 참조하면, 반도체 모듈(2100)은 모듈 기판(2110) 상에 형성된 메모리 소자(2130)를 포함할 수 있다. 상기 메모리 소자(2130)는 낸드 플래쉬 등과 같은 메모리 소자일 수 있다. 상기 반도체 모듈(2100)은 상기 모듈 기판(2110) 상에 실장된 반도체 소자(2120)을 포함할 수 있다. 상기 모듈 기판(2110)의 적어도 한 변에는 입출력 터미널들(2140)이 배치될 수 있다.
도 11은 본 발명의 기술적 사상의 실시예에 따라 제조된 반도체 소자를 포함하는 전자 시스템(2200)을 개념적으로 도시한 블록도이다.
도 11을 참조하면, 전자 시스템(2200)은 바디(Body; 2210)를 포함할 수 있다. 상기 바디(2210)는 마이크로 프로세서 유닛(Micro Processor Unit; 2220), 파워 서플라이(Power Supply; 2230), 기능 유닛(Function Unit; 2240), 및/또는 디스플레이 컨트롤러 유닛(Display Controller Unit; 2250)을 포함할 수 있다. 상기 바디(2210)는 인쇄 회로기판(PCB) 등을 갖는 시스템 보드 또는 마더 보드(Mother Board)일 수 있다.
상기 마이크로 프로세서 유닛(2220), 상기 파워 서플라이(2230), 상기 기능 유닛(2240), 및 상기 디스플레이 컨트롤러 유닛(2250)은 상기 바디(2210)상에 실장 또는 장착될 수 있다. 상기 바디(2210)의 상면 혹은 상기 바디(2210)의 외부에 디스플레이 유닛(2260)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(2260)은 상기 바디(2210)의 표면 상에 배치되어 상기 디스플레이 컨트롤러 유닛(2250)에 의해 프로세싱된 이미지를 표시할 수 있다. 상기 파워 서플라이(2230)은 외부의 전원 등으로부터 일정 전압을 공급받아 이를 다양한 전압 레벨로 분기하여 마이크로 프로세서 유닛(2220), 기능 유닛(2240), 디스플레이 컨트롤러 유닛(2250) 등으로 공급할 수 있다. 상기 마이크로 프로세서 유닛(2260)은 상기 파워 서플라이(2230)으로부터 전압을 공급받아 상기 기능 유닛(2240)과 상기 디스플레이 유닛(2260)을 제어할 수 있다.
상기 기능 유닛(2240)은 다양한 전자 시스템(2200)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(2200)이 휴대폰 같은 모바일 전자 제품인 경우 상기 기능 유닛(2240)은 다이얼링, 또는 외부 장치(External Apparatus)와의 교신으로 상기 디스플레이 유닛(2260)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 무선 통신 기능을 수행할 수 있는 여러 구성 요소들을 포함할 수 있으며, 카메라를 포함하는 경우, 이미지 프로세서(Image Processor)의 역할을 할 수 있다.
일 실시예에서, 상기 전자 시스템(2200)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(2240)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(2240)은 유선 혹은 무선의 통신 유닛(Communication Unit; 580)을 통해 외부 장치와 신호를 주고 받을 수 있다.
또한, 상기 전자 시스템(2200)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 상기 기능 유닛(2240)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다.
도 12는 본 발명의 기술적 사상의 실시예에 따라 제조된 반도체 소자를 포함하는 다른 전자 시스템(2300)을 개략적으로 도시한 블록도이다.
도 12를 참조하면, 전자 시스템(2300)은 본 발명의 기술적 사상의 실시예에 따른 반도체 소자를 포함할 수 있다. 상기 전자 시스템(2300)은 모바일 기기 또는 컴퓨터를 제조하는데 사용될 수 있다. 예를 들어, 전자 시스템(2300)은 메모리 시스템(2312), 마이크로프로세서(2314), 램(2316) 및 버스(2320)를 사용하여 데이터 통신을 수행하는 유저 인터페이스(2318)를 포함할 수 있다. 마이크로프로세서(2314)는 전자 시스템(2300)을 프로그램 및 컨트롤할 수 있다. 램(2316)은 마이크로프로세서(2314)의 동작 메모리로 사용될 수 있다. 마이크로프로세서(2314), 램(2316) 및/또는 다른 구성 요소들은 단일 패키지 내에 조립될 수 있다. 메모리 시스템(2312)은 본 발명의 기술적 사상의 실시예들 중 어느 하나의 실시예에 따른 반도체 소자이거나, 또는 이러한 반도체 소자를 포함하는 반도체 패키지일 수 있다.
유저 인터페이스(2318)는 전자 시스템(2300)으로 데이터를 입력하거나 또는 전자 시스템(2300)으로부터 출력하는데 사용될 수 있다. 메모리 시스템(2312)은 마이크로프로세서(2314) 동작용 코드들, 마이크로프로세서(2314)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 메모리 시스템(2312)은 컨트롤러 및 메모리를 포함할 수 있다.
도 13은 본 발명의 기술적 사상의 실시예에 따른 반도체 소자를 포함하는 모바일 무선 폰(2400)을 개략적으로 도시한 도면이다. 상기 모바일 무선 폰(2400)은 본 발명의 기술적 사상의 실시예에 따른 반도체 소자를 포함할 수 있다. 모바일 무선 폰(2400)은 태블릿 PC로 이해될 수도 있다. 더 나아가, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자는 태블릿 PC 외에도, 노트북 같은 휴대용 컴퓨터, mpeg-1 오디오 레이어 3 (MP3) 플레이어, MP4 플레이어, 네비게이션 기기, 솔리드 스테이트 디스크(SSD), 테이블 컴퓨터, 자동차 및 가정용 가전 제품에 사용될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 웨이퍼 10: 반도체 소자
12: 스크라이브 라인 20: 일부 영역
100: 하부막 110a, 110b, 110c: 물질막 패턴
120: 컨투어 이미지 130: 타겟 레이아웃 이미지
140, 140`: 핫스팟 150: CD

Claims (10)

  1. 컴퓨터를 이용하여 웨이퍼 상에 형성된 물질막 패턴들의 컨투어 이미지를 추출하고,
    상기 물질막 패턴들에 대하여 컨투어 이미지와 타겟 레이아웃 이미지 사이의 면적 차이를 나타내는 밀도값(Density Value)을 산출하고,
    상기 밀도값(DV)을 이용하여 웨이퍼 상의 물질막 패턴들을 스코어링하고,
    상기 스코어링된 물질막 패턴들 중 불량 패턴을 체크하고,
    상기 체크된 불량 패턴의 좌표를 계산하여 CD-SEM 이미지상에 디스플레이하고,
    컴퓨터 상에서 기준 밀도값을 입력하여 상기 밀도값을 가지는 물질막 패턴들을 핫스팟 및 비 핫스팟 영역으로 자동 분류하고, 및
    핫스팟 영역으로 분류된 물질막 패턴에 대하여 엔지니어의 육안을 통해 리뷰하는 것을 포함하고,
    상기 밀도값(DV)은 상기 컨투어 이미지와 상기 타겟 레이아웃 이미지가 오버랩 된 부분을 제외한 부분의 면적으로 계산되는, 반도체 소자의 패턴 분석 방법.
  2. 제 1항에 있어서, 상기 컨투어 이미지와 타겟 레이아웃 이미지간의 면적 차이를 나타내는 밀도값(DV)은 하기의 식
    Figure 112021019960530-pat00002

    을 통해 산출하고,
    상기 Area difference는 상기 컨투어 이미지와 타겟 레이아웃 이미지 간의 면적 차이를 의미하고, 상기 Area SEM 또는 area(SEM)은 CD-SEM 이미지의 면적을 의미하며, Boolean operation(XOR)은 상기 컨투어 이미지와 타겟 레이아웃 이미지 간의 XOR 연산을 의미하며, area(Target)은 상기 타겟 레이아웃 이미지의 면적을 의미하며, area(SEM∩Target)은 상기 컨투어 이미지와 타겟 레이아웃 이미지의 겹쳐진 부분의 면적을 의미하는 반도체 소자의 패턴 분석방법.
  3. 제 1항에 있어서, 상기 스코어링된 물질막 패턴들 중 불량 패턴을 체크하는 것은,
    상기 컨투어 이미지와 타겟 레이아웃 이미지가 서로 일치하는 면적이 적으면 타겟 레이아웃을 벗어난 불량 패턴으로 체크하는 것을 포함하는 반도체 소자의 패턴 분석방법.
  4. 제 1항에 있어서, 상기 체크된 불량 패턴은 "브리지(bridge)", "핀치(pinch)" 또는 "EPE"를 포함하는 반도체 소자의 패턴 분석방법.
  5. 제 1항에 있어서, 상기 기준 밀도값을 입력하여 상기 웨이퍼 상의 물질막 패턴을 핫스팟 및 비 핫스팟 영역으로 자동 분류하는 것은,
    컴퓨터에 설치된 리뷰 툴(review tool)에 ① DV 데이터 파일, ② 핀치/브리지/EPE 데이터 파일, ③ 이미지 정보 파일 및 ④ DV 분류를 위한 임계치(threshold) 를 입력하고, 및
    상기 항목들의 입력 결과에 따라 웨이퍼 상의 물질막 패턴을 핫스팟 영역인 "BAD" 리스트 및 비 핫스팟 영역인 "GOOD", "VAGUE" 리스트로 분류하는 것을 포함하는 반도체 소자의 패턴 분석방법.
  6. 제 5항에 있어서, 상기 각각의 리스트는 물질막 패턴의 고유 ID 및 해당 ID의 밀도값(DV)을 포함하는 것을 하는 반도체 소자의 패턴 분석방법.
  7. 제 6항에 있어서, 상기 리스트에 포함되어 있는 개별 ID를 클릭하면 클릭한 ID에 해당되는 물질막 패턴의 CD-SEM 이미지가 디스플레이되며, 상기 클릭된 CD-SEM 이미지에는 핫스팟의 위치, 컨투어 이미지, 타겟 레이아웃 이미지가 동시에 디스플레이되는 것을 포함하는 반도체 소자의 패턴 분석방법.
  8. 제 1항에 있어서, 상기 CD-SEM 이미지 상에 디스플레이되는 물질막 패턴의 CD값을 실시간 측정하여 디스플레이하는 것을 포함하는 반도체 소자의 패턴 분석방법.
  9. 컴퓨터를 이용하여 웨이퍼 상에 형성된 각각의 물질막 패턴들의 컨투어 이미지와 타겟 레이아웃 이미지 사이의 면적 차이를 나타내는 밀도값(Density Value)을 각각의 물질막 패턴들에 대하여 독립적으로 산출하고,
    상기 독립적으로 산출된 물질막 패턴의 밀도값과 비교할 수 있는 기준 밀도값을 컴퓨터 상에서 입력하여 물질막 패턴의 핫스팟(불량 포인트)을 1차적으로 자동 검출하고,
    상기 1차적으로 검출된 핫스팟을 CD-SEM 이미지상에 디스플레이하고, 및
    상기 CD-SEM 이미지상에 디스플레이되어 있는 핫스팟에 대하여 엔지니어의 육안으로 2차적인 리뷰를 실시하는 것을 포함하고,
    상기 밀도값(DV)은 상기 컨투어 이미지와 상기 타겟 레이아웃 이미지가 오버랩 된 부분을 제외한 부분의 면적으로 계산되는, 반도체 소자의 패턴 분석방법.
  10. 제 9항에 있어서, 상기 핫스팟에 대한 2차적인 리뷰를 실시한 뒤, 광근접효과보정(OPC)을 실시하는 것을 포함하는 반도체 소자의 패턴 분석방법.
KR1020140118917A 2014-09-05 2014-09-05 반도체 소자의 패턴 분석방법 KR102310123B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140118917A KR102310123B1 (ko) 2014-09-05 2014-09-05 반도체 소자의 패턴 분석방법
US14/693,914 US9672611B2 (en) 2014-09-05 2015-04-23 Pattern analysis method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140118917A KR102310123B1 (ko) 2014-09-05 2014-09-05 반도체 소자의 패턴 분석방법

Publications (2)

Publication Number Publication Date
KR20160029421A KR20160029421A (ko) 2016-03-15
KR102310123B1 true KR102310123B1 (ko) 2021-10-08

Family

ID=55437951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140118917A KR102310123B1 (ko) 2014-09-05 2014-09-05 반도체 소자의 패턴 분석방법

Country Status (2)

Country Link
US (1) US9672611B2 (ko)
KR (1) KR102310123B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310123B1 (ko) * 2014-09-05 2021-10-08 삼성전자주식회사 반도체 소자의 패턴 분석방법
KR101750521B1 (ko) * 2015-07-27 2017-07-03 주식회사 고영테크놀러지 기판 검사 장치 및 방법
KR102582665B1 (ko) 2016-10-07 2023-09-25 삼성전자주식회사 집적 회로의 패턴들을 평가하는 시스템 및 방법
CN106783664B (zh) * 2017-01-03 2020-04-21 京东方科技集团股份有限公司 一种显示模组、绑定检测方法及绑定系统
JP2019020292A (ja) 2017-07-19 2019-02-07 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
CN110248113B (zh) * 2018-03-07 2021-06-29 株式会社理光 图像处理装置、方法及计算机可读取的记录媒介物
TWI716684B (zh) 2018-05-09 2021-01-21 華邦電子股份有限公司 臨界尺寸量測方法及用於量測臨界尺寸的影像處理裝置
US11100272B2 (en) * 2018-08-17 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-to-design image analysis (WDIA) system
JP7192117B2 (ja) * 2018-11-22 2022-12-19 アプライド マテリアルズ インコーポレイテッド 基板上の限界寸法測定の方法、および基板上の電子デバイスを検査し、カッティングするための装置
JP7242361B2 (ja) * 2019-03-18 2023-03-20 キオクシア株式会社 パターン形状計測方法
KR20210099850A (ko) 2020-02-05 2021-08-13 삼성전자주식회사 광학적 근접 효과 보정의 검증 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231424A1 (en) * 2008-02-29 2009-09-17 Toshifumi Honda System and method for monitoring semiconductor device manufacturing process
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767739B2 (ja) 2001-12-07 2006-04-19 大日本スクリーン製造株式会社 半導体基板検査装置、半導体基板検査方法およびプログラム
KR100515491B1 (ko) 2001-12-07 2005-09-16 다이닛뽕스크린 세이조오 가부시키가이샤 반도체 기판 상의 패턴을 검사하는 장치와 방법 및 컴퓨터판독 가능한 기록매체
KR100691404B1 (ko) * 2005-09-09 2007-03-09 한국원자력연구소 비선형 이온 후가속 장치 및 이를 이용한 질량분석 시스템
US7703049B2 (en) * 2005-10-06 2010-04-20 Luminescent Technologies, Inc. System, masks, and methods for photomasks optimized with approximate and accurate merit functions
JP4533306B2 (ja) * 2005-12-06 2010-09-01 株式会社日立ハイテクノロジーズ 半導体ウェハ検査方法及び欠陥レビュー装置
EP2127483A4 (en) * 2007-01-25 2014-01-08 Magna Int Inc SEMICONDUCTOR LIGHT SOURCE ELEMENT FOR BEAM FORMATION
JP4846635B2 (ja) * 2007-03-22 2011-12-28 株式会社東芝 パターン情報生成方法
KR100877105B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 반도체소자의 패턴 검증 방법
JP4856047B2 (ja) * 2007-11-12 2012-01-18 株式会社東芝 マスクパターン寸法検査方法およびマスクパターン寸法検査装置
JP5081590B2 (ja) * 2007-11-14 2012-11-28 株式会社日立ハイテクノロジーズ 欠陥観察分類方法及びその装置
JP2009252959A (ja) 2008-04-04 2009-10-29 Toshiba Corp パターン検査装置、パターン検査方法および半導体装置の製造方法
JP2010127970A (ja) * 2008-11-25 2010-06-10 Renesas Electronics Corp 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム
JP2010135416A (ja) 2008-12-02 2010-06-17 Hitachi High-Technologies Corp 半導体装置用パターン検査装置および検査方法
JP5604067B2 (ja) * 2009-07-31 2014-10-08 株式会社日立ハイテクノロジーズ マッチング用テンプレートの作成方法、及びテンプレート作成装置
JP2011247957A (ja) 2010-05-24 2011-12-08 Toshiba Corp パターン検査方法および半導体装置の製造方法
US9087367B2 (en) * 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US8607169B2 (en) * 2011-12-28 2013-12-10 Elitetech Technology Co., Ltd. Intelligent defect diagnosis method
KR102154075B1 (ko) 2013-10-21 2020-09-09 삼성전자주식회사 반도체 소자의 검사 방법 및 반도체 검사 시스템
TW201517192A (zh) * 2013-10-23 2015-05-01 Macronix Int Co Ltd 晶片對資料庫的影像檢測方法
KR102310123B1 (ko) * 2014-09-05 2021-10-08 삼성전자주식회사 반도체 소자의 패턴 분석방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231424A1 (en) * 2008-02-29 2009-09-17 Toshifumi Honda System and method for monitoring semiconductor device manufacturing process
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム

Also Published As

Publication number Publication date
US9672611B2 (en) 2017-06-06
KR20160029421A (ko) 2016-03-15
US20160071261A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
KR102310123B1 (ko) 반도체 소자의 패턴 분석방법
US11761904B2 (en) Smart defect calibration system in semiconductor wafer manufacturing
US8266557B1 (en) Method and system for direction dependent integrated circuit layout
US20150110384A1 (en) Image inspection method of die to database
US11669957B2 (en) Semiconductor wafer measurement method and system
WO2005008548A1 (en) Method of transmitting cad data to a wafer inspection system
US9760671B2 (en) Rule checking
US20140310670A1 (en) Failure analysis and inline defect characterization
TWI537760B (zh) 積體電路設計與製造方法
CN102944983A (zh) 改善待测图案之关键尺寸量测的方法
US20160110859A1 (en) Inspection method for contact by die to database
US8464192B2 (en) Lithography verification apparatus and lithography simulation program
CN113935277A (zh) 设计规则检查的系统、方法与其非暂态计算机可读媒介
US10191112B2 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips
KR102454206B1 (ko) 웨이퍼 정렬 마크 및 웨이퍼 정렬 마크의 오차 측정 방법
US10733354B2 (en) System and method employing three-dimensional (3D) emulation of in-kerf optical macros
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
WO2021184525A1 (zh) 一种检测对象缺陷图案的提取装置、提取方法及存储介质
KR101051687B1 (ko) 리버스 마스크 툴링 스펙을 이용한 마스크 데이터 검증 시스템
KR102154075B1 (ko) 반도체 소자의 검사 방법 및 반도체 검사 시스템
TWI809928B (zh) 晶圓檢測系統
JP6225787B2 (ja) 解析支援方法、および解析支援プログラム
JP6544123B2 (ja) 検出方法、検出装置及び検出プログラム
JP2005142187A (ja) 欠陥解析方法、プログラム及び電子デバイスの製造方法
JPS59151156A (ja) マスク設計シ−ト

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right