JP2004151717A - フルチップｃｐｌ製造におけるｃｄ線形コントロールの方法 - Google Patents
フルチップｃｐｌ製造におけるｃｄ線形コントロールの方法 Download PDFInfo
- Publication number
- JP2004151717A JP2004151717A JP2003359977A JP2003359977A JP2004151717A JP 2004151717 A JP2004151717 A JP 2004151717A JP 2003359977 A JP2003359977 A JP 2003359977A JP 2003359977 A JP2003359977 A JP 2003359977A JP 2004151717 A JP2004151717 A JP 2004151717A
- Authority
- JP
- Japan
- Prior art keywords
- zone
- features
- mask
- chrome
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title description 13
- 238000005516 engineering process Methods 0.000 claims abstract description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 32
- 238000003384 imaging method Methods 0.000 claims description 19
- 238000001459 lithography Methods 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000005192 partition Methods 0.000 claims description 2
- 238000004590 computer program Methods 0.000 claims 6
- 239000011295 pitch Substances 0.000 abstract description 21
- 230000008859 change Effects 0.000 abstract description 15
- 238000013459 approach Methods 0.000 abstract description 5
- 230000009897 systematic effect Effects 0.000 abstract description 5
- 241000283070 Equus zebra Species 0.000 description 32
- 241000266847 Mephitidae Species 0.000 description 17
- 238000000926 separation method Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000006399 behavior Effects 0.000 description 10
- 230000005855 radiation Effects 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000005286 illumination Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000011960 computer-aided design Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- SGTNSNPWRIOYBX-UHFFFAOYSA-N 2-(3,4-dimethoxyphenyl)-5-{[2-(3,4-dimethoxyphenyl)ethyl](methyl)amino}-2-(propan-2-yl)pentanenitrile Chemical compound C1=C(OC)C(OC)=CC=C1CCN(C)CCCC(C#N)(C(C)C)C1=CC=C(OC)C(OC)=C1 SGTNSNPWRIOYBX-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007429 general method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000005577 local transmission Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 241000283086 Equidae Species 0.000 description 1
- 101710110702 Probable chorismate pyruvate-lyase 1 Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229940096118 ella Drugs 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- OOLLAFOLCSJHRE-ZHAKMVSLSA-N ulipristal acetate Chemical compound C1=CC(N(C)C)=CC=C1[C@@H]1C2=C3CCC(=O)C=C3CC[C@H]2[C@H](CC[C@]2(OC(C)=O)C(C)=O)[C@]2(C)C1 OOLLAFOLCSJHRE-ZHAKMVSLSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
Abstract
【課題】所定のマスクパターンに含まれるフィーチャのＣＤ（臨界寸法）およびピッチが変わる際、ＣＤのプリンティングに関して「線形」挙動を形成し、これを維持するための簡単で系統的なアプローチを可能にする方法および技術を提供する。
【解決手段】臨界寸法が変わる複数のフィーチャを含むパターンをプリントするためのマスクを生成する方法を提供する。該方法は、パターンを示すデータを取得するステップ１２０と、複数のフィーチャの臨界寸法に基づいて複数のゾーン区分を定義するステップ１２２と、区分された複数のゾーンの１つに各フィーチャを分類するステップ１２４と、複数区分ゾーンの予め定義されたゾーンに分類がなされたフィーチャごとにマスクパターンを修正するステップ１２６，１２８，１３０とから成る。
【選択図】図１２
【解決手段】臨界寸法が変わる複数のフィーチャを含むパターンをプリントするためのマスクを生成する方法を提供する。該方法は、パターンを示すデータを取得するステップ１２０と、複数のフィーチャの臨界寸法に基づいて複数のゾーン区分を定義するステップ１２２と、区分された複数のゾーンの１つに各フィーチャを分類するステップ１２４と、複数区分ゾーンの予め定義されたゾーンに分類がなされたフィーチャごとにマスクパターンを修正するステップ１２６，１２８，１３０とから成る。
【選択図】図１２
Description
本発明は、一般的に、クロムレス位相リソグラフィ（ＣＰＬ）技術において使用するマスクパターンの生成に関するものである。さらに詳細に述べると、ＣＰＬが使用されるとき、結像される臨界寸法（ＣＤ）の範囲に渡りＣＤをコントロールし、それを維持する方法および技術に関する。
（関連出願）
本出願は、３５ Ｕ．Ｓ．Ｃ．§１１９のもとに、２００２年９月１１日に出願された米国特許仮出願番号６０／４０９，５９９号における優先権の請求を行っている。その全内容を本明細書に引用するものとする。
本出願は、３５ Ｕ．Ｓ．Ｃ．§１１９のもとに、２００２年９月１１日に出願された米国特許仮出願番号６０／４０９，５９９号における優先権の請求を行っている。その全内容を本明細書に引用するものとする。
リソグラフィ投影装置（ツール）は例えば、集積回路（ＩＣ）の製造において使用可能である。この場合、マスクはＩＣの個々の層に対応する回路パターンを含む。そして、放射線感光原料（レジスト）の層が塗布された基板（シリコンウェハ）上の目標部分（例えば１つあるいはそれ以上のダイから成る）にこのパターンを像形成することが出来る。一般的に、シングルウェハは、投影システムを介して１つずつ順次照射される近接目標部分の全体ネットワークを含んでいる。リソグラフィ投影装置の一タイプでは、全体マスクパターンを目標部分に１回の作動にて露光することによって各目標部分が照射される。こうした装置は一般的にウェハステッパと称されている。ステップアンドスキャン装置と称される別の装置では、所定の基準方向（「スキャニング」方向）にマスクパターンを投影ビーム下で徐々にスキャニングし、これと同時に基板テーブルをこの方向と平行に、あるいは逆平行にスキャニングすることにより、各目標部分が照射される。一般的に、投影装置は倍率係数Ｍ（一般的に、＜１）を有することから、基板テーブルが走査される速度Ｖは、マスクテーブルが走査される速度の係数Ｍ倍となる。ここに記載を行ったリソグラフィデバイスに関するさらなる情報は、参考までに記載を行うと、例えば、米国特許第ＵＳ６，０４６，７９２号から得ることが出来る。
リソグラフィ投影装置を使用する製造工程において、マスクパターンは少なくとも部分的に放射線感光材（レジスト）の層で覆われた基板上に像形成される。この像形成ステップに先立ち、基板は、プライミング、レジスト塗布、およびソフトベークといったような各種の工程を経る。露光後、基板は、露光ベーク（ＰＥＢ）、現像、ハードベーク、および像形成フューチャの測定／検査といったような他の工程を通る。これらの工程の組合せ、例えばＩＣといったような素子の個々の層をパターン化するための基本的なものである。このようなパターン形成された層は、それから、全て個々の層を仕上げる目的である、エッチング、イオン注入（ドーピング）、メタライゼーション、酸化、化学機械的研磨等といった種々のプロセスを経る。数枚の層が必要とされる場合には、全体工程、もしくはその変形をそれぞれの新しい層に繰り返す必要がある。最終的に、素子のアレイが基板（ウェハ）上に形成される。次に、これらの素子はダイシングやソーイングといったような技法で相互より分離される。その後に個々の素子は、キャリアに装着されたり、ピンに接続されたりし得る。こうした工程に関するさらなる情報は、参考までに例をあげると、１９９７年にマグローヒル出版会社より刊行された、Ｐｅｔｅｒ ｖａｎ Ｚａｎｔ著、「マイクロチップ製造：半導体処理に対する実用ガイド」という名称の書籍（“Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ：Ａ Ｐｒａｔｉｃａｌ Ｇｕｉｄｅ ｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ”）の第３版、ＩＳＢＮ０−０７−０６７２５０−４で説明されている。
リソグラフィツールは２つあるいはそれ以上の基板テーブル（および、あるいは２つもしくはそれ以上のマスクテーブル）を有するタイプのものである。このような「多段」デバイスにおいては、追加のテーブルが並列して使用される。もしくは、１つ以上の他のテーブルが露光に使用されている間に予備工程が１つ以上のテーブルにて実行される。例えば、ツインステージリソグラフィツールについて、米国特許第ＵＳ５，９６９，４４１号および国際特許出願第ＷＯ９８／４０７９１号において記載がなされている。これら両方の内容を本明細書に引用したものとする。
上記に相当するフォトリソグラフィマスクは、シリコンウェハ上に集積される回路部品に対応した幾何学的パターンから成る。そのようなマスクを作り出すために使用されるパターンはＣＡＤ（計算機援用設計）プログラムを用いて生成される。しばしばこの工程はＥＤＡ（自動電子設計）に相当する。ほとんどのＣＡＤプログラムは機能マスクを作り出すための所定の一式の設計ルールに従っている。こうしたルールは処理および設計上の制限によって定められている。例えば、回路素子間、もしくはライン間において所望でない方法で相互作用することがないよう、設計ルールでは回路デバイス（例えば、ゲート、コンデンサ等）間、あるいは相互作用するライン間のスペース許容値を限定している。
当然、集積回路製造における目標の一つは、ウェハ上にオリジナルの回路設計を（マスクを介して）忠実に再現することである。また別の目標に、半導体ウェハのリアルエステート（スペース）を出来るだけ有効活用することがある。しかし、集積回路のサイズが減じられ、かつ、その密度が増すにつれて、その対応するマスクパターンのＣＤ（臨界寸法）は、光学露光ツールの解像度の限界に近づきつつある。露光ツールの解像度は、露光ツールがウェハ上に繰り返し露光可能な最小のフィーチャであると定義される。現状の露光装置の解像値がしばしば多くのアドバンドＩＣ回路設計のＣＤを制約している。
さらに、マイクロプロセッサ速度、メモリのパッキング密度、および微小電子部品の低電力消費における絶え間のない改良は、半導体デバイスのさまざまに異なる層へのパターン搬送およびパターン形成を行うためのリソグラフィ技術の性能に直接関連する。こうした技術における現況では、使用可能な光源波長よりかなり低いＣＤウェルのパターニングを必要とする。例えば、２４８ｎｍである現在の製造波長は、１００ｎｍ未満のＣＤのパターニングが要される。「国際半導体技術ロードマップ」（“The International Technology Roadmap for Semiconductors”）（ＩＴＲＳ ２０００）に記載されているように、この産業的傾向は続くものと思われる。また、おそらくここ５年から１０年にかけて速進することであろう。
フォトリソグラフィ装置の解像度／プリンティング性能をさらに改善するための、現在フォトリソグラフィ分野で特に注目されている一技術に、クロムレス位相リソグラフィ「ＣＰＬ」がある。周知のように、ＣＰＬ技術を用いる場合、結果のマスクパターンは一般的に、クロムを使用する技術と同様、クロムの使用を必要としない構造（ウェハ上にプリントされるフィーチャに対応する）を含む。（すなわちフィーチャは位相シフト技術によりプリントされる。）こうした位相シフトマスクについては、米国特許出願番号６，３１２，８５４号並びに６，３３５，１３０号において開示されており、詳細はこれら両方の内容を参照されたい。
ウェハ上に所望のパターンがプリントされるよう、さまざまな技法を用いるマスク構造が全て許容し得る方法で相互作用することを実証することがマスク設計者にとって必要である。さらに、プリントされるフィーチャのＣＤが変わるので、ＣＤが正確に再現されることが強く望まれる。言い換えると、製造工程を簡易にするため、かつ、意図した結果を得るための異なるセッティングでの多重照明の必要を最小限にするために、さまざまな幅のＣＤをプリントする際、「線形」的性質がある（すなわちＣＤ直線性カーブが線形であるべきである）ことが強く望まれる。
現在、ＣＤの線形を達成するいくつかの解決法が知られている。これらの解決法にはＣＰＬハーフトーニング、および光学的近接補正（ＯＰＣ）のための散乱バー使用が含まれる。
散乱バー（ＳＢ）ＯＰＣは、ＳＢをメインフィーチャエッジの近くに配置することにより、変化する「局所的透過」がしばしば見られる。ＳＢは空中像スロープを変調することが可能である。図１から図３は、一般的ＤＵＶ／ＡｒＦ（１９３ｎｍ）／４ｘ、ＮＡ＝０．７５、クェーサー（０．８７，０．５７）を用いて、空中像変調のためのＳＢ効果、ＳＢサイズ効果、およびＳＢ配置効果を図示したものである。図１は、ＳＢがない場合、５０ｎｍセンターＳＢの場合、および５０ｎｍダブルＳＢの場合におけるドーズ量プロファイルを図示したものである。図２は、ＳＢがない場合（点）、２０ｎｍＳＢ（円）、３０ｎｍＳＢ（“＋”印）、４０ｎｍＳＢ（“ｘ”）、および５０ｎｍＳＢ（ボックス）の場合における、８０ｎｍ分離での、クロム散乱バー（ＣｒＳＢ）による２５ｍＪ−０．２４しきい値のクロムレスマスクにおける、ＣＤ対ピッチの図表である。図２は、より大きいＳＢが高いフィーチャＣＤを生じることを示している。例えば、２０ｎｍＳＢの場合、メインフィーチャＣＤは５５０ｎｍ（Ｘ軸）のピッチにおいて９５ｎｍである。また、５０ｎｍＳＢの場合、メインフィーチャＣＤは５５０ｎｍのピッチにおいて１２５ｎｍである。
図３は、ＳＢがない場合（点）、７０ｎｍ分離（円）、８０ｎｍＳＢ分離（”＋“印）、９０ｎｍＳＢ分離（“ｘ”）、１００ｎｍＳＢ分離（ボックス）、１１０ｎｍＳＢ分離（ソリッドボックス）、１２０ｎｍＳＢ分離（三角）、１３０ｎｍ分離（白抜き円）、１４０ｎｍＳＢ分離（バー）、１５０ｎｍＳＢ分離（ブラック“Ｘ”）、および１６０ｎｍＳＢ分離（ボックス）の場合における、さまざまな分離での、クロム散乱バー（ＣｒＳＢ）による２５ｍＪ−０．２４しきい値のクロムレスマスクにおける、ＣＤ対ピッチのまた別の図表である。図３はＳＢ配置（メインフィーチャエッジからのＳＢ分離）の効果を示したものであり、ここで、より近いＳＢ配置は高いフィーチャＣＤを生じることを示している。例えば、７０ｎｍでのＳＢに関して、メインフィーチャＣＤは５５０ｎｍのピッチ（Ｘ軸）において１１０ｎｍであり、また、１６０ｎｍでのＳＢに関して、メインフィーチャＣＤは５５０ｎｍのピッチ（Ｘ軸）において〜７７ｎｍである。
このような解決法は数多くの状況の、ある特定の状態において利用され得るが、こうした解決法は実行が非常に難しいものとなっている。例えば、あるマスク設計において、必要な箇所に、所望の寸法を有するＳＢを挿入することが極めて困難な傾向にある。
従って、所定のマスクパターンに含まれるフィーチャのＣＤが変わるとき、ＣＤのプリンティングに関して「線形」挙動を形成し、それを維持するための簡単、かつ系統的なアプローチを可能にする方法および技術が求められる。
前述の要求を解決するための努力において、本発明の目的の一つは、所定のマスクパターンに含まれるフィーチャのＣＤ（臨界寸法）およびピッチが変わるときに、ＣＤのプリンティングに関して「線形」挙動を形成し、これを維持するための簡単で系統的なアプローチを可能にする方法および技術を提供することである。
さらに詳細に述べると、典型的な一実施形態において、本発明は、臨界寸法が変わる複数のフィーチャを含むパターンをプリントするためのマスクを生成する方法に関する。該方法は、（１）パターンを示すデータを取得するステップと、（２）複数のフィーチャの臨界寸法に基づいて、複数のゾーン区分を画成するステップと、（３）区分された複数のゾーンの１つに各フィーチャを分類するステップと、（４）複数区分ゾーンの予め定義された区分ゾーンに分類がなされたフィーチャごとに、マスクパターンを修正するステップとから成る。
本発明の使用法に関して、本文ではＩＣの製造において詳細なる参照説明を行うものであるが、本発明が他の多くの用途においても使用可能であることは明確に理解されるべきである。例えば、本発明による装置は、集積光学装置、磁気ドメインメモリ用ガイダンスおよび検出パターン、液晶ディスプレイパネル、薄膜磁気ヘッド等の製造に使用され得る。こうした代替的な用途においては、本文にて使用した「レチクル」、「ウェハ」、「ダイ」といった用語は、それぞれ「マスク」、「基板」、「目標部分」といった、より一般的な用語に置き換えて使用され得ることは当該技術分野の専門家にとって明らかである。
本明細書において使用する「放射線」および「ビーム」という用語は、紫外線（例えば、３６５ｎｍ、２４８ｎｍ、１９３ｎｍ、１５７ｎｍ、あるいは１２６ｎｍの波長を有する）、およびＥＵＶ（極紫外線、例えば５ｎｍ−２０ｎｍの範囲の波長を有する）を含む、あらゆるタイプの電磁放射線を網羅するものである。
本明細書において使用する「マスク」なる用語は、入射する放射線ビームに、基板の目標部分に作り出されるべきパターンと一致するパターン化断面を与えるために使用し得る一般的なパターニング手段に相当するものとして広義に解釈されるべきである。また、「ライトバルブ」なる用語もこうした状況において使用される。標準的なマスク（透過マスクもしくは反射マスク、すなわちバイナリマスク、位相シフトマスク、ハイブリッドマスク等）の他に、こうしたパターニング手段の他の例に以下が含まれる。すなわち、
ａ）プログラマブルミラーアレイ。このようなデバイスの一例として、粘弾性制御層および反射面を有するマトリクスアドレス可能面があげられる。こうした装置の基本的原理は、（例えば）反射面のアドレスされた領域は入射光を回折光として反射するが、アドレスされていない領域は入射光を非回折光として反射するといったことである。適切なフィルタを使用することにより、回折光のみを残して上記非回折光を反射ビームからフィルタすることが可能である。この方法において、ビームはマトリクスアドレス可能面のアドレスパターンに従ってパターン形成される。必要とされるマトリクスアドレッシングは適切な電子手段を用いて実行される。ここに参照を行ったようなミラーアレイに関するより多くの情報は、例えば、米国特許第ＵＳ５，２９６，８９１号および同第ＵＳ５，５２３，１９３号から得ることが出来る。詳細にはこれら文献の内容を参照されたい。
ｂ）プログラマブルＬＣＤアレイ。このような構成の例が米国特許第ＵＳ５，２２９，８７２号に開示されている。詳細は、この文献の内容を参照されたい。
ａ）プログラマブルミラーアレイ。このようなデバイスの一例として、粘弾性制御層および反射面を有するマトリクスアドレス可能面があげられる。こうした装置の基本的原理は、（例えば）反射面のアドレスされた領域は入射光を回折光として反射するが、アドレスされていない領域は入射光を非回折光として反射するといったことである。適切なフィルタを使用することにより、回折光のみを残して上記非回折光を反射ビームからフィルタすることが可能である。この方法において、ビームはマトリクスアドレス可能面のアドレスパターンに従ってパターン形成される。必要とされるマトリクスアドレッシングは適切な電子手段を用いて実行される。ここに参照を行ったようなミラーアレイに関するより多くの情報は、例えば、米国特許第ＵＳ５，２９６，８９１号および同第ＵＳ５，５２３，１９３号から得ることが出来る。詳細にはこれら文献の内容を参照されたい。
ｂ）プログラマブルＬＣＤアレイ。このような構成の例が米国特許第ＵＳ５，２２９，８７２号に開示されている。詳細は、この文献の内容を参照されたい。
本発明の方法は従来技術に重大な効果をもたらす。例えば、本発明は、所定のマスクパターンに含まれるフィーチャのＣＤおよびピッチが変わるとき、ＣＤのプリンティングに関して「線形」挙動を形成し、これを維持するための簡単で系統的なアプローチを提供する。さらに、本発明は、クロムレス位相リソグラフィ（ＣＰＬ）技術に関連する解像度の向上を可能にする簡単な方法を提供する。
以降に記載する本発明の典型的な実施例の詳細説明により、本発明のさらなる効果が当業者において明らかとなろう。
また、以降に記載の詳細説明および添付の図面を参照にすることで、本発明の全容、かつ、さらなる目的および効果がより容易に理解可能となろう。
クロムレス位相リソグラフィ（ＣＰＬ）マスクの臨界寸法（ＣＤ）の線形カーブの分析は、ＭＥＥＦ（Mask error enhancement factor）を考察すると有益である。本発明において、ＣＰＬマスクといったようなクロムレス位相シフトマスクのＣＤの線形カーブは基本的に、正のＭＥＥＦを有する第一結像領域、近ゼロのＭＥＥＦを有する第二結像領域、および負のＭＥＥＦを有する第三結像領域の３つの領域に分けられる。近ゼロＭＥＥＦおよび負のＭＥＥＦの場合、基本的にＣＤ線形性を達成することは不可能であると広く認識されている。
図４ａ−４ｃは、０．３強度のしきい値での像のＣＤ対フィーチャ幅の図表により、典型的なＣＰＬマスクフィーチャの空中像挙動を示したものである。図４ａに示しているように、結像されたフィーチャ１０は、図４ｂに示すように例えば水晶マスク基板１６上に形成される、隣接する２つの位相エッジ１２および１４によって画成される幅（すなわちＣＤ）を有する。図４ａの例にて使用されるフィーチャのピッチは３００ｎｍである。さらに、図の例において、クェーサー照明設定は、０．８５ｏｕｔｅｒ／０．５５ｉｎｎｅｒ／３０度である。
図５に示すように、基本的に空中像スロープの異なる３つの領域が観察される。すなわち、正の空中像スロープを有する第一領域、近ゼロ空中像スロープを有する第二領域、かつ、負の空中像スロープを有する第三領域である。第一領域は、小さい幅のＣＰＬフィーチャの特徴であり、２つの位相エッジが互いに近い。図５に示すように、第一領域において、フィーチャのＣＤが増すと、ウェハ上に像形成される結果のフィーチャＣＤもほぼ線形に増す。第一領域において、２つの位相エッジは密に相互作用し、シングルラインパターンを形成する。
第二領域は、２つの隣接するクロムレス位相エッジを使用して達成し得る最大フィーチャサイズを示す。図５に示しているように、第二領域において、空中像のスロープはゼロに近い。この図から、フィーチャ幅が増え続けても、ウェハ上に像形成される結果のフィーチャ幅はもはや線形には増えないことが分かる。（すなわち、フィーチャ幅の変化に関わらず、結像されるフューチャ幅は基本的に同じままである。）これは、第二領域において、正確な像形成に必要な相互作用を２つの位相エッジが失い始めていることによるものである。
第三領域においては、２つの位相エッジがあまりにも離れすぎているため、像形成中に十分な相互作用を得ることが不可能である。結果として、図５に示すように、像形成されたフィーチャ幅は所望のフィーチャ幅とはもはや明確に一致しない。図５の空中像挙動は固定のピッチを有するＣＰＬフィーチャに対応するものであるが、実際上、ピッチの変化もまた結果的ＣＤに影響を与えることを注記する。従い、以下に記載を行うように、３つの「ゾーン」を決定する際、本発明は結果ＣＤにおけるピッチ変化による影響もまた考慮に入れるものとする。
上記に述べたように、ＭＥＥＦは、プリントされるレジストフィーチャＣＤの変化と、対応するマスクフィーチャＣＤの変化との間の比である。ＭＥＥＦ＝１は、マスクＣＤ変化に対して１：１の比率を有するレジストＣＤ変化（すなわち線形反応）に当たる。ＭＥＥＦ＜１は、マスクＣＤにおける同じ変化量よりも少ないレジストＣＤ変化に当たる。ＭＥＥＦ＞１は、マスクＣＤにおける同じ変化量よりも大きいレジストＣＤ変化に当たる。ＭＥＥＦ＝０は、マスクフィーチャのＣＤ変化と一致しないレジストフィーチャＣＤに当たる。一般的に、ウェハ上の最適なＣＤ調整のためには、ＭＥＥＦが１もしくはこれ未満であることが望ましい。しかし、ＭＥＥＦがゼロに近い場合、ウェハ上に対応するＣＤをプリントするためにマスクフィーチャＣＤを変更することが不可能であることから、所望のウェハＣＤターゲットを達成することが出来ないことを意味する。ＭＥＥＦが負のとき、ウェハＣＤはマスクＣＤよりも小さくプリントされることを意味する。
前述において示されているように、ＣＰＬ技術を用いて第一領域内のＣＤはウェハ上に正確に再現されるが、第二領域および第三領域内のＣＤは正確には再現されない。さらに詳細に述べると、第二領域内のフィーチャ幅（すなわちＣＤ）に関して、プリントされるフィーチャはマスク上のフィーチャのＣＤに関係なく固定されたままの傾向にある。これはおもに空中像の近ゼロスロープのためである。第二領域におけるターゲットＣＤは一般的にクロムフィーチャにより像形成可能であるものよりも小さい。さらに、ゼロ空中像スロープは、マスクデータバイアスを用いてのＣＤ調整をほとんど不可能とする。よって、光学的近接補正が不可能である。第三領域において、正のマスクバイアスは負のイメージバイアスを生じることから、光学的近接補正は困難である。第三領域はまた非常に貧弱なプロセスウィンドウにその特徴を有する。第三領域において、ある特定のサイズよりも大きいマスクフィーチャサイズに関して、像は全く形成されない。
広い範囲のフィーチャ幅およびピッチにおいてＣＤの線形を維持することに関する前述の問題を考察し、本発明は、同一処理条件を用いて広範囲のＣＤを基板上に正確に再現出来るよう、第一領域、第二領域、および第三領域の各領域において、ＣＤの線形を維持するための方法および技術を提供する。
その工程の第一ステップにおいて、第一領域、第二領域、および第三領域もしくはゾーンの各々に含まれるＣＤを画成にすることが必要である。本発明において、ゾーン１は、クロムレス位相エッジを用いて（すなわちクロムなしで）結像可能なフィーチャ幅を含むように画成される。ゾーン２は、大きすぎてクロムレス技術を用いては結像されないフィーチャ幅（すなわち隣接する位相エッジ）、または、小さすぎてクロムパターンを用いては結像されない(ゾーン２のこれらフィーチャにおいては空中像コントラストが不十分である)フィーチャ幅を含むように画成される。ゾーン３は、クロムパターンを用いて結像可能な大きさのフィーチャ幅を含むように画成される。ここでゾーンの画成は、図４ｃおよび図５に示されたＣＰＬ像の挙動を示した図表から観察される領域と必ずしも同一である必要はないことを注記する。さらに、ゾーンの画成は、露光波長、開口数（ＮＡ）、照明設定等のような画像パラメータにかなり影響されることも注記する。以下に説明するように、さまざまなゾーンの決定は、シミュレーション、実験、あるいは技術に基づいたルールのいずれかにより実行可能である。
一旦ＣＤに基づいて３つのゾーンが定義されると、各「ゾーン」に含まれるフィーチャをパターニングするマスクパターンタイプが、３ゾーンのそれぞれに割り当てられる。本実施例においては、ゾーン１（すなわち最小のマスクＣＤ）に関して、このゾーンに含まれる各フィーチャをプリントするために、クロムレス位相シフトマスク（ＰＳＭ）（もしくはＣＰＬマスク）が使用される。ゾーン２（すなわち中くらいのＣＤ）に関して、次の４つの特定されたマスクパターン方法、すなわち、ゼブラ（Ｚｅｂｒａ）、スカンク（Ｓｋｕｎｋ）、リム（Ｒｉｍ）、あるいはハーフトーンエッジバイアスのうちの少なくとも１つが使用される。ゾーン３（すなわち大きいＣＤ）に関して、クロムもしくは非位相シフトマスクパターンが使用される。図６は、本発明における、臨界寸法（ＣＤ）に基づくゾーン１、２、および３の区分例を示したものである。
ゾーン２におけるＣＤの線形をコントロールすることが最も重要であることを注記する。ゾーン２に含まれるフィーチャに使用されるマスキング技術は、局所的透過を調整するよう機能し、かつ、０次回折を２ビーム結像システム（クロムレスＰＳＭによる）に導くよう機能する。０次回折は、ＭＥＥＦをゼロ近くから、正になるよう「増やす」必要がある。
上に述べたように、本発明に従って、ゾーン２に入るＣＤを有するフィーチャに関して、これらフィーチャは次の４つのマスクパターン、すなわち、ゼブラ（Ｚｅｂｒａ）、スカンク（Ｓｋｕｎｋ）、リム（Ｒｉｍ）、およびハーフトーンエッジバイアスのうちの１つを使用して像形成される。米国特許番号第６，１１４，０７１号の明細書においてハーフトーンエッジバイアスマスクタイプが論じられている。詳細についてはこの文献を参照されたい。
図７ａ−７ｃはそれぞれスカンク（Ｓｋｕｎｋ）、リム（Ｒｉｍ）、およびゼブラ（Ｚｅｂｒａ）マスクの典型的なマスクレイアウトと、その関連する基板トポロジーを示したものである。図７ａ−７ｃの各図に示すように、ゾーン２に含まれるフィーチャ７０はそれぞれスカンク、リム、およびゼブラマスクパターンを用いてプリントされる。図７ａに関して、スカンクマスクパターンは、水晶基板の非位相シフト部分７５上に形成しても良い２つの平行になったクロム部分７２の間に開口７１が配置される方法をとる。言い換えると、ゾーン１で使用可能なクロムレスフィーチャパターン（例えばダブル位相エッジ）が修正され、その上に配置される２つのクロム部分７２をさらに含む。図において示すように、クロム部分７２はフィーチャのエッジに配置され、開口７１によって分離されている。以下に説明するように、これらの追加のクロム部分７２は透過比率を効果的にコントロールし、それにより結果の結像性能を改善する。図７ｂを参照に説明すると、リムマスクパターンは基本的にはスカンクマスクパターンと同様である、ただし、１つだけの追加クロム部分７２がフィーチャの中心に配置される。スカンクマスクパターンおよびリムマスクパターンの両方において、フィーチャ７０が結像されるとき、追加のクロム部分７２が同一軸に沿って伸長する。次にゼブラパターンについて説明を行うと、図７ｃに示しているように、ゼブラレイアウトは、結像されるクロムレスフィーチャパターン上に形成される複数のクロム部分７２（すなわちクロムパッチ）を用いる。詳細を後述するが、前記のマスクパターン各々の性能結果は同様であるが、マスクの製造のしやすさに関してゼブラパターンはかなりの効果をもたらす。ゼブラパターンに使用されるクロム部分７２を長方形または四角形にて示しているが、これは例示目的における形状であることをさらに注記する。明確に述べると、クロム部分７２が他の形状をとることも可能である。
前記のマスクパターン（例えば、スカンク、リム、およびゼブラ）の各々において、プリントされるクロムレスフィーチャの最上部に配置されるクロム部分７２の各々は、クロム部分がサブ分解能であるような寸法であり、それにより、クロム部分７２が個々のフィーチャとしてウェハ上に結像されるのを防ぐ。
図８は、一般的なＤＵＶ／ＡｒＦ（１９３ｎｍ）／４ｘ、ＮＡ＝０．７５、アニュラー（０．９２，０．７２）の条件での、ウェハＣＤ対ピッチにおける、ゼブラレイアウトＣＤの線形パフォーマンス、プロット８２を示している。この図から、プロット８６で示されている、単にクロムレス位相技術だけを用いるマスクに対し、本発明によるプロット８２ではピッチ間のＣＤ線形パフォーマンスが著しく改善されていることが分かる。図８ではさらにクロム（バイナリマスク）のプロット８４をも示している。このように、ゾーン２に入るＣＤをプリントするために修正されたマスクパターン（例えばゼブラ）を用いることで、結果ＣＤの線形において著しい改善がもたらされる。
図９ａはゾーン２に入るＣＤを有するフィーチャをプリントするための典型的なゼブラパターンを示したものであり、図９ｂはレチクルのシミュレートされた像の性能を示したものであり、かつ、図９ｃは結果ウェハのシミュレートされた像の性能を示したものである。図で分かるように、図９ａにおいて、四角形のクロムパッチ９１がクロムレスラインパターン９３上に配置されている。ゼブラ型マスクパターンは、ジグザグ効果または他の不連続効果なく、鮮明な像輪郭を有するよい挙動の空中像を作り出すことが、ウェハ上に作り出された結果の像が示している。本例におけるシミュレーションは、ＡＳＭＬ／８００ＫｒＦ、０．８０ＮＡ、クェーサーを使用して、９０ｎｍターゲットＣＤ、２６０ｎｍピッチにて実行されたことを注記する。
図１０は、ウェハＣＤのゼブラマスクレイアウトにおいて使用されたクロムパッチにおけるサイズエラーの影響を示したものである。詳細に述べると、この表は、計測されたレジストウェハＣＤ（Ｙ軸）対クロムパッチサイズ（左−１２０ｎｍから右＋１２０ｎｍまで）（Ｘ軸）を示したものである。図１０に示されているように、クロムパッチサイズが−４０ｎｍから＋１２０ｎｍ間で変化しても、結果のレジストＣＤはそれほど変化しない。これは、結像されるクロムレスフィーチャ上のクロムパッチの個々の配置は重要ではないことを示している。本例では、バイアスにおいて１６０ｎｍだけ変化するとレジストウェハにおける２ｎｍＣＤエラーとなる。よって、ゼブラマスクレイアウトはマスク製造と結像工程をかなり容易にする。図１０の表は、ＡＳＭＬ ＰＡＳ５５００／８００、０．８０ＮＡ、０．８７／０．５７、３０度クェーサーを使用して得られたことを注記する。
ゾーン２に入るフィーチャをパターニングするための３つの技術、すなわちゼブラ、スカンク、およびリムの全ては２つのマスク書込みステップを用いる。第一マスク書込みステップは、重要なマスク書込みステップであり、結像されるフィーチャに対応するクロムレス位相シフトパターンの形成を伴う。（すなわち、第一マスク書込みステップでは位相エッジを限定する。）第二マスク書込みステップでは、ゼブラ、スカンク、またはリムパターンのそれぞれを形成するための所望のクロムパッチを画成する必要がある。第二マスク書込みステップを実行する際、スカンクおよびリム技術においては第一書込みステップに対して精巧なオーバレイを要求する。これは、クロム配置のシフトにより空中像の重心が移動して、ライン配置エラーを生じることによる。従い、第二マスク書込みステップにおけるミスアライメントは（例えば、クロム部分がクロムレスフィーチャ上に正しく配置されていない場合）スカンクおよびリム技術のその効果を減じる。しかし、これに対してゼブラ技術はオーバレイエラー（すなわちミスアライメント）にかなり許容範囲をもうける。これは、ゼブラのクロムパッチは「自己整列」するという事実によるものである。よって、ゼブラ技術におけるアライメント問題は最小限となる。
ゼブラの一実施例において、クロムパッチは、プリントされるクロムレスフューチャに対して垂直に伸長するよう、かつ、好ましくは「オーバサイズ」となるよう、最初に形成される。前述の方法により製造工程を単純化する一方、結像性能を最適化するよう、透過比率および透過変調をかなりコントロールすることが可能となる。実際に、透過のコントロールは、プリントされる所定フィーチャ上のクロムパッチ間のピッチを変えることによって容易に達成出来る。これは、クロムフィーチャが、プリントされるクロムレスフィーチャに対して直交して伸長することによって可能である。よって、クロムが基板に被着されるとき、クロムパッチの幅を増すことにより、所定のＣＰＬフィーチャ上のクロムパッチ間のピッチを減じることが可能である。あるいは、被着されるクロムの幅を減じることにより（すなわちフィーチャの縦軸に垂直に伸長する方向において）、所定フィーチャ上のクロムパッチ間のピッチを増す。このように、ゼブラ処理パターンは、アライメント問題を生じることなく、透過比率をコントロールするために容易に調整がなされ得る。
さらには、マスクレイアウトのデータ量に関する問題が考慮されなくてはならない。４タイプのマスク方法を比較すると、ゼブラとハーフトーンエッジバイアスの両方は、パターン形成の特性からマスクデータカウントが高くなるが、スカンクとリムの両方のデータ量は少ない。しかし、ゾーン２の解決法に適要するためには、フルチップパターンの小さな部分のみが必要とされることから、ゼブラとハーフトーンエッジバイアス両方のデータ量が一般的に受け入れられる。
図１１ａは、描画による性能比較フォームで、スカンク、リム、およびゼブラレイアウトの性能を比較したものであり、図１１ｂは、各レイアウトにおけるドーズ量プロファイルの図表である。図１１ａおよび図１１ｂに示すように、スカンク、リム、およびゼブラレイアウトにおいて像にそれほど大きな差はない。
図１２は本発明の概括的方法を示した典型的フローチャートである。第一のステップ（ステップ１２０）は、ウェハ上に結像される所望のマスクパターンを得ることである。このようなマスクデータはＧＤＳフォーマットもしくは他の適したデータフォーマットによる。次ステップ（ステップ１２２）は、ゾーン１、２、および３の分割ポイントを決定することである。本実施例においては、プリントされるフィーチャのＣＤに基づいてゾーンを画成する。既に注記したように、ゾーン１、２、および３は、ウェハの結像に用いられる所定の一式の処理条件およびツールにより異なる。ゾーンを画成するための一つの方法は、空中像挙動と、フィーチャ幅に応じた所定の処理のＭＥＥＦとを判断すべく、所望の条件を用いてシミュレーションを実行することである。その後、例えば図５に関連して上記説明を行ったように、ＣＰＬフィーチャの結果の空中像のスロープに基づき、「ゾーン」の識別が容易に出来る。一旦「ゾーン」が認識されると、フィーチャ（すなわちジオメトリ）の各々は、そのＣＤに基づいて所定のゾーン（すなわちゾーン１、２、または３）に割り当てされる（ステップ１２４）。次に、ゾーン２のジオメトリのものと特定された各フィーチャは、前述のゾーン２のパターン処理の１つによって処理される（ステップ１２６）。望ましい実施形態においてはゼブラ（Ｚｅｂｒａ）パターン処理を用いる。次のステップでは、ゾーン１およびゾーン２に含まれるフィーチャのクロムレス位相成分の各々を含む第一マスクパターンを生成し（ステップ１２８）、かつ、ゾーン２およびゾーン３に含まれるフィーチャのクロム成分の各々を含む第二マスクパターンを生成する（ステップ１３０）ステップが取られる。次に、ウェハ上に所望の像を形成するために、第一マスクパターンおよび第二マスクパターンは別々の結像ステップにて結像される。
前述のフローチャートは本発明における方法の概要のみを示したものであることを注記する。前述の方法にステップを付加することも可能であることは当業者にとって明らかである。例えば、マスク設計に他の光学的近接補正（ＯＰＣ）技術（例えば、散乱バーＯＰＣ）を用いることも可能である。散乱バーの場合、これらはクロムフィーチャを含んだ第二マスクパターンに含まれるであろう。当然ながら、追加のＯＰＣ技術を本発明の前述の方法に取り込むことも可能である。さらに、例えばオフアクシス照明といったような異なる照明を使用して、結像工程をさらに改善することも可能である。
また、前述の方法は、ゾーン２と、そしてゾーン２に含まれるフューチャを識別し、分類するためのモデルベース方法を用いて実行することも可能であることを注記する。このような方法は、図１２に示したような工程を追従する。
例えば、本発明に従って、ゾーン２のモデル分類はサイジングに基づいてなされる。これは、ゾーン３のフィーチャを分けた後に、ゾーン１あるいはゾーン２のフィーチャを認識するために、フィーチャサイズに基づいてマスクフィーチャＣＤを予測するためのモデルを使用して達成される。あらかじめ決定された数値Ｘよりも大きいフィーチャはゾーン２のフィーチャであり、Ｘよりも小さい、もしくはＸに等しいフィーチャはゾーン１のフィーチャである。「Ｘ」は特定のマスク寸法に当たる。値Ｘは開口数（ＮＡ）および露光に使用される露光波長（ＷＬ）から決定出来る。この関係は、例えば、Ｘ〜（ＷＬ／ＮＡ）と表される。小さいＷＬと大きいＮＡによりＸは小さくなる。しかし、Ｘの正確な数値は実験に基づいて決定されるべきである。
さらに、ゾーン２のモデル分類はバイアス方向を基になされる。これは、ゾーン３のフィーチャを分けた後に、ゾーン１あるいはゾーン２フィーチャを識別するために、フィーチャバイアスに基づいてマスクフィーチャバイアスを予測するためのモデルを使用して成される。正にバイアスされたフィーチャはゾーン２のフィーチャとなり、ゼロおよび負にバイアスされたフィーチャはゾーン１のフィーチャとなる。
加えて、ゾーン２のモデル分類はＭＥＥＦを基に成される。これは、ゾーン３のフィーチャを分けた後に、ゾーン１あるいはゾーン２フィーチャを認識するために、シミュレートされたＭＥＥＦに基づいてマスクフィーチャＣＤを予測するためのモデルを使用して成される。１．５を超える、あるいは０．８未満のＭＥＥＦを有するフィーチャはゾーン２のフィーチャとなり、１．５から０．８の間のＭＥＥＦを有するフィーチャはゾーン１のフィーチャとなる。
ゾーン２を識別、分類するためにルールベース方法を用いることも可能である。要約すると、ルールベース方法は、（１）シミュレーション、もしくは実験結果に基づいて判断されるラインおよびスペースサイジングに基づいて各領域（すなわちゾーン１、２、および３）を画成にするステップと、（２）フィーチャ幅に基づいて、ゾーン１に含まれるフィーチャ（こうしたフィーチャはクロムなしで形成される）を抽出するステップと、（３）フィーチャ幅に基づいてゾーン２に含まれるフィーチャを抽出し、こうしたフィーチャをゾーン２パターン処理（好ましくはゼブラ（Ｚｅｂｒａ））を含むために修正するステップと、（４）ゾーン３に含まれるフィーチャを抽出して、クロムを用いてこうしたフィーチャをパターニングするステップと、（５）位相パターン（ゾーン１およびゾーン２のフィーチャ）とクロムパターン（ゾーン２およびゾーン３のフィーチャ）を２つの別々のマスクパターンに分けるステップとから成る。上述したような一般的な方法と同様、ルールベース方法も他の異なるＯＰＣ技術を取り込むように修正が可能である。
図１３は、ゾーン２を分類するためのＣＰＬレイアウト設計ルールをグラフで示したものである。図１３に示されているように、バイナリパターンは所定幅を超えて使用されており、ＳＢはフィーチャ間の所定のスペースを超えて追加されている。さらに、ライン幅の所定の帯域により、設計ルールではＡｔｔ−ＰＳＭあるいはクロムハーフトーン（ＨＴ）を必要とする。そして、この帯域の下に、ルールではクロムレス位相リソグラフィ（ＣＰＬ）ライン光学的近接補正（ＯＰＣ）を必要とする。ここに示された設計ルールはまた、Ａｔｔ−ＰＳＭあるいはクロムＨＴ帯域までの水平ゾーンにあるＣＰＬ１：１デューティレシオパターン、Ａｔｔ−ＰＳＭあるいはクロムＨＴ帯域の下の三角形のゾーンにあるＣＰＬトレンチパターン、ＣＰＬトレンチパターンの下の段になった三角形ゾーンのＣｒＨＴパターン、および、所定のスペースを超える縦長方形ゾーンのＳＢのＩｓｏパターンを必要とする。
図１４は、本発明を用いることによって得られた結像性能の改善例を示したものである。図１４を参照に説明すると、９０ｎｍあるいはこれ未満の幅のフィーチャはゾーン１にあると見なされた。ここに示しているように、ゾーン１にあるフィーチャは隣接する位相エッジ（すなわちクロムレスフィーチャ）を用いてプリントされる。９０ｎｍから１３０ｎｍ間の幅のフィーチャはゾーン２にあると見なされた。ゾーン２のフィーチャはゼブラ（Ｚｅｂｒａ）パターン処理を含むために修正された。ここで示しているように、クロムパッチを用いて結像性能を改善した。１３０ｎｍよりも大きい幅のフィーチャはゾーン３にあると見なされ、クロムを使用してプリントされた。ここで示すように、クロムの使用なしではゾーン３のフィーチャはウェハ上に結像されなかった。従い、図１４は、設計に含まれるフィーチャ幅が変わるとき、本発明に従ってゾーン２およびゾーン３に用いられているように、どのようにクロムの使用が、ＣＤの線形を維持するためのコントロールに生かされるかを示している。
上記で論じたように、第一マスクおよび第二マスクを生成する本発明の前述の工程は一般に、ＡＳＭＬ ＭａｓｋＴｏｏｌｓ社から販売されているＭａｓｋＷｅａｖｅｒＴＭといったようなマスク生成ソフトウェアを利用して、ＣＡＤシステムを用いて実行されることを注記する。このようなＣＡＤシステムおよびマスク設計ソフトウェアは本発明の工程を組み込むべく容易にプログラム可能である。
図１５は、本発明によって設計されるマスクとの使用に適したリソグラフィ投影装置を示したものである。この装置は、特別な本実施形態において放射線源ＬＡも備えた、放射線の投影ビームＰＢを供給する放射線システムＥｘ、ＩＬと、マスクＭＡ（例えばレクチル）を保持するマスクホルダーｗ備え、かつ、品目ＰＬに対して正確にマスクの位置決めを行う第一位置決め手段に連結を行った第一オブジェクト・テーブル（マスクテーブル）ＭＴと、基板Ｗ（例えば、レジスト塗布シリコンウェハ）を保持する基板ホルダを備え、かつ、品目ＰＬに対して正確に基板の位置決めを行う第二位置決め手段に連結を行った第二オブジェクト・テーブル（基板テーブル）ＷＴと、マスクＭＡの照射部分を、基板Ｗの目標部分Ｃ（例えば、１つあるいはそれ以上のダイから成る）に像形成する投影システム（「レンズ」）ＰＬ（例えば、屈折システム、反射光学反射屈折光学システム）とにより構成されている。
ここで示しているように、この装置は透過タイプ（すなわち透過マスクを有する）である。しかし、一般的には、例えば反射マスクを有する反射タイプのものも可能である。あるいは、本装置ではマスクを使用するかわりに、例えばプログラマブルミラーアレイもしくはＬＣＤマトリクスといったような、他の種類のパターニング手段を使用することも可能である。
ソースＬＡ（例えば、水銀ランプ、エキシマレーザー、あるいはプラズマ放電ソース）は放射線のビームを作り出す。このビームは、直接的に、あるいは、例えばビームエキスパンダーＥｘといったようなコンディショニング手段を横断した後に、照明システム（照明装置）ＩＬに供給される。照明装置ＩＬは、ビームにおける強度分布の外部かつ／あるいは内部放射範囲（一般的にそれぞれ、σ−ｏｕｔｅｒおよびσ−ｉｎｎｅｒに相当する）を設定する調整手段ＡＭから成る。さらに、照明装置ＩＬは一般的に積分器ＩＮおよびコンデンサＣＯといったような、他のさまざまな構成要素を備える。このようにして、マスクＭＡに照射するビームＰＢは、その断面に亘り所望する均一性と強度分布とを有する。
図１５を参照に説明すると、ソースＬＡはリソグラフィ装置のハウジング内にある（これは例えばソースが水銀ランプである場合に多い）が、しかし、リソグラフィ投影装置から離して配置することも可能であることを注記する。この場合、ソースＬＡが作り出す放射線ビームは（適した誘導ミラーにより）装置内に導かれる。この後者のシナリオでは、ソースＬＡがエキシマレーザー（ＫｒＦ、ＡｒＦ、あるいはＦ２レージングに基づく）である場合が多い。本発明および請求項はこれら両方のシナリオを網羅するものである。
続いてビームＰＢはマスクテーブルＭＴ上に保持されているマスクＭＡに入射する。ビームＰＢはマスクＭＡを横断して基板Ｗの目標部分Ｃ上にビームＰＢの焦点を合わせるレンズＰＬを通過する。第二位置決め手段（および干渉計測手段ＩＦ）により、基板テーブルＷＴは、例えばビームＰＢの経路における異なる目標部分Ｃに位置を合わせるために正確に運動可能である。同様に、第一位置決め手段は、例えばマスクライブラリからマスクＭＡを機械的に検索した後に、あるいは走査運動の間に、ビームＰＢの経路に対してマスクＭＡを正確に位置決めするように使用可能である。一般的に、オブジェクト・テーブルＭＴおよびオブジェクト・テーブルＷＴの運動はロングストロークモジュール（粗動位置決め）およびショートストロークモジュール（微動位置決め）にて行われる。これについては図１に明示を行っていない。しかし、ウェハステッパの場合（ステップアンドスキャンツールとは対照的に）、マスクテーブルＭＴはショートストロークアクチュエータに連結されるだけであるか、あるいは固定される。
ここに表したツールは２つの異なるモードにて使用可能である。
− ステップモードにおいて、マスクテーブルＭＴは基本的に静止状態に保たれている。そして、マスクの像全体が１回の作動（すなわち１回の「フラッシュ」）で目標部分Ｃに投影される。次に基板テーブルＷＴがｘ方向および／あるいはｙ方向にシフトされ、異なる目標部分ＣがビームＰＢにより照射され得る。
− スキャンモードにおいて、基本的に同一シナリオが適用されるが、但し、ここでは、所定の目標部分Ｃは１回の「フラッシュ」では露光されない。代わって、マスクテーブルＭＴが、速度ｖにて所定方向（いわゆる「走査方向」、例えばｙ方向）に運動可能であり、それによってビームＰＢがマスクの像を走査する。これと同時に、基板テーブルＷＴが速度Ｖ＝Ｍｖで、同一方向あるいは反対方向に運動する。ここで、ＭはレンズＰＬの倍率（一般的にＭ＝１／４あるいは１／５）である。このように、解像度を妥協することなく、比較的大きな目標部分Ｃを露光することが可能となる。
− ステップモードにおいて、マスクテーブルＭＴは基本的に静止状態に保たれている。そして、マスクの像全体が１回の作動（すなわち１回の「フラッシュ」）で目標部分Ｃに投影される。次に基板テーブルＷＴがｘ方向および／あるいはｙ方向にシフトされ、異なる目標部分ＣがビームＰＢにより照射され得る。
− スキャンモードにおいて、基本的に同一シナリオが適用されるが、但し、ここでは、所定の目標部分Ｃは１回の「フラッシュ」では露光されない。代わって、マスクテーブルＭＴが、速度ｖにて所定方向（いわゆる「走査方向」、例えばｙ方向）に運動可能であり、それによってビームＰＢがマスクの像を走査する。これと同時に、基板テーブルＷＴが速度Ｖ＝Ｍｖで、同一方向あるいは反対方向に運動する。ここで、ＭはレンズＰＬの倍率（一般的にＭ＝１／４あるいは１／５）である。このように、解像度を妥協することなく、比較的大きな目標部分Ｃを露光することが可能となる。
上述したように、本発明の方法は従来技術に重大な効果をもたらす。例えば、本発明は、所定のマスクパターンに含まれるフィーチャのＣＤとピッチが変わるとき、ＣＤのプリンティングに関して、「線形」挙動を形成し、そして維持するための簡単かつ系統的なアプローチを可能にする。
本発明の特定の詳細な実施形態を開示してきたが、本発明は、その趣旨と基本的特質から逸脱することなく他の形態においても具体化が可能であることを注記する。ゆえに、本発明は、ここに図説を行ったようなあらゆる観点において考察されるべきであり、かつ、これに限定されるべきではない。本発明の範囲は請求項に提示されており、その請求項に示された内容と同等の意味および範囲におけるいかなる変更もこの請求項の範囲に包括されることを意図する。
Claims (18)
- 臨界寸法が変わる複数のフィーチャを含むパターンをプリントするためのマスクを生成する方法において、該方法はパターンを示すデータを取得するステップと、前記の複数のフィーチャの臨界寸法に基づいて複数のゾーン区分を定義するステップと、前記の区分された複数ゾーンの１つに前記のフィーチャ各々を分類するステップと、前記の複数の区分ゾーンにおける予め定義された区分ゾーンに分類がなされたフィーチャごとに、前記のマスクパターンを修正するステップとから成ることを特徴とするマスクを生成する方法。
- 前記の複数の区分ゾーンは、第一規定量よりも少ないかまたはそれに等しい臨界寸法を有するフィーチャがクロムレス位相リソグラフィ技術を用いて結像され得る第一ゾーンと、第一規定量よりも大きく、第二規定量よりも少ない臨界寸法を有するフィーチャがクロムレス位相リソグラフィ技術とクロムとの組み合わせによって結像され得る第二ゾーンと、前記の第二規定量よりも大きい臨界寸法を有するフィーチャがクロムの使用によって結像され得る第三ゾーンとから成ることを特徴とする請求項１に記載のマスクを生成する方法。
- 前記の第一ゾーンにおける前記フィーチャの少なくとも１つは、前記ウェハにエッチングされた隣接する位相エッジとして前記マスクに提供されることを特徴とする請求項２に記載のマスクを生成する方法。
- 前記の第二ゾーンにおける前記フィーチャの少なくとも１つは、前記の隣接する位相エッジ間に残る基板の上面に配置されたクロムパッチにより、前記ウェハにエッチングされた隣接する位相エッジとして該基板に提供されることを特徴とする請求項２に記載のマスクを生成する方法。
- 前記のクロムパッチは、前記マスク上への光源入射の透過比率を制御するように作用することを特徴とする請求項４に記載のマスクを生成する方法。
- さらに、前記第一ゾーンに含まれるフィーチャと、前記第二ゾーンに含まれるフィーチャのクロムレス位相成分とを編集するステップと、前記第一ゾーンと前記第二ゾーンに含まれるクロムレス位相成分を結像するための第一マスクを生成するステップと、前記第二ゾーンに含まれるフィーチャのクロム成分と、前記第三領域に含まれるフィーチャのクロム成分とを編集するステップと、前記第二ゾーンと前記第三ゾーンに含まれるクロム成分を結像するための第二マスクを生成するステップとを有することを特徴とする請求項２に記載のマスクを生成する方法。
- 臨界寸法が変わる複数のフィーチャを含むパターンをプリントするためのマスクを生成する装置において、該装置はパターンを示すデータを取得する手段と、前記の複数のフィーチャの臨界寸法に基づいて複数のゾーン区分を画成する手段と、前記の区分された複数ゾーンの１つに前記のフィーチャ各々を分類する手段と、前記の複数の区分ゾーンにおける予め定義された区分ゾーンに分類がなされたフィーチャごとに、前記のマスクパターンを修正する手段とから成ることを特徴とするマスクを生成する装置。
- 前記の複数の区分ゾーンは、第一規定量よりも少ないかまたはそれに等しい臨界寸法を有するフィーチャがクロムレス位相リソグラフィ技術を用いて結像され得る第一ゾーンと、第一規定量よりも大きく、第二規定量よりも少ない臨界寸法を有するフィーチャがクロムレス位相リソグラフィ技術とクロムとの組み合わせによって結像され得る第二ゾーンと、前記の第二規定量よりも大きい臨界寸法を有するフィーチャがクロムの使用によって結像され得る第三ゾーンとから成ることを特徴とする請求項７に記載のマスクを生成する装置。
- 前記の第一ゾーンにおける前記フィーチャの少なくとも１つは、前記ウェハにエッチングされた隣接する位相エッジとして前記マスクに提供されることを特徴とする請求項８に記載のマスクを生成する装置。
- 前記の第二ゾーンにおける前記フィーチャの少なくとも１つは、前記の隣接する位相エッジ間に残る基板の上面に配置されたクロムパッチにより、前記基板にエッチングされた隣接する位相エッジとして該基板に提供されることを特徴とする請求項８に記載のマスクを生成する装置。
- 前記のクロムパッチは、前記マスク上への光源入射の透過比率を制御するように作用することを特徴とする請求項１０に記載のマスクを生成する装置。
- さらに、前記第一ゾーンに含まれるフィーチャと前記第二ゾーンに含まれるフィーチャのクロムレス位相成分とを編集する手段と、前記第一ゾーンと前記第二ゾーンに含まれるクロムレス位相成分を結像するための第一マスクを生成する手段と、前記第二ゾーンに含まれるフィーチャのクロム成分と、前記第三領域に含まれるフィーチャのクロム成分とを編集する手段と、前記第二ゾーンと前記第三ゾーンに含まれるクロム成分を結像するための第二マスクを生成する手段とを備えていることを特徴とする請求項８に記載のマスクを生成する装置。
- コンピュータにより読取り可能な記録媒体と、臨界寸法が変わる複数のフィーチャから成るパターンをプリントするためのマスクに対応したファイルを生成するようにコンピュータに命令するための、記録媒体に記録された手段とから成るコンピュータを制御するコンピュータプログラムプロダクトにおいて、該ファイルの生成は、パターンを示すデータを取得するステップと、前記の複数のフィーチャの臨界寸法に基づいて複数のゾーン区分を画成するステップと、前記の区分された複数ゾーンの１つに前記のフィーチャ各々を分類するステップと、前記の複数の区分ゾーンにおける予め画成された区分ゾーンに分類がなされたフィーチャごとで、前記のマスクパターンを修正するステップとから成ることを特徴とするコンピュータプログラムプロダクト。
- 前記の複数の区分ゾーンは、第一規定量よりも少ないかまたはそれに等しい臨界寸法を有するフィーチャがクロムレス位相リソグラフィ技術を用いて結像され得る第一ゾーンと、第一規定量よりも大きく、第二規定量よりも少ない臨界寸法を有するフィーチャがクロムレス位相リソグラフィ技術とクロムとの組み合わせによって結像され得る第二ゾーンと、前記の第二規定量よりも大きい臨界寸法を有するフィーチャがクロムの使用によって結像され得る第三ゾーンとから成ることを特徴とする請求項１３に記載のコンピュータプログラムプロダクト。
- 前記の第一ゾーンにおける前記フィーチャの少なくとも１つは、前記ウェハにエッチングされた隣接する位相エッジとして前記マスクに提供されることを特徴とする請求項１４に記載のコンピュータプログラムプロダクト。
- 前記の第二ゾーンにおける前記フィーチャの少なくとも１つは、前記の隣接する位相エッジ間に残る基板の上面に配置されたクロムパッチにより、前記基板にエッチングされた隣接する位相エッジとして該基板に提供されることを特徴とする請求項１４に記載のコンピュータプログラムプロダクト。
- 前記のクロムパッチは、前記マスク上への光源入射の透過比率を制御するように作用することを特徴とする請求項１６に記載のコンピュータプログラムプロダクト。
- 前記のファイルの生成はさらに、前記第一ゾーンに含まれるフィーチャと、前記第二ゾーンに含まれるフィーチャのクロムレス位相成分とを編集するステップと、前記第一ゾーンと前記第二ゾーンに含まれるクロムレス位相成分を結像するための第一マスクを生成するステップと、前記第二ゾーンに含まれるフィーチャのクロム成分と、前記第三領域に含まれるフィーチャのクロム成分とを編集するステップと、前記第二ゾーンと前記第三ゾーンに含まれるクロム成分を結像するための第二マスクを生成するステップとを有することを特徴とする請求項１４に記載のコンピュータプログラムプロダクト。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40959902P | 2002-09-11 | 2002-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004151717A true JP2004151717A (ja) | 2004-05-27 |
| JP4323919B2 JP4323919B2 (ja) | 2009-09-02 |
Family
ID=32507585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003359977A Expired - Fee Related JP4323919B2 (ja) | 2002-09-11 | 2003-09-11 | フルチップｃｐｌ製造におけるｃｄ線形コントロールの方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7211815B2 (ja) |
| EP (1) | EP1398666A3 (ja) |
| JP (1) | JP4323919B2 (ja) |
| KR (1) | KR100566143B1 (ja) |
| CN (1) | CN100589030C (ja) |
| SG (1) | SG118203A1 (ja) |
| TW (1) | TWI274969B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006058882A (ja) * | 2004-08-17 | 2006-03-02 | Asml Netherlands Bv | マスク・パターンを生成するためのリソグラフィ装置、方法、及びコンピュータ・プログラマ製品並びにそれらを使用するデバイス製造方法 |
| JP2006220837A (ja) * | 2005-02-09 | 2006-08-24 | Sony Corp | フォトマスクの製造方法、および、半導体デバイスの製造方法 |
| JP2007052430A (ja) * | 2005-08-12 | 2007-03-01 | Asml Masktools Bv | 改良型ｃｐｌマスクおよびこれを作製するための方法およびプログラム |
| KR100733123B1 (ko) * | 2004-07-26 | 2007-06-27 | 에이에스엠엘 네델란즈 비.브이. | 리소그래피 장치 및 디바이스 제조방법 |
| JP2008015534A (ja) * | 2006-07-06 | 2008-01-24 | Asml Masktools Bv | 改良型ｃｐｌマスクおよびそれを生成する方法およびプログラム製品 |
| JP2013190786A (ja) * | 2012-02-15 | 2013-09-26 | Dainippon Printing Co Ltd | 位相シフトマスク及び当該位相シフトマスクを用いたレジストパターン形成方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI274969B (en) * | 2002-09-11 | 2007-03-01 | Asml Masktools Bv | Method and computer program product of generating masks and mask generated thereby, device manufacturing method and device manufactured thereby, and method of printing pattern |
| US7681171B2 (en) * | 2005-04-12 | 2010-03-16 | Asml Masktooks B.V. | Method, program product and apparatus for performing double exposure lithography |
| US20060234137A1 (en) * | 2005-04-15 | 2006-10-19 | Samsung Electronics Co., Ltd. | Photomask structures providing improved photolithographic process windows and methods of manufacturing same |
| US7642019B2 (en) * | 2005-04-15 | 2010-01-05 | Samsung Electronics Co., Ltd. | Methods for monitoring and adjusting focus variation in a photolithographic process using test features printed from photomask test pattern images; and machine readable program storage device having instructions therefore |
| US20070015089A1 (en) * | 2005-07-14 | 2007-01-18 | Freescale Semiconductor, Inc. | Method of making a semiconductor device using a dual-tone phase shift mask |
| US7732102B2 (en) * | 2005-07-14 | 2010-06-08 | Freescale Semiconductor, Inc. | Cr-capped chromeless phase lithography |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US20070243491A1 (en) * | 2006-04-18 | 2007-10-18 | Wu Wei E | Method of making a semiconductor with a high transmission CVD silicon nitride phase shift mask |
| CN101086623B (zh) * | 2006-06-08 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 使基于模型的光学近似修正更精确的方法 |
| KR100801738B1 (ko) * | 2006-06-28 | 2008-02-11 | 주식회사 하이닉스반도체 | 포토마스크 및 그 형성방법 |
| US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| SG192532A1 (en) | 2008-07-16 | 2013-08-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| CN103777456A (zh) * | 2011-12-31 | 2014-05-07 | 聚灿光电科技(苏州)有限公司 | 平板式光刻板 |
| US8962221B2 (en) | 2012-05-14 | 2015-02-24 | United Microelectronics Corp. | Mask and method of forming pattern by using the same |
| KR102154075B1 (ko) | 2013-10-21 | 2020-09-09 | 삼성전자주식회사 | 반도체 소자의 검사 방법 및 반도체 검사 시스템 |
| KR102230503B1 (ko) * | 2015-04-14 | 2021-03-22 | 삼성전자주식회사 | 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184021A (en) * | 1991-06-24 | 1993-02-02 | Siscan Systems, Inc. | Method and apparatus for measuring the dimensions of patterned features on a lithographic photomask |
| US5633102A (en) * | 1991-08-23 | 1997-05-27 | Intel Corporation | Lithography using a new phase-shifting reticle |
| US5354632A (en) * | 1992-04-15 | 1994-10-11 | Intel Corporation | Lithography using a phase-shifting reticle with reduced transmittance |
| US5302477A (en) * | 1992-08-21 | 1994-04-12 | Intel Corporation | Inverted phase-shifted reticle |
| US5348826A (en) * | 1992-08-21 | 1994-09-20 | Intel Corporation | Reticle with structurally identical inverted phase-shifted features |
| US5424154A (en) * | 1993-12-10 | 1995-06-13 | Intel Corporation | Lithographic emhancement method and apparatus for randomly spaced structures |
| US5565286A (en) * | 1994-11-17 | 1996-10-15 | International Business Machines Corporation | Combined attenuated-alternating phase shifting mask structure and fabrication methods therefor |
| JPH08191043A (ja) * | 1995-01-11 | 1996-07-23 | Nikon Corp | アライメント方法及び該方法で使用される露光装置 |
| US5618643A (en) * | 1995-12-15 | 1997-04-08 | Intel Corporation | Embedded phase shifting mask with improved relative attenuated film transmission |
| US6269472B1 (en) | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| US5935733A (en) * | 1996-04-05 | 1999-08-10 | Intel Corporation | Photolithography mask and method of fabrication |
| US5840448A (en) * | 1996-12-31 | 1998-11-24 | Intel Corporation | Phase shifting mask having a phase shift that minimizes critical dimension sensitivity to manufacturing and process variance |
| US6114071A (en) * | 1997-11-24 | 2000-09-05 | Asml Masktools Netherlands B.V. | Method of fine feature edge tuning with optically-halftoned mask |
| US6312854B1 (en) * | 1998-03-17 | 2001-11-06 | Asml Masktools Netherlands B.V. | Method of patterning sub-0.25 lambda line features with high transmission, “attenuated” phase shift masks |
| US6383719B1 (en) * | 1998-05-19 | 2002-05-07 | International Business Machines Corporation | Process for enhanced lithographic imaging |
| US6383697B1 (en) * | 1999-08-31 | 2002-05-07 | National University Of Singapore | Ultra high resolution lithographic imaging and printing and defect reduction by exposure near the critical condition utilizing fresnel diffraction |
| US6562522B1 (en) | 1999-10-29 | 2003-05-13 | Intel Corporation | Photomasking |
| DE10001119A1 (de) * | 2000-01-13 | 2001-07-26 | Infineon Technologies Ag | Phasenmaske |
| TW512424B (en) * | 2000-05-01 | 2002-12-01 | Asml Masktools Bv | Hybrid phase-shift mask |
| US6335130B1 (en) * | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
| US6458495B1 (en) * | 2000-06-30 | 2002-10-01 | Intel Corporation | Transmission and phase balance for phase-shifting mask |
| US6551750B2 (en) * | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6664009B2 (en) * | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
| US6641959B2 (en) * | 2001-08-09 | 2003-11-04 | Intel Corporation | Absorberless phase-shifting mask for EUV |
| US6548417B2 (en) * | 2001-09-19 | 2003-04-15 | Intel Corporation | In-situ balancing for phase-shifting mask |
| US6564522B1 (en) * | 2001-11-20 | 2003-05-20 | Lee Chiu-Ying | Hidden dual loading spring-type floor board fastening mount structure |
| US6605481B1 (en) * | 2002-03-08 | 2003-08-12 | Numerical Technologies, Inc. | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit |
| TWI274969B (en) * | 2002-09-11 | 2007-03-01 | Asml Masktools Bv | Method and computer program product of generating masks and mask generated thereby, device manufacturing method and device manufactured thereby, and method of printing pattern |
-
2003
- 2003-09-10 TW TW092125046A patent/TWI274969B/zh not_active IP Right Cessation
- 2003-09-11 US US10/659,715 patent/US7211815B2/en not_active Expired - Lifetime
- 2003-09-11 EP EP03255698A patent/EP1398666A3/en not_active Withdrawn
- 2003-09-11 CN CN03164843A patent/CN100589030C/zh not_active Expired - Fee Related
- 2003-09-11 SG SG200305677A patent/SG118203A1/en unknown
- 2003-09-11 JP JP2003359977A patent/JP4323919B2/ja not_active Expired - Fee Related
- 2003-09-13 KR KR1020030064616A patent/KR100566143B1/ko not_active IP Right Cessation
-
2007
- 2007-02-20 US US11/708,029 patent/US7667216B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733123B1 (ko) * | 2004-07-26 | 2007-06-27 | 에이에스엠엘 네델란즈 비.브이. | 리소그래피 장치 및 디바이스 제조방법 |
| JP2006058882A (ja) * | 2004-08-17 | 2006-03-02 | Asml Netherlands Bv | マスク・パターンを生成するためのリソグラフィ装置、方法、及びコンピュータ・プログラマ製品並びにそれらを使用するデバイス製造方法 |
| JP2011095755A (ja) * | 2004-08-17 | 2011-05-12 | Asml Netherlands Bv | マスク・パターンを生成するためのリソグラフィ装置、方法、及びコンピュータ・プログラマ製品並びにそれらを使用するデバイス製造方法 |
| JP2006220837A (ja) * | 2005-02-09 | 2006-08-24 | Sony Corp | フォトマスクの製造方法、および、半導体デバイスの製造方法 |
| JP2007052430A (ja) * | 2005-08-12 | 2007-03-01 | Asml Masktools Bv | 改良型ｃｐｌマスクおよびこれを作製するための方法およびプログラム |
| JP4580912B2 (ja) * | 2005-08-12 | 2010-11-17 | エーエスエムエル マスクツールズ ビー．ブイ． | 改良型マスク、改良型マスクを作製するための方法およびプログラム |
| JP2008015534A (ja) * | 2006-07-06 | 2008-01-24 | Asml Masktools Bv | 改良型ｃｐｌマスクおよびそれを生成する方法およびプログラム製品 |
| JP4607151B2 (ja) * | 2006-07-06 | 2011-01-05 | エーエスエムエル マスクツールズ ビー．ブイ． | 改良型ｃｐｌマスクおよびそれを生成する方法およびプログラム製品 |
| US7998355B2 (en) | 2006-07-06 | 2011-08-16 | Asml Masktools B.V. | CPL mask and a method and program product for generating the same |
| JP2013190786A (ja) * | 2012-02-15 | 2013-09-26 | Dainippon Printing Co Ltd | 位相シフトマスク及び当該位相シフトマスクを用いたレジストパターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7667216B2 (en) | 2010-02-23 |
| EP1398666A2 (en) | 2004-03-17 |
| KR20040023784A (ko) | 2004-03-18 |
| SG118203A1 (en) | 2006-01-27 |
| TW200422795A (en) | 2004-11-01 |
| US20040115539A1 (en) | 2004-06-17 |
| US7211815B2 (en) | 2007-05-01 |
| CN100589030C (zh) | 2010-02-10 |
| CN1495521A (zh) | 2004-05-12 |
| US20070148562A1 (en) | 2007-06-28 |
| TWI274969B (en) | 2007-03-01 |
| KR100566143B1 (ko) | 2006-03-30 |
| JP4323919B2 (ja) | 2009-09-02 |
| EP1398666A3 (en) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4323919B2 (ja) | フルチップｃｐｌ製造におけるｃｄ線形コントロールの方法 | |
| US6553562B2 (en) | Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques | |
| US7549140B2 (en) | Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography | |
| US7666554B2 (en) | Method and apparatus for performing model-based layout conversion for use with dipole illumination | |
| KR100583697B1 (ko) | 자동 광근접성보정(ｏｐｃ) 규칙 생성방법 | |
| US7399559B2 (en) | Optical proximity correction method utilizing phase-edges as sub-resolution assist features | |
| KR100566153B1 (ko) | 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치 | |
| JP4495663B2 (ja) | サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法 | |
| KR100563776B1 (ko) | 공간 주파수 2배가 기술을 활용하여 마스크패턴을형성하는 방법 및 장치 | |
| US7614034B2 (en) | Method and apparatus for generating OPC rules for placement of scattering bar features utilizing interface mapping technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060904 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |