JP2006220837A - フォトマスクの製造方法、および、半導体デバイスの製造方法 - Google Patents

フォトマスクの製造方法、および、半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2006220837A
JP2006220837A JP2005033208A JP2005033208A JP2006220837A JP 2006220837 A JP2006220837 A JP 2006220837A JP 2005033208 A JP2005033208 A JP 2005033208A JP 2005033208 A JP2005033208 A JP 2005033208A JP 2006220837 A JP2006220837 A JP 2006220837A
Authority
JP
Japan
Prior art keywords
line end
rank
photomask
pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005033208A
Other languages
English (en)
Other versions
JP4483612B2 (ja
Inventor
Shunichiro Sato
俊一郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005033208A priority Critical patent/JP4483612B2/ja
Publication of JP2006220837A publication Critical patent/JP2006220837A/ja
Application granted granted Critical
Publication of JP4483612B2 publication Critical patent/JP4483612B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】半導体デバイスの基本性能や歩留まりの維持または向上を図りながら、その占有面積の縮小が可能な、適切なフォトマスクの寸法ばらつき管理が困難である。
【解決手段】フォトマスクの検査のための仕様を設定するステップにおいて、検査すべきマスクパターンの寸法ばらつき仕様の一つとしてラインエンドの寸法ばらつき仕様を設ける。この仕様の設定においては、ラインエンドのマスクパターンと、それがレジストに転写されて形成されるレジストパターンにおいて、それぞれラインエンド寸法を測定する(ST14,ST15)。その測定結果からラインエンドの縮み量を反映した評価パラメータとしてMEEF値を算出する(ST16)。そして、ステップST17において、当該MEEF値に応じてラインエンドの寸法ばらつき仕様のランクを設定する。その後、検査のステップにおいて、ランクごとに異なる仕様および測定結果を用いて、作製されたフォトマスクの合否を判定する。
【選択図】図5

Description

本発明は、フォトマスクの検査のための仕様を設定し、その仕様に基づいて検査を行い、検査結果および検査使用を用いて製造後のフォトマスクの合否を判定するための各ステップを含むフォトマスクの製造方法と、このようにして製造されたフォトマスクを用いる半導体デバイスの製造方法とに関する。
フォトマスクパターンに関し、これをシリコンウェハ上のレジストに転写し、現像等により解像すると、出来上がったレジストパターンの寸法は、転写前のマスクパターンの寸法から変動することが一般に知られている。このレジストパターンの寸法変動は、設計誤差のほかに、露光条件、レジスト塗布および現像等のプロセス条件の変動に起因して生じる。そして、レジストパターンが転写前のマスクパターンに比べ後退または縮小する、逆に太くなる、あるいは、その微小開口部が解像できないなど、様々な態様の寸法変動が発生する。
フォトマスクパターンの寸法仕様に関しては、孤立線やLS(line & space)などのパターンにおいて、そのピッチや線幅を様々に変化させたテストパターンを用意し、そのテストパターンの測定値に対して寸法仕様を適用している。また、デバイス特性に影響が高いパターンまたは微細パターンに関しては、その線幅のCD(Critical Dimension)について、たとえば±10nmなどの特別な仕様を規定し、テストパターンに対する仕様に加え、実際のデバイスパターンに対応したマスク領域においてCD値を測定し、上記特別な仕様を満足し高いマスク品質が保証できるようにマスクパターン寸法が管理される。つまり、マスクパターンの寸法は、要求されるマスクパターン寸法の精度に応じて複数のレベルで仕様を設定し、これを基に厳密に管理している。
一方、隣り合うマスクパターン同士の距離(ラインエンド寸法)に関しては、ラインエンドを有するマスクパターンをレジスト上に転写し解像した後では、レジストパターンがマスクパターンに比べ後退または縮小し、ラインエンド寸法が大きく拡大する傾向にあることが知られている。
しかし、ラインエンドについては寸法仕様が存在しないことが多く、現実的な以下に述べる対処がなされている。これは、今までのマスクパターン寸法の管理において、フォトマスク製造時に発生する電子線描画時の近接効果やエッチング工程で発生するローディング効果の補正を駆使して、線幅のCD管理に重点が置かれていたという理由に因る。
デバイス製造において、たとえばラインエンドを有する配線パターンに微細コンタクトホールのパターンを重ねる必要がある場合、それらのパターンを有するフォトマスク設計の段階で、配線パターンのラインエンドが後退する量を予め見積もっておく。そして、その縮み量に応じてラインエンドとコンタクトとの間に一定のマージンを持たせることにより、配線に対しコンタクトホールを確実に重ねるようにしている。つまり、ラインエンド寸法のマージンを個々のパターンで設定することが煩雑であり、現実的でないことから、設計の段階において、一律でどのパターンに対しても十分な値、たとえば数十nm以上のマージン値を設定し、それによりコンタクト接続不良等の発生を防止している。
ところが、半導体デバイスの最小寸法が90nm以下の世代に推移するにつれて、パターン寸法の縮小化と同時にパターンとパターンの間の間隔も狭くなってきている。このため、フォトマスクパターンの設計において、プロセス起因で発生するラインエンド寸法のばらつきを吸収させるための十分で適切なマージンを持たせることが従来よりも難しくなってきている。
より詳細には、ラインエンドパターン寸法のマージンの一律な値を、デバイスの世代が進むにつれて小さくするようにすると、この縮小されたマージン値を含むラインエンド領域と同じか、それを超えて実際のプロセスでラインエンドの位置がばらついてしまい、このデバイス上のパターンで、ラインエンドマージンがゼロまたはマイナスの箇所が発生するようになる。
この場合、配線とコンタクトホールの接続箇所では、コンタクト抵抗の増大あるいはコンタクト未接続箇所が生じ、歩留まりが低下する。さらにトランジスタにおいては、そのゲート配線が活性領域と交差する箇所でゲート配線端が後退すると、リーク電流が増大して性能が悪くなり、歩留まりが低下する。
このため、一律でどのパターンに対しても十分なマージン値を適用する従来からの手法を適用せざるを得ない。その場合、設定された大きなマージン値が必要なクリティカルな箇所(縮み量などが大きな箇所)では、合理的なパターン設計がなされている。
ところが、同じマスクパターン内には、周囲のパターン密度等の兼ね合いで縮み量が比較的小さな箇所も混在しており、そのような箇所では、設定されたマージン値が、本来必要なマージン値より大きく、その分、無駄な領域が潜在的に生じているとみなすことができる。結果として、このことが単位面積当たりの素子密度を向上させることの阻害要因となっている。
一方、フォトマスクパターンのラインエンドについて、寸法仕様が存在する場合もある。ただし、この場合の仕様は、出来上がりのフォトマスクでラインエンド寸法を測定し、それが予定した寸法を満足するか否かを調べるための仕様であり、露光・転写後のレジストパターンとの対比で寸法誤差の程度を調べるためのものではない。
したがって、当然ながら、転写前後の縮み量の程度に応じてラインエンド寸法仕様が異なっていない。このラインエンド寸法仕様を用いてフォトマスクの製造を行っても、上記と同様に潜在的に無駄な領域が生じやすく、素子密度の向上が十分でないという上記問題は解決されない。
本発明が解決しようとする課題は、半導体デバイスの基本性能や歩留まりの維持または向上を図りながら、その占有面積の縮小が可能なフォトマスクパターンのラインエンド仕様を新たに提案し、これを用いたフォトマスクの製造方法および半導体デバイスの製造方法を提供することである。
本発明に係るフォトマスクの製造方法は、フォトマスクの検査のための仕様を設定するステップと、フォトマスクを作製するステップと、フォトマスク上のマスクパターンの寸法を測定し、その測定結果および前記仕様に基づいて前記フォトマスクの合否を判定する検査のステップとを含むフォトマスクの製造方法であって、前記仕様を設定するステップにおいて、検査すべきマスクパターンの寸法ばらつき仕様の一つとしてラインエンドの寸法ばらつき仕様を設け、当該ラインエンドの寸法ばらつき規格を決める際に、当該ラインエンドのマスクパターンがレジストに転写されて形成されるレジストパターンについて、そのラインエンドの縮み量を反映した評価パラメータを算出し、当該評価パラメータの値に応じて前記ラインエンドの寸法ばらつき仕様のランクを設定し、前記検査のステップにおいて、前記ランクごとに異なる仕様および前記測定結果を用いて、作製された前記フォトマスクの合否を判定する。
本発明では、前記ラインエンドの寸法ばらつき仕様のランクは、前記評価パラメータが定常範囲内であるラインエンドに適用される第1ランクと、前記評価パラメータが前記定常範囲から外れるラインエンドに適用され、前記第1ランクより厳しい仕様の第2ランクとを含み、前記測定において、前記マスクパターンのラインエンドに関し、その測定結果から算出した前記評価パラメータが前記定常範囲内と判断されるときは前記第1ランクを適用し、前記評価パラメータが前記定常範囲を外れていると判断されるときは前記第2ランクを適用することが望ましい。
好適に、前記評価パラメータがラインエンドに関するMEEF値である(MEEF値については後述する)。
この場合、前記ラインエンドの寸法ばらつき仕様のランクは、前記MEEF値が1程度の定常範囲内のラインエンドに適用される第1ランクと、前記MEEF値が前記定常範囲を外れるラインエンドに適用され、前記第1ランクより厳しい仕様の第2ランクとを含み、前記測定において、前記マスクパターンのラインエンドに関し、その測定結果から算出された前記MEEF値が前記定常範囲内と判断されるときは前記第1ランクを適用し、前記MEEF値が前記定常範囲を外れていると判断されるときは前記第2ランクを適用することが望ましい。
本発明に係る半導体デバイスの製造方法は、デバイスに転写すべきパターンを有するフォトマスクを製造し、当該フォトマスクを用いて前記パターンを半導体基板上の感光層に転写し、感光層を解像し、解像された感光層を用いてデバイス製造を行う半導体デバイスの製造方法であって、前記フォトマスクの製造が、前記仕様を設定するステップと、前記フォトマスクを作製するステップと、前記フォトマスク上のマスクパターンの寸法を測定し、その測定結果に基づいて前記フォトマスクの合否を判定する検査のステップと、を含み、前記仕様を設定するステップにおいて、検査すべきマスクパターンの寸法ばらつき仕様の一つとしてラインエンドの寸法ばらつき仕様を設け、当該ラインエンドの寸法ばらつき規格を決める際に、当該ラインエンドのマスクパターンがレジストに転写されて形成されるレジストパターンについて、そのラインエンドの縮み量を反映した評価パラメータを算出し、当該評価パラメータの値に応じて、前記ラインエンドの寸法ばらつき仕様のランクを設定し、前記検査のステップにおいて、前記ランクごとに異なる仕様および前記測定結果を用いて、作製された前記フォトマスクの合否を判定し、前記合否判定の結果、合格したフォトマスクを用いて前記半導体基板上の前記感光層にパターンの転写を行う。
本発明によれば、半導体デバイスの基本性能や歩留まりの維持または向上を図りながら、その占有面積の縮小が可能なフォトマスクパターンのラインエンド仕様を新たに提案し、これを用いたフォトマスクの製造方法および半導体デバイスの製造方法を提供することができる。
以下、本発明の実施の形態を、図面を参照して説明する。
ここでは、本発明の概要、本発明を考案する際に行った露光実験、具体的な実施例の順で説明する。
[概要]
前述したように、半導体デバイス製造における各種プロセスにおいて、プロセスの前後でパターンのラインエンド寸法を最も大きく変動させるのは、露光を用いてフォトマスクパターンをレジストに転写するプロセス(以下、露光・転写(プロセス)という)である。
露光・転写の前後でのパターン寸法のばらつき要因としては、露光量などの露光条件および解像に起因した寸法ばらつきのほかに、マスクパターンのラインエンド寸法ばらつきとして、マスクパターンの寸法ばらつきがMEEF(Mask Error Enhancement Factor)値で規定される倍率で変換されてレジストパターンの寸法ばらつきとして現れる現象がある。このような様々なばらつき要因を全て考慮して、フォトマスクパターンのラインエンド寸法を精度よく管理できれば、シリコンウェハ上のレジストパターンについて、そのラインエンド寸法精度の向上が期待できる。
「MEEF値」は、次式(1)により定義される露光・転写時の寸法誤差の変換倍率を決めるパラメータである。
[数1]
MEEF=レジストCD誤差/(マスクCD誤差/マスク倍率)…(1)
ここで「マスクCD誤差」はマスクパターンのCD誤差、「レジストCD誤差」は当該マスクパターンを露光・転写により形成されたレジストパターンのCD誤差であり、「マスク倍率」は一般に、縮小投影型露光装置の投影倍率に相当する。
上記式(1)から明らかなように、MEEF値が「1」で一定とすると、マスク倍率が大きいほど、マスクCD誤差が、そのマスク倍率倍だけ縮小されてレジストCD誤差に反映される。これ自体は、縮小投影型露光装置が高精度なパターン転写を行う理由になっており、好ましいことである。
ところが、後述するように本発明者による露光実験の結果、パターンによってMEEF値が大きく変動する(一般には、「1」より大きくなる)箇所が発生することがわかった。
その箇所では、マスクCD誤差のみを考慮して(すなわち、レジストCD誤差を考慮しないで)設定した仕様に基づくマスクパターンの寸法管理では、実デバイス上(レジストパターン上)で、期待したパターン間の重ね合わせ精度、あるいは、予定したラインエンドの寸法変動量が得られなくなる。その結果、このマスクパターンの寸法仕様に基づいてラインエンド間隔を一律に補正すると、レジストパターンにおいて、ある箇所ではラインエンドの縮み量が予定より大きくなり、これがコンタクト不良やリーク電流増大の原因になる。また、ある箇所では大きなラインエンドの縮み量を見越して予めラインエンド間隔を小さくする補正を行っている場合に、その補正が結果的に過剰となり、最悪の場合、ラインエンドが隣のパターンと分離できないことから、パターンショート不良が発生する。
本発明は、このような知見に基づいて成されたものであり、MEEF値に応じて、フォトマスク上のパターンに対して設定する仕様を変更することが、その大きな特徴の一つである。
より詳細な仕様変更の指針として、シリコンウェハ上のレジストパターンのラインエンド寸法ばらつき精度を向上させるために、露光・転写時のMEEF値を考慮したうえで、MEEF値が大きいパターンに関してマスクパターン寸法仕様を厳しくし、逆に、MEEF値が小さいパターンに関してはマスクパターン寸法仕様を緩和する。
実際のフォトマスクの製造、および、フォトマスクの製造工程を含む広い意味での半導体デバイスの製造において、まず、フォトマスク上のパターン寸法に関し、各種ラインエンドパターンについて露光・転写時のMEEF値を個別に求め、上記指針に基づいて、求めた個々のMEEF値に応じて、実デバイス上でレジストパターンが所望のラインエンド間隔となるようにフォトマスク上のパターン仕様を決定する。
つぎに、フォトマスクを、上記仕様を反映させて製造する。そして、製造されたフォトマスクの検査工程において、上記決定した仕様をラインエンドパターンの種類ごとに適用して管理する。また、ライン幅の寸法使用については従来の手法を踏襲して管理する。
このようにして製造されたフォトマスクを実際のデバイス製造に使用すると、出来上がったデバイス上のパターンにおいて、従来よりもシリコンウェハ上のレジストパターンで発生するコンタクト接続不良、リーク電流の増大、パターン間ショート等の発生確率を低減することができる。
[露光実験]
つぎに、以上に概要を説明した本発明に関するフォトマスク寸法管理手法を考案する際に行った露光実験について述べる。
図1(A)および図1(B)に、露光実験に用いたテストマスクのマスクパターン形状および測定箇所を示す。ここで図1(B)は、図1(A)における3つのラインエンド突合せ部のうち中央のラインエンド突合せ部において、マスクパターンをレジストパターンと重ねて示す拡大図である。
図1(A)に示すテストマスクのラインエンド測定箇所において、一定のLS(line & space)を有する3本のラインを組として、その2組が所定間隔をおいて配置されている。そのライン幅およびスペース幅は120nm、ライン長は2000nmである。このときフォトマスク上でのラインエンド間の間隔を「ラインエンドスペース」と称し、この値はマスク設計において予め決められている。
ここでの測定では、前述した式(1)によるラインエンドのMEEF値を求めるために、そのパラメータとして「ラインエンドレジストCD誤差」と「ラインエンドマスクCD誤差」を求めることを目的とする。
「ラインエンドレジストCD誤差」は、図1(B)に示すように、1つのラインエンドにおいて、そのマスクパターンの先端からレジストパターンの先端が後退した量(長さ)である。ラインエンドレジストCD誤差は、次式(2)に示すように、ラインエンドスペースの設計値から、レジストパターンのラインエンドスペース測定値(ラインエンドスペースレジストCD測定値)を引いた値を2で割ることにより求めることができる。
[数2]
ラインエンドレジストCD誤差
=0.5×(ラインエンドスペース設計値−ラインエンドスペースレジストCD測定値)
…(2)
このラインエンドレジストパターンの縮み量(ラインエンドマスクCD誤差)の求め方は、設計値に対するマスクパターンの後退においても適用できる。このラインエンドマスクCD誤差は、レジストパターンの縮み量(ラインエンドレジストCD誤差)よりかなり小さいことから図示を省略しているが考え方は同じであり、次式(3)により求めることができる。
[数3]
ラインエンドマスクCD誤差
=0.5×(ラインエンドスペース設計値−ラインエンドスペースマスクCD測定値)
…(3)
この式(3)と上記式(2)による2つのCD誤差を用いて、次式(4)によりラインエンドMEEF値を求める。
[数4]
ラインエンドMEEF
=ラインエンドレジストCD誤差/(ラインエンドマスクCD誤差/マスク倍率)…(4)
図2に、ライン本数が3本の場合に、クリアフィールドマスクとダークフィールドマスクのそれぞれの、ラインエンドスペース間隔(設計値)と露光・転写後のシリコンウェハ上のレジストパターン寸法から算出したMEEF値との相関を示す。
ここで用いたテストマスクは6インチであり、そのマスク基板材料はモリブデンシリサイドを用いたハーフトーン材料からなる。実験に用いた露光装置は、NA=0.6、σ=0.75、縮小投影露光倍率(マスク倍率)が4倍、2/3輪帯照明の光学系を備えている。また、レジストパターンの形成には、化学増幅ポジ型レジストおよび反射防止膜(BARC)を使用した。
ラインエンドMEEF値の算出は上記式(2)~(4)を用いて行った。ラインエンドの縮み量(ラインエンドレジストCD誤差およびラインエンドマスクCD誤差)を算出する際は、テストパターンの左右対称性を利用して、左右2箇所のテストパターンのそれぞれで、ラインエンドスペースレジストCD測定、ラインエンドスペースマスクCD測定を行い、それぞれ左右の平均値を算出している。
図2より、ラインエンドスペース間隔(設計値)が200nm以上の場合は、クリアフィールドマスク、ダークフィールドマスクともにラインエンドMEEFの値がほぼ「1」で一定である。その一方、ラインエンド間隔が狭い領域においてラインエンドMEEF値が増大している。とくに、クリアフィールドマスクではラインエンド間隔が100nm以下になった場合にMEEF値の上昇が急激であり、ラインエンド間隔が80nmでMEEF値が3.4となっている。ラインエンド間隔がさらに狭まれば、そのMEEF値もさらに大きくなることが予想される。
図3に、クリアフィールドマスクの露光・転写について、ライン本数を1、3、5本で変化させた場合の実験結果を示す。この実験結果を示すグラフの縦軸および横軸は、前記図2と同じであり、また実験に用いたマスクサイズおよび材料、露光装置(露光条件や光学系)、ならびに、レジスト仕様も前記図2を求めたときと同じである。
図3より、図2に示す3本ラインの場合と同様に、孤立ライン(1本ライン)および5本ラインの場合においても、ラインエンドスペース間隔が狭くなるとラインエンドMEEF値が増大していることがわかる。孤立ラインと複数ライン(3本ラインまたは5本ライン)では、若干ラインエンドMEEF値に違いがあるが、全体の傾向としては同じとみなすことができる。とくに孤立ラインエンドはラインエンドスペース間隔が60nmの場合も解像しており、ラインエンドMEEFは4.4となっている。
以上より、露光・転写後のシリコンウェハ上におけるレジストパターンのラインエンド寸法ばらつきを減少させるためには、図2および図3の露光実験に用いたような各種ラインエンドパターンにおいて、ラインエンドMEEF値がより大きなパターンに対してマスクパターンのラインエンド寸法ばらつきを、より厳しく管理すれば効果的であることがわかる。このときラインエンド寸法ばらつきを厳しく管理するか否かの境として、ラインエンドMEEF値が一定値「1」から変化し始めるラインエンドスペース間隔200nmを用いることが望ましいことも図2および図3からわかる。
[実施例]
以下、上記露光実験の結果および得られた見解に基づいて、ラインエンドMEEF値に応じてラインエンドのマスク寸法管理を行うステップを含む、フォトマスクの製造方法および半導体デバイスの製造方法の実施例を述べる。なお、ここではフォトマスクの製造方法は、広い意味でのデバイス製造方法に含まれると解釈していることから、半導体デバイスの製造方法についての説明を行う。
図4に、半導体デバイスの製造方法の大まかな流れを示す。
この製造方法は、フォトマスクの製造ステップ(ST0)と、製造されたフォトマスク(Mask1,…,Maskn,…)を用いて行うデバイス製造ステップ(ST4)とに大きく分類される。
フォトマスクの製造は、ラインエンドを含むマスクパターンの寸法の仕様を設定するステップ(ST1)と、フォトマスクの作製ステップ(ST2)と、作製されたフォトマスクのパターンを測定し、その測定結果と上記仕様を用いてフォトマスクの合否を判定する検査ステップ(ST3)を含む。
なお、仕様設定のステップ(ST1)に通常の、線幅のCD寸法ばらつきの仕様設定も含み、検査ステップ(ST3)では、線幅のCD寸法ばらつき測定およびその結果と仕様に基づくフォトマスクの合否判定を行う。ただし、以下の記述では、ラインエンド寸法の説明に特化する。また、フォトマスクの作製ステップ(ST2)には、設計データを、たとえばEB描画データに変換し、必要な近接効果等の補正を行い、補正後のEB描画データを用いてフォトマスクを作成するための諸ステップを含む。
図5に、マスクパターンのラインエンド寸法ばらつきについて仕様を設定するステップ(ST1)の詳細な流れを示す。
この図5に示す仕様設定ステップ(ST1)は、ラインエンドの態様、すなわちラインエンドと他のパターンとの相対位置関係の種類が同じであれば、フォトマスクごとにあるいはデバイスの種類ごとに行う必要は必ずしもない。新たな態様のラインエンドが追加されるたびに、図5に示す手順で、その仕様を決定し、ラインエンドの態様と仕様をデータベース化して、必要なときに必要な仕様を用いるようにすると、効率的で望ましい。また、この仕様設定は、ラインエンドの態様が決まった設計途中の段階で開始するとよい。
最初に、ラインエンド寸法ばらつきを評価するためのパターンが複数種類となるようにデータを用意する(ステップST11)。このデータ作成は、通常パターン設計の段階で用意する。また、上記データベースを構築する場合などでは、多くの態様が必要となることから、前述した露光実験に用いたように専用のテストマスクを作製することが望ましい。ただし、新たなラインエンドの態様を追加する場合、検査すべきラインエンドの態様数が少ない場合などでは、製造用のフォトマスクの空き領域に任意の個数、任意の配置で設けることが望ましい。
ラインエンドパターンの代表的な態様例としては、図1に示す突合せパターンのほかに、図6(A)に示すセンタージャンクションパターン、あるいは、図6(B)に示すように周辺を他のラインにより囲まれた囲みラインエンドパターンなどを挙げることができる。これらの各パターンにおいて、そのライン幅、ライン本数、ラインエンドスペース等の設計値を変化させたものを複数用意し、これにより実デバイスのラインエンドの態様をほぼ網羅するように多種類のパターンを用意するとよい。
図5に示すステップST12において、これらデータに基づいてのテスト用のラインエンドパターンを含むテストマスク(またはテスト用のラインエンドパターンを含むデバイス用フォトマスク)を作製する。
ステップST13において、作製したテストマスク等を用いて露光実験を行う。
ステップST14において、ラインエンドのパターンに対してマスク上のラインエンド寸法を測定する。また、ステップST15において、ステップST14においてラインエンド寸法を測定したパターンごとに、ウェハ上に転写されたパターンに対しレジストのラインエンド寸法を測定する。
これらの測定結果から、ラインエンドの態様ごとに、図1の説明で述べたようにラインエンドレジストCD誤差およびラインエンドマスクCD誤差を前記式(2)および式(3)を用いて算出する。
なお、測定すべきラインエンド寸法に関し、図6(A)および図6(B)に示すようにラインエンド間に他のラインが配置されている場合には、その間のラインの有無に関わらずラインエンドスペース間隔を測定する。または、ラインエンドと、それに近接したラインエッジまでの距離を測定し、その測定結果を線幅のCD測定を元に補正してもよい。
図5に示すステップST16において、前記式(4)を用いてラインエンドMEEF値を算出する。すなわち、ラインエンドの態様ごとに、ラインエンドマスクCD誤差をマスク倍率で割り算し、この割り算結果に対するラインエンドレジストCD誤差の比を取ることによって、ラインエンドパターンのMEEF値を算出する。
ステップST17において、ラインエンドMEEF値が大きな値を呈するパターンに対しては厳しい寸法仕様を設定する。
より詳細には、ラインエンドMEEF値が定常範囲、たとえば「1±α」より大きいか否かによって仕様にランク付けを行う。そして、定常範囲内のラインエンドパターンに対しては、相対的に緩やかな寸法仕様を適用し、定常範囲より大きいラインエンドパターンに対しては、より厳しい寸法仕様を適用する。なお、定常範囲より大きいラインエンドパターンに対する寸法仕様のランクを、ラインエンドMEEF値の大きさに応じて、その値が大きいほど厳しい仕様となるように、さらに細かなランク付けをしてもよい。
また、他の方法としては、定常範囲から外れる境界のMEEF値と、マスクパターンにおけるラインエンドの縮み量により変動する箇所の寸法との対応関係を予め求めておき、この寸法を基準としてランクを設定してもよい。この基準となる寸法は、ラインエンドスペース間隔(設計値)が望ましいが、図6(A)または図6(B)の場合には、ラインエンドと、それに近接したラインエッジとの距離(設計値)を用いることもできる。その場合には、この距離の測定値を基準と照合する際に、この測定値をライン幅変動量により補正したものを用いることが望ましい。
さらに、前記露光実験の結果から明らかなように、クリアフィールドマスクにおいてはラインエンドMEEF値が急激に大きくなることから、その寸法仕様をダークフィールドマスクより厳しく設定することが望ましい。
上記定常範囲の大きさを決めるαの値は、図2および図5においてラインエンドスペース間隔が200nm以上の定常範囲のばらつきを考慮して、ラインエンドパターンの態様(およびダークフィールドかクリアフィールドの違い)ごとに異なる値、または、共通値として適切な値を選択するとよい。
図4に戻って、デバイス用のフォトマスクを作製し(ステップST2)、作製したフォトマスクを検査する(ステップST3)。
検査では、まず、作製したフォトマスクの、たとえば空き領域に形成されているテストパターンにおいて、デバイスパターンに用いられている態様のラインエンドを測定する。つぎに、この測定結果を、ラインエンドの態様ごとに、所定のランクの仕様に照合し、当該フォトマスクの合否を判定する。
これにより、フォトマスクのラインエンド寸法が、レジストにパターン転写した際の寸法を加味してラインエンドごとに、それぞれ適した厳しさで管理される。
その後、図4に示すように、上記検査で合格となったフォトマスクを用いて、デバイスパターンを形成するための露光および現像の工程(ST41a,…,ST4na,…)、その現像後のレジストを用いた工程(ST41b,…,ST4nb,…)を必要な回数交互に繰り返すことによって、半導体デバイスを製造する。
本実施の形態では、フォトマスクのラインエンド寸法が、その態様に適した厳しさで管理されることから、フォトマスクの品質が高く、その結果、特性および歩留まりが高いデバイスの製造が可能である。とくに、コンタクト接続不良、トランジスタのリーク電流の増大を有効に防止できるという利点がある。
最後に、このようなラインエンド寸法の適正管理を、具体的な数値例を挙げて説明する。本例では、シリコンウェハ上のレジストパターンで、そのラインエンドに±5nmの寸法精度を要求する場合を想定する。また、マスク倍率は4であると仮定する。
周辺パターンの密度が疎な領域(ラインエンドスペースが広い領域)にラインエンドが配置されている場合、ラインエンドMEEF値が1±αの定常範囲を維持している。このとき±5×4/(1±α)≒±20nmであることから、クリアフィールドマスクのラインエンド寸法仕様は「±20nm以内」と設定することができる。
一方、隣接パターンとのスペース間隔が80nmの場合には、±5×4/3.4=±5.9nmの寸法仕様が必要となる。また、ダークフィールドマスクの場合は、スペース間隔が80nmの場合で±5×4/1.4=±14.3nmの寸法仕様が要求される。さらに、図3に示す孤立ライン(1本ライン)の場合、スペース間隔が60nmのときに、±5×4/4.4=±4.5nmの寸法仕様が必要となる。
このように、ラインエンドの態様やマスクの種類に応じて、ラインエンド寸法仕様の適正値が異なる。したがって、これらを一律に緩い仕様、たとえば「±20nm以内」で管理すれば、ラインエンドスペース間隔が200nmより小さい、上記80nmや60nmの箇所では、±5nmの寸法精度を超えて大きくばらつく。
このため、コンタクト不良やライン間ショート、あるいは、リーク増大の不良率が高まる。逆に、これらのばらつきを見越してマージンをとる設計を行うと、逆に、「±20nm以内」の仕様で十分な箇所で無駄な面積が潜在的に存在することになり、これは高密度化の阻害要因となっている。
本発明による実施の形態では、上記のようにフォトマスクにおけるラインエンド寸法の適正管理が可能なことから、これらの不良および無駄な面積発生が生じないという利益が得られる。また、とくにリーク電流の低減によって、半導体デバイス(半導体集積回路)の低電圧化が大きく進展し、また歩留まりが向上する。
本発明は、フォトマスクの製造および半導体デバイス製造の用途に広く適用できる。
(A)は、本発明の実施の形態において、露光実験に用いたテストマスクのマスクパターン形状および測定箇所を示す図である。(B)は、(A)における3つのラインエンド突合せ部のうち中央のラインエンド突合せ部において、マスクパターンをレジストパターンと重ねて示す拡大図である。 ライン本数が3本の場合に、クリアフィールドマスクとダークフィールドマスクのそれぞれの、ラインエンドスペース間隔(設計値)と露光・転写後のシリコンウェハ上のレジストパターン寸法から算出したMEEF値との相関を示すグラフである。 クリアフィールドマスクの露光・転写について、ライン本数を1、3、5本で変化させた場合の実験結果を示すグラフである。 半導体デバイスの製造方法の大まかな流れを示すフローチャートである。 マスクパターンのラインエンド寸法ばらつきに仕様を設定するステップの詳細を示すフローチャートである。 ラインエンドパターンの他の態様例を示す図であり、(A)はセンタージャンクションパターンを示す図、(B)は囲みラインエンドパターンを示す図である。
符号の説明
ST1…仕様設定ステップ、ST2…フォトマスク作製ステップ、ST3…検査ステップ、ST14…マスクパターンのラインエンド寸法測定ステップ、ST15…レジストパターンのラインエンド寸法測定ステップ、ST16…ラインエンドMEEF値の算出ステップ、ST17…フォトマスクのラインエンド寸法仕様の設定ステップ

Claims (12)

  1. フォトマスクの検査のための仕様を設定するステップと、フォトマスクを作製するステップと、フォトマスク上のマスクパターンの寸法を測定し、その測定結果および前記仕様に基づいて前記フォトマスクの合否を判定する検査のステップとを含むフォトマスクの製造方法であって、
    前記仕様を設定するステップにおいて、検査すべきマスクパターンの寸法ばらつき仕様の一つとしてラインエンドの寸法ばらつき仕様を設け、当該ラインエンドの寸法ばらつき規格を決める際に、当該ラインエンドのマスクパターンがレジストに転写されて形成されるレジストパターンについて、そのラインエンドの縮み量を反映した評価パラメータを算出し、当該評価パラメータの値に応じて前記ラインエンドの寸法ばらつき仕様のランクを設定し、
    前記検査のステップにおいて、前記ランクごとに異なる仕様および前記測定結果を用いて、作製された前記フォトマスクの合否を判定する
    フォトマスクの製造方法。
  2. 前記評価パラメータがラインエンドに関するMEEF値である
    請求項1に記載のフォトマスクの製造方法。
  3. 前記ラインエンドの寸法ばらつき仕様のランクは、前記評価パラメータが定常範囲内であるラインエンドに適用される第1ランクと、前記評価パラメータが前記定常範囲から外れるラインエンドに適用され、前記第1ランクより厳しい仕様の第2ランクとを含み、
    前記測定において、前記マスクパターンのラインエンドに関し、その測定結果から算出した前記評価パラメータが前記定常範囲内と判断されるときは前記第1ランクを適用し、前記評価パラメータが前記定常範囲を外れていると判断されるときは前記第2ランクを適用する
    請求項1に記載のフォトマスクの製造方法。
  4. 前記ラインエンドの寸法ばらつき仕様のランクは、前記MEEF値が1程度の定常範囲内のラインエンドに適用される第1ランクと、前記MEEF値が前記定常範囲を外れるラインエンドに適用され、前記第1ランクより厳しい仕様の第2ランクとを含み、
    前記測定において、前記マスクパターンのラインエンドに関し、その測定結果から算出された前記MEEF値が前記定常範囲内と判断されるときは前記第1ランクを適用し、前記MEEF値が前記定常範囲を外れていると判断されるときは前記第2ランクを適用する
    請求項2に記載のフォトマスクの製造方法。
  5. 前記ランクを設定する際に、前記評価パラメータが前記定常範囲から外れる境界の評価パラメータ値と、前記マスクパターンにおけるラインエンドの縮み量により変動する箇所の寸法と、の対応関係を予め求めておき、当該境界の評価パラメータ値に対応する前記寸法を基準として、前記第1および第2ランクを設定する
    請求項3に記載のフォトマスクの製造方法。
  6. 前記ランクを設定する際に、前記MEEF値が前記定常範囲から外れる境界のMEEF値と、前記マスクパターンにおけるラインエンドの縮み量により変動する箇所の寸法と、の対応関係を予め求めておき、当該境界のMEEF値に対応する前記寸法を基準として、前記第1および第2ランクを設定する
    請求項4に記載のフォトマスクの製造方法。
  7. 前記基準となる寸法が、前記マスクパターンにおける2つのラインエンドが離れて配置された箇所のラインエンドスペース間隔の設計値である
    請求項6に記載のフォトマスクの製造方法。
  8. 前記ランクを設定する際に、クリアフィールドマスクに対する前記ランクの仕様を、ダークフィールドマスクに対する前記ランクの仕様より厳しく設定する
    請求項1に記載のフォトマスクの製造方法。
  9. デバイスに転写すべきパターンを有するフォトマスクを製造し、当該フォトマスクを用いて前記パターンを半導体基板上の感光層に転写し、感光層を解像し、解像された感光層を用いてデバイス製造を行う半導体デバイスの製造方法であって、
    前記フォトマスクの製造が、
    前記仕様を設定するステップと、
    前記フォトマスクを作製するステップと、
    前記フォトマスク上のマスクパターンの寸法を測定し、その測定結果に基づいて前記フォトマスクの合否を判定する検査のステップと、を含み、
    前記仕様を設定するステップにおいて、検査すべきマスクパターンの寸法ばらつき仕様の一つとしてラインエンドの寸法ばらつき仕様を設け、当該ラインエンドの寸法ばらつき規格を決める際に、当該ラインエンドのマスクパターンがレジストに転写されて形成されるレジストパターンについて、そのラインエンドの縮み量を反映した評価パラメータを算出し、当該評価パラメータの値に応じて、前記ラインエンドの寸法ばらつき仕様のランクを設定し、
    前記検査のステップにおいて、前記ランクごとに異なる仕様および前記測定結果を用いて、作製された前記フォトマスクの合否を判定し、
    前記合否判定の結果、合格したフォトマスクを用いて前記半導体基板上の前記感光層にパターンの転写を行う
    半導体デバイスの製造方法。
  10. 前記評価パラメータがラインエンドに関するMEEF値である
    請求項9に記載の半導体デバイスの製造方法。
  11. 前記ラインエンドの寸法ばらつき仕様のランクは、前記評価パラメータが定常範囲内であるラインエンドに適用される第1ランクと、前記評価パラメータが前記定常範囲から外れるラインエンドに適用され、前記第1ランクより厳しい仕様の第2ランクとを含み、
    前記測定において、前記マスクパターンのラインエンドに関し、その測定結果から算出した前記評価パラメータが前記定常範囲内と判断されるときは前記第1ランクを適用し、前記評価パラメータが前記定常範囲を外れていると判断されるときは前記第2ランクを適用する
    請求項9に記載の半導体デバイスの製造方法。
  12. 前記ラインエンドの寸法ばらつき仕様のランクは、前記MEEF値が1程度の定常範囲内のラインエンドに適用される第1ランクと、前記MEEF値が前記定常範囲を外れるラインエンドに適用され、前記第1ランクより厳しい仕様の第2ランクとを含み、
    前記測定において、前記マスクパターンのラインエンドに関し、その測定結果から算出された前記MEEF値が前記定常範囲内と判断されるときは前記第1ランクを適用し、前記MEEF値が前記定常範囲を外れていると判断されるときは前記第2ランクを適用する
    請求項10に記載の半導体デバイスの製造方法。
JP2005033208A 2005-02-09 2005-02-09 フォトマスクの製造方法、および、半導体デバイスの製造方法 Expired - Fee Related JP4483612B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005033208A JP4483612B2 (ja) 2005-02-09 2005-02-09 フォトマスクの製造方法、および、半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033208A JP4483612B2 (ja) 2005-02-09 2005-02-09 フォトマスクの製造方法、および、半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006220837A true JP2006220837A (ja) 2006-08-24
JP4483612B2 JP4483612B2 (ja) 2010-06-16

Family

ID=36983217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033208A Expired - Fee Related JP4483612B2 (ja) 2005-02-09 2005-02-09 フォトマスクの製造方法、および、半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4483612B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145263A (ja) * 2010-01-18 2011-07-28 Nuflare Technology Inc 検査装置および検査方法
JP2013046060A (ja) * 2011-08-19 2013-03-04 Asml Netherlands Bv リソグラフィ装置および方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1038812A (ja) * 1996-07-18 1998-02-13 Sony Corp マスク欠陥の検出方法
JPH11218900A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JP2000146850A (ja) * 1998-11-13 2000-05-26 Toshiba Corp パターン欠陥検査方法及びその装置
JP2001174974A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Ind Co Ltd 光学的近接効果補正方法及び光強度シミュレーション方法
JP2002311563A (ja) * 2001-04-17 2002-10-23 Sony Corp 補正テーブルの作成装置及び作成方法、補正テーブル用マスクパターンの作成装置及び作成方法、微細加工用マスクパターンの作成装置及び作成方法、並びに微細加工パターンの形成方法
JP2002323458A (ja) * 2001-02-21 2002-11-08 Hitachi Ltd 電子回路パターンの欠陥検査管理システム,電子回路パターンの欠陥検査システム及び装置
JP2003100324A (ja) * 2001-09-21 2003-04-04 Nissan Motor Co Ltd 燃料電池システム
JP2004012932A (ja) * 2002-06-07 2004-01-15 Canon Inc マスクの製造方法、露光方法及びデバイス製造方法
JP2004151717A (ja) * 2002-09-11 2004-05-27 Asml Masktools Bv フルチップcpl製造におけるcd線形コントロールの方法
JP2004165329A (ja) * 2002-11-12 2004-06-10 Sony Corp 欠陥マスクおよびその製造方法、マスクの欠陥検査方法並びに半導体装置の製造方法
JP2004191957A (ja) * 2002-11-26 2004-07-08 Matsushita Electric Ind Co Ltd マスクパターンの検査方法、検査装置、これに用いられる検査用データおよび検査用データ生成方法
JP2004302110A (ja) * 2003-03-31 2004-10-28 Nec Electronics Corp マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
JP2005500641A (ja) * 2001-08-15 2005-01-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 信号、記憶媒体、斯かる信号を記録する方法及び装置、並びに斯かる信号を再生する方法及び装置
JP2005055563A (ja) * 2003-08-01 2005-03-03 Sony Corp マスク補正プログラム、マスク補正方法およびマスク製造方法
JP2005072309A (ja) * 2003-08-26 2005-03-17 Sony Corp マスクパターン補正方法、露光用マスクおよびマスク製造方法
WO2005040917A2 (en) * 2003-10-07 2005-05-06 Brion Technologies, Inc. System and method for lithography simulation
WO2005057438A2 (en) * 2003-12-04 2005-06-23 Kla-Tencor Technologies Corp. Flagging reticle layout data

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1038812A (ja) * 1996-07-18 1998-02-13 Sony Corp マスク欠陥の検出方法
JPH11218900A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JP2000146850A (ja) * 1998-11-13 2000-05-26 Toshiba Corp パターン欠陥検査方法及びその装置
JP2001174974A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Ind Co Ltd 光学的近接効果補正方法及び光強度シミュレーション方法
JP2002323458A (ja) * 2001-02-21 2002-11-08 Hitachi Ltd 電子回路パターンの欠陥検査管理システム,電子回路パターンの欠陥検査システム及び装置
JP2002311563A (ja) * 2001-04-17 2002-10-23 Sony Corp 補正テーブルの作成装置及び作成方法、補正テーブル用マスクパターンの作成装置及び作成方法、微細加工用マスクパターンの作成装置及び作成方法、並びに微細加工パターンの形成方法
JP2005500641A (ja) * 2001-08-15 2005-01-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 信号、記憶媒体、斯かる信号を記録する方法及び装置、並びに斯かる信号を再生する方法及び装置
JP2003100324A (ja) * 2001-09-21 2003-04-04 Nissan Motor Co Ltd 燃料電池システム
JP2004012932A (ja) * 2002-06-07 2004-01-15 Canon Inc マスクの製造方法、露光方法及びデバイス製造方法
JP2004151717A (ja) * 2002-09-11 2004-05-27 Asml Masktools Bv フルチップcpl製造におけるcd線形コントロールの方法
JP2004165329A (ja) * 2002-11-12 2004-06-10 Sony Corp 欠陥マスクおよびその製造方法、マスクの欠陥検査方法並びに半導体装置の製造方法
JP2004191957A (ja) * 2002-11-26 2004-07-08 Matsushita Electric Ind Co Ltd マスクパターンの検査方法、検査装置、これに用いられる検査用データおよび検査用データ生成方法
JP2004302110A (ja) * 2003-03-31 2004-10-28 Nec Electronics Corp マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
JP2005055563A (ja) * 2003-08-01 2005-03-03 Sony Corp マスク補正プログラム、マスク補正方法およびマスク製造方法
JP2005072309A (ja) * 2003-08-26 2005-03-17 Sony Corp マスクパターン補正方法、露光用マスクおよびマスク製造方法
WO2005040917A2 (en) * 2003-10-07 2005-05-06 Brion Technologies, Inc. System and method for lithography simulation
WO2005057438A2 (en) * 2003-12-04 2005-06-23 Kla-Tencor Technologies Corp. Flagging reticle layout data
JP2007513385A (ja) * 2003-12-04 2007-05-24 ケーエルエー・テンコール・テクノロジーズ・コーポレーション レチクル・レイアウト・データをシミュレートし、レチクル・レイアウト・データを検査し、レチクル・レイアウト・データの検査プロセスを生成する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011145263A (ja) * 2010-01-18 2011-07-28 Nuflare Technology Inc 検査装置および検査方法
JP2013046060A (ja) * 2011-08-19 2013-03-04 Asml Netherlands Bv リソグラフィ装置および方法

Also Published As

Publication number Publication date
JP4483612B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
US10012898B2 (en) EUV mask for monitoring focus in EUV lithography
CN110007554B (zh) 光学邻近修正方法及掩膜版的制作方法
US6924068B2 (en) Photomask fabrication method, photomask, and exposure method thereof
KR100429879B1 (ko) 포토마스크 제조시 현상 단계에서 발생하는 선폭 변화를보정하여 노광하는 방법 및 이를 기록한 기록매체
US7820346B2 (en) Method for collecting optical proximity correction parameter
KR100374635B1 (ko) 포토마스크의 식각시 발생하는 로딩효과로 인한선폭변화를 보정하여 노광하는 방법 및 이를 기록한기록매체
CN110750038A (zh) 掩膜版和标准片及对准图形误差补偿方法
JP4483612B2 (ja) フォトマスクの製造方法、および、半導体デバイスの製造方法
CN116203808B (zh) 套刻误差的量测方法及套刻标记
JP2006235080A (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
JP3284102B2 (ja) マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法
US7912275B2 (en) Method of evaluating a photo mask and method of manufacturing a semiconductor device
KR100801737B1 (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
US8198105B2 (en) Monitor for variation of critical dimensions (CDs) of reticles
CN116560192A (zh) 光学邻近修正方法
Lin et al. Inverse lithography technology at chip scale
KR101113325B1 (ko) 광근접 보정 검증 방법
US20080044739A1 (en) Correction Of Resist Critical Dimension Variations In Lithography Processes
WO2023015596A1 (zh) 一种半导体器件制作方法、设备、半导体曝光方法及系统
JP4091271B2 (ja) フォトマスクの製造方法
US8533638B2 (en) Post-optical proximity correction photoresist pattern collapse rule
KR20100001136A (ko) 광학 근접 효과 보정의 검증 방법
JP2009251500A (ja) パターンの検証方法、パターンの形成方法、半導体装置の製造方法及びプログラム
JP2003262947A (ja) エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
Xu et al. Improving OPC model accuracy of dry resist for low k1 EUV patterning

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees