KR20100001136A - 광학 근접 효과 보정의 검증 방법 - Google Patents

광학 근접 효과 보정의 검증 방법 Download PDF

Info

Publication number
KR20100001136A
KR20100001136A KR1020080060935A KR20080060935A KR20100001136A KR 20100001136 A KR20100001136 A KR 20100001136A KR 1020080060935 A KR1020080060935 A KR 1020080060935A KR 20080060935 A KR20080060935 A KR 20080060935A KR 20100001136 A KR20100001136 A KR 20100001136A
Authority
KR
South Korea
Prior art keywords
layout
pattern
optical proximity
threshold
simulation
Prior art date
Application number
KR1020080060935A
Other languages
English (en)
Other versions
KR101095062B1 (ko
Inventor
박대진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080060935A priority Critical patent/KR101095062B1/ko
Publication of KR20100001136A publication Critical patent/KR20100001136A/ko
Application granted granted Critical
Publication of KR101095062B1 publication Critical patent/KR101095062B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에서는 광학 근접 효과 보상의 검증 방법을 개시한다.
본 발명의 광학 근접 효과 보상의 검증 방법은 목표 레이아웃에 대해 광학 근접 효과 보정을 수행하는 단계와 상기 광학 근접 효과 보정 완료된 OPC 레이아웃에 대해 ADI(after development inspection) 시뮬레이션을 실시하는 단계와 상기 ADI 시뮬레이션을 통해 얻어진 이미지에 대한 문턱 플롯(threshold plot)을 측정하는 단계 및 상기 문턱 플롯을 이용하여 결함을 검출하는 단계를 포함하는 것을 특징으로 한다.
광학 근접 효과 보상 검증, 문턱 플롯(threshold plot)

Description

광학 근접 효과 보정의 검증 방법{Method for verifing of optical proximity correction}
본 발명은 광학 근접 효과 보정 후의 검증 방법에 관한 것으로, 광학 근접 효과 보정이 완료된 OPC 레이아웃에 대한 검증방법에 관한 것이다.
노광 마스크에 형성된 패턴을 반도체 기판에 옮기 위한 기술로는 일반적으로 광학 리소그래피 기술이 사용되고 있다.
광학 리소그래피 공정을 통하여 다수개의 렌즈, 필터, 미러를 포함하는 광학 렌즈들을 통과한 노광원이 노광 마스크의 개구 영역을 통과하여 반도체 기판 상에 도포된 감광막을 노광시킴으로써 노광 마스크에 형성된 여러 패턴과 동일한 형상의 감광막 패턴을 형성한다.
감광막 패턴을 식각마스크로 감광막 하부에 형성된 피식각층을 식각함으로써 원하는 패턴의 반도체 소자를 형성한다.
이때, 반도체 소자가 고집적화됨으로 인한 디자인 룰(design rule)의 감소로 패턴의 크기 및 간격이 점차 감소함에 따라 반도체 소자 패턴의 크기가 광원의 파장에 근접해져 빛의 회절 및 간섭의 영향으로 노광 마스크에 형성된 패턴의 형태로 형성되지 못하고 왜곡되어 형성된다.
이러한 현상을 광 근접 효과(OPE:optical proximity effect)라고 하는데, 패턴의 크기 및 간격이 동일하지 못한 경우 광 근접 효과는 더욱 극대화되어 패턴의 코너부 또는 모서리 부분에 노광원이 과노광(over explosure) 또는 부족노광(under explosure)될 수 있으며, 이로 인해 코너부 또는 모서리 부분의 마스크 패턴은 웨이퍼 상에서 왜곡되어 라운딩 될 수 있다.
이와 같은 영향으로 인해 패턴이 변형되거나 시프트(shift)되어, 상부 레이어와 하부 레이어의 오버랩 마진이 줄어들 수 있는 부분 즉, 회로 패턴에 접속되는 콘택홀 패턴과 같이 중요한 부분의 경우에는 회로 패턴과 콘택홀이 접속되지 않거나 접속되는 영역이 줄어들게 되어 반도체 소자의 특성에도 좋지 않은 영향을 미칠 수 있다.
이러한 광 근접 효과를 극복하기 위하여 여러 방법들이 제시되고 있는데, 그 중 하나는 여러 광학 현상에 영향을 최대한 받지 않고 노광 마스크의 패턴대로 반도체 기판에 구현되도록 노광 마스크 패턴에 해상도 이하의 작은 패턴들을 추가하거나 삭제하는 방법을 사용하는 광 근접 효과 보정(OPC;optical proximity correction) 방법이다.
상술한 바와 같이 광 근접 효과가 보정된 종래 기술에 따른 노광 마스크의 제작 방법은 다음과 같다.
먼저, 목표 레이아웃을 설계하고 이를 광 근접 효과 보정한다.
이때, 광 근접 효과 보정의 방법으로 목표 레이아웃의 형태대로 구현되도록 하기 위하여, 예를들면 라인 앤드 처리(line end treatment)와 같이 라인 패턴의 끝 부분(line end)이 라운딩 되는 문제를 극복하기 위해 코너 세리프 패턴 또는 해머 패턴을 추가할 수 있다.
또한, 패턴 밀도에 따른 패턴의 선폭 변화를 최소화하기 위해 목표 패턴(target pattern)의 주변에 다수의 산란바(sub resolution scattering bar)를 추가할 수 있다.
그리고, OPC 프로그램은 리소그래피 엔지니어의 경험을 규칙(rule)으로 정리하여 레이아웃을 보정하는 규칙 기반 방법(rule based method)과 리소그래피 시스템의 수학적 모델을 사용하여 레이아웃을 보정하는 모델 기반 방법(model based method)으로 구분될 수 있다.
상술한 것과 같은 여러 방법을 통하여 광 근접 효과가 보정된 후에도 예상되는 취약지점(weak point)을 검출하는데, 이는 모델 기반 검증(MBV;model based verification)을 통하여 이루어진다.
모델 기반 검증은 광 근접 효과 보정이 이루어진 설계 레이아웃이 노광 마스크로 제작되어 이를 이용한 리소그래피 공정으로 반도체 기판에 형성되었을 때, 반도체 기판 상에서 패턴 불량이 발생할 수 있는 지역을 검증하는 것이다.
이와 같은 모델 기반 검증은 상부패턴 또는 하부패턴의 라인 패턴과 이와 접속되는 콘택홀 패턴 사이에서 이루어질 수 있는데, 콘택홀 패턴이 원형 또는 타원형일 경우에는 라인 패턴과 콘택홀 패턴이 가지고 있는 오버랩 정도를 스펙화하여 이루어질 수 있다.
즉, 라인 패턴과 접속되는 콘택홀 패턴의 오버랩이 벗어난 거리 또는 벗어난 면적을 스펙화하여 이루어진다.
그러나 이때, 콘택홀의 패턴이 원형 또는 타원형이 아닌 라인 타입이거나 트렌치인 경우에는 종래와 같이 라인 패턴과의 오버랩 면적 또는 벗어난 거리를 측정함으로써 검증이 이루어질 수 없는 문제점이 있다.
본 발명에서는 라인 타입의 홀 또는 트렌치가 이와 접속되는 라인 패턴과의 오버랩 면적 또는 벗어난 거리를 정확하게 측정할 수 없어 검증이 정확하게 이루어지지 않는 문제를 해결하고자 한다.
본 발명의 광학 근접 효과 보정의 검증 방법은 목표 레이아웃에 대해 광학 근접 효과 보정을 수행하는 단계와
상기 광학 근접 효과 보정 완료된 OPC 레이아웃에 대해 ADI(after development inspection) 시뮬레이션을 실시하는 단계와
상기 ADI 시뮬레이션을 통해 얻어진 이미지에 대한 문턱 플롯(threshold plot)을 측정하는 단계 및
상기 문턱 플롯을 이용하여 결함을 검출하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 ADI 시뮬레이션은 웨이퍼 상에 감광막 패턴의 이미지를 구현하기 위한 시뮬레이션을 포함하는 것을 특징으로 한다.
그리고, 상기 문턱 플롯은 문턱 레벨 기준값을 중심으로 상기 감광막 패턴이 형성되는 지점 및 상기 감광막 패턴이 형성되지 않는 지점으로 나뉘어 나타나는 것을 특징으로 한다.
또한, 상기 문턱 플롯을 이용하여 결함을 검출하는 단계는 라인 타입의 홀 또는 트렌치 OPC 레이아웃의 ADI 시뮬레이션에 대한 문턱 플롯과 상기 라인 타입의 홀 또는 트렌치와 중첩되는 라인 패턴 OPC 레이아웃의 ADI 시뮬레이션에 대한 문턱 플롯을 오버랩시켜 상기 문턱 레벨 기준값을 중심으로 검출하는 것을 특징으로 한다.
이때, 상기 라인 패턴의 OPC 레이아웃은 게이트 레이아웃을 포함하는 것을 특징으로 한다.
그리고, 상기 라인 타입의 홀 또는 트렌치 OPC 레이아웃은 리세스 게이트 레이아웃을 포함하는 것을 특징으로 한다.
본 발명의 광학 근접 효과 보정의 검증 방법은 라인 타입의 홀 또는 트렌치가 라인 패턴과 접속되는 접속되는 경우와 같이 CD 변동이나 오버랩 마진이 취약한 반도체 소자에 대하여 보다 정확하게 검증을 수행할 수 있는 장점이 있다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 광학 근접 효과 보정의 검증 방법에 대한 순서도이다.
먼저, 목표 레이아웃을 설계한다(S1).
이때, 목표 레이아웃은 웨이퍼 상에 구현하고자 하는 목표 패턴의 레이아웃을 설계하는 과정으로 이해할 수 있다.
그 다음, 목표 레이아웃에 대해 광학 근접 효과 보정을 수행한다(S2).
이때, 광학 근접 효과 보정은 목표 레이아웃의 형태로부터 왜곡되지 않은 형태의 웨이퍼 이미지를 얻기 위한 작업으로, 웨이퍼 이미지를 얻는 과정을 묘사하기 위해 테스트 패턴의 데이터를 이용한 캘리브리이션을 수행한 후, 노광 공정 중에 발생할 수 있는 광학 근접 효과 등과 같은 영향을 고려하여 모델링하는 과정이 포함될 수 있다.
그 다음, 목표 레이아웃이 광학 근접 효과 보정된 OPC 레이아웃에 대해 ADI(after developmet inspection) 시뮬레이션을 실시한다(S3).
ADI 시뮬레이션은 노광 공정 중에 발생할 수 있는 광학 근접 효과 등과 같은 영향을 고려한 모델링을 통하여 이루어진 감광막 패턴의 시뮬레이션이 될 수 있다.
이때, 광학 근접 효과가 완료된 라인 패턴의 레이아웃은 실시예로서 게이트 레이아웃으로 하고, 이와 접속되는 광학 근접 효과가 완료된 라인 타입의 홀 또는 트렌치의 레이아웃은 실시예로서 리세스 게이트 레이아웃으로 한다.
하지만, 반드시 이에 한정되는 것이 아니라 CD 변동이 심한 라인 패턴이나 오버랩 마진이 취약한 형태의 패턴 등으로 변경 가능하다.
상술한 단계에서 얻어진 광학 근접 효과 보정이 완료된 게이트 레이아웃(이하, '게이트 OPC 레이아웃'이라 한다.)의 ADI 시뮬레이션 이미지와 광학 근접 효과 보정이 완료된 리세스 게이트 레이아웃(이하, '리세스 게이트 OPC 레이아웃'이라 한다.)의 ADI 시뮬레이션 이미지를 오버랩 시켜보면 다음과 같이 나타난다.
도 2는 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지와 리세스 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지가 오버랩된 이미지이다.
도 2를 참조하면, 셀 어레이 영역의 중심부에서는 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지(101)가 리세스 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지(102)를 완전히 감싸고 있어 두 이미지가 일치하고 있음을 확인할 수 있다.
하지만, 셀 어레이 영역의 외곽부에서는 리세스 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지(102)가 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지(101)의 바깥쪽으로 많이 벗어나 두 이미지가 일치하고 있지 않음을 확인할 수 있다.
그 다음, 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지 및 리세스 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지에 대한 문턱 플롯(threshold plot)을 측정한다(S4).
이때, 게이트 OPC 레이아웃 및 리세스 게이트 OPC 레이아웃 ADI 시뮬레이션 이미지는 웨이퍼에 구현될 감광막 패턴을 예측하기 위한 시뮬레이션 이미지가 될 수 있다.
또한, 문턱 플롯은 도 2의 ADI 시뮬레이션 이미지에 대한 이미지 프로파일(image profile)을 나타낸 것으로, ADI 시뮬레이션 이미지를 통하여 예측가능한 감광막 패턴을 이용하여 감광막 패턴의 형성 여부를 확인할 수 있는 그래프이다.
문턱 플롯의 문턱 레벨 기준값이 되는 지점은 감광막 패턴이 형성되는 상대적인 기준점으로 감광막이 형성되는 최적의 에너지 레벨로 이해될 수 있다.
문턱 레벨 기준값을 0.5라 하면, 문턱 레벨 기준값이 0.5 이하인 지점에서는 감광막 패턴이 형성되는 것이고, 문턱 레벨 기준값이 0.5를 초과한 지점에서는 감 광막 패턴이 형성되지 않는 것으로 이해될 수 있다.
본 발명에서는 문턱 레벨 기준값을 0.5로하지만 반드시 그러한 것은 아니고 변경가능하다.
그 다음, 상기 문턱 플롯을 이용하여 결함을 검출한다(S5).
도 3은 게이트 OPC 레이아웃에 대한 감광막 패턴 및 리세스 게이트 OPC 레이아웃에 대한 감광막 패턴의 문턱 플롯이고, 도 4는 게이트 OPC 레이아웃 및 리세스 게이트 OPC 레이아웃의 셀 어레이 중심부를 나타낸 문턱 플롯이고, 도 5는 게이트 OPC 레이아웃 및 리세스 게이트 OPC 레이아웃의 셀 어레이 외곽부를 나타낸 문턱 플롯이다.
도 3을 참조하면, 먼저 게이트 OPC 레이아웃의 감광막 패턴에 대한 문턱 플롯(201)에서 문턱 레벨 기준값이 0.5 이하인 지점은 후에 게이트 패턴을 형성하기 위한 감광막 패턴이 형성된 부분이고, 문턱 레벨 기준값이 0.5를 초과한 지점은 감광막 패턴이 형성되지 않는 부분으로 이해될 수 있다.
이와 마찬가지로 리세스 게이트 OPC 레이아웃의 감광막 패턴에 대한 문턱 플롯(202)에서 문턱 레벨 기준값이 0.5 이하인 지점은 후에 리세스 게이트가 형성되지 않기 위해 감광막 패턴이 형성된 부분이고, 문턱 레벨 기준값 0.5 초과인 지점은 후에 리세스 게이트를 형성하기 위해 감광막 패턴이 형성되지 않는 부분으로 이해될 수 있다.
상술한 바를 참조하여 도 3을 다시한번 살펴보면, 셀 어레이 중심부에서는 게이트 OPC 레이아웃의 감광막 패턴과 리세스 게이트 OPC 레이아웃의 감광막 패턴 의 문턱 플롯이 일정간격으로 교차되어 있어, 리세스 게이트의 감광막 패턴이 형성되지 않은 부분에 게이트의 감광막 패턴이 형성되어 있음을 확인할 수 있다.
하지만, 셀 어레이 외곽부에서는 게이트 OPC 레이아웃의 감광막 패턴과 리세스 게이트 OPC 레이아웃의 감광막 패턴에 대한 문턱 플롯이 일정간격으로 교차되지 않아, 게이트의 감광막 패턴은 리세스 게이트의 감광막 패턴이 형성되지 않은 부분 즉, 리세스 게이트가 형성된 부분을 감싸고 있지 못하고 있음을 확인할 수 있다.
도 4를 참조하여, 셀 어레이 중심부의 문턱 플롯을 자세히 살펴보면, 게이트 OPC 레이아웃의 감광막 패턴에 대한 문턱 플롯(201)이 문턱 레벨 기준값 0.5 이하인 부분 즉, 게이트 패턴이 형성된 부분은 리세스 게이트 OPC 레이아웃의 감광막 패턴에 대한 문턱 플롯(202)이 문턱 레벨 기준값 0.5를 초과한 부분 즉, 리세스 게이트가 형성된 부분을 포함하고 있다.
이는 리세스 게이트가 형성된 부분과 게이트가 접속되도록 형성되어 있음으로 이해될 수 있다.
도 5를 참조하여, 셀 어레이 외곽부의 문턱 플롯을 자세히 살펴보면, 리세스 게이트 OPC 레이아웃의 감광막 패턴에 대한 문턱 플롯(202)이 문턱 레벨 기준값 0.5를 초과한 지점에서 게이트 OPC 레이아웃의 감광막 패턴에 대한 문턱 플롯(201)도 문턱 레벨 기준값 0.5를 초과하고 있기 때문에 리세스 게이트가 형성된 부분과 접속되도록 게이트 패턴이 형성되는 것이 아니라, 리세스 게이트에서 (a) 만큼 벗어나 형성되어 있음을 확인할 수 있다.
이는 리세스 게이트가 형성된 부분과 게이트가 접속되지 않도록 형성되어 있 음으로 이해될 수 있다.
이와 같이, 광 근접 효과가 보정된 라인 패턴과 이와 접속되는 라인 타입의 홀 또는 트렌치의 레이아웃에 대하여 시뮬레이션을 수행한 후, 감광막 패턴에 대한 문턱 플롯을 이용하여 접속되지 않은 부분에 대한 결함을 검출할 수 있다.
도 1은 본 발명에 따른 광학 근접 효과 보정의 검증 방법에 대한 순서도.
도 2는 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지와 리세스 게이트 OPC 레이아웃의 ADI 시뮬레이션 이미지가 오버랩된 이미지.
도 3은 게이트 OPC 레이아웃에 대한 감광막 패턴 및 리세스 게이트 OPC 레이아웃에 대한 감광막 패턴의 문턱 플롯.
도 4는 게이트 OPC 레이아웃 및 리세스 게이트 OPC 레이아웃의 셀 어레이 중심부를 나타낸 문턱 플롯.
도 5는 게이트 OPC 레이아웃 및 리세스 게이트 OPC 레이아웃의 셀 어레이 외곽부를 나타낸 문턱 플롯.

Claims (6)

  1. 목표 레이아웃에 대해 광학 근접 효과 보정을 수행하는 단계;
    상기 광학 근접 효과 보정 완료된 OPC 레이아웃에 대해 ADI(after development inspection) 시뮬레이션을 실시하는 단계;
    상기 ADI 시뮬레이션을 통해 얻어진 이미지에 대한 문턱 플롯(threshold plot)을 측정하는 단계; 및
    상기 문턱 플롯을 이용하여 결함을 검출하는 단계를 포함하는 것을 특징으로 하는 광학 근접 효과 보정의 검증 방법.
  2. 제 1항에 있어서,
    상기 ADI 시뮬레이션은 웨이퍼 상에 감광막 패턴의 이미지를 구현하기 위한 시뮬레이션을 포함하는 것을 특징으로 하는 광학 근접 효과 보정의 검증 방법.
  3. 제 2항에 있어서,
    상기 문턱 플롯은 문턱 레벨 기준값을 중심으로 상기 감광막 패턴이 형성되는 지점 및 상기 감광막 패턴이 형성되지 않는 지점으로 나뉘어 나타나는 것을 특징으로 하는 광학 근접 효과 보정의 검증 방법.
  4. 제 1항에 있어서,
    상기 문턱 플롯을 이용하여 결함을 검출하는 단계는
    라인 타입의 홀 또는 트렌치 OPC 레이아웃의 ADI 시뮬레이션에 대한 문턱 플롯과 상기 라인 타입의 홀 또는 트렌치와 중첩되는 라인 패턴 OPC 레이아웃의 ADI 시뮬레이션에 대한 문턱 플롯을 오버랩(overlap)시켜 상기 문턱 레벨 기준값을 중심으로 검출하는 것을 특징으로 하는 광학 근접 효과 보정의 검증 방법.
  5. 제 4항에 있어서,
    상기 라인 패턴의 OPC 레이아웃은 게이트 레이아웃을 포함하는 것을 특징으로 하는 광학 근접 효과 보정의 검증 방법.
  6. 제 4항에 있어서,
    상기 라인 타입의 홀 또는 트렌치의 OPC 레이아웃은 리세스 게이트 레이아웃을 포함하는 것을 특징으로 하는 광학 근접 효과 보정의 검증 방법.
KR1020080060935A 2008-06-26 2008-06-26 광학 근접 효과 보정의 검증 방법 KR101095062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080060935A KR101095062B1 (ko) 2008-06-26 2008-06-26 광학 근접 효과 보정의 검증 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080060935A KR101095062B1 (ko) 2008-06-26 2008-06-26 광학 근접 효과 보정의 검증 방법

Publications (2)

Publication Number Publication Date
KR20100001136A true KR20100001136A (ko) 2010-01-06
KR101095062B1 KR101095062B1 (ko) 2011-12-20

Family

ID=41811468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080060935A KR101095062B1 (ko) 2008-06-26 2008-06-26 광학 근접 효과 보정의 검증 방법

Country Status (1)

Country Link
KR (1) KR101095062B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042432A (ko) 2015-10-08 2017-04-19 삼성전자주식회사 포토레지스트 패턴의 검사 방법
KR20210028798A (ko) 2019-09-04 2021-03-15 삼성전자주식회사 반도체 장치의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237745B (en) * 2001-12-19 2005-08-11 Sony Corp Mask pattern correction apparatus and mask pattern correction method

Also Published As

Publication number Publication date
KR101095062B1 (ko) 2011-12-20

Similar Documents

Publication Publication Date Title
CN101311825B (zh) 修正光学邻近效应的方法
CN110032037B (zh) 光学邻近修正方法及掩膜版的制作方法
US8261214B2 (en) Pattern layout creation method, program product, and semiconductor device manufacturing method
US8103995B2 (en) Method for OPC correction
WO2004104700A1 (ja) パターン寸法補正装置及び方法、フォトマスク及び試験用フォトマスク
US20170052452A1 (en) Method for Verifying a Pattern of Features Printed by a Lithography Process
US8266555B2 (en) Method for manufacturing an exposure mask
KR20070001268A (ko) 리소그래피 시스템에서 조사기의 조도 프로파일을 결정하는장치 및 그 제조방법
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
US20080052660A1 (en) Method of correcting a designed pattern of a mask
KR101095062B1 (ko) 광학 근접 효과 보정의 검증 방법
JP2006235080A (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
US7562333B2 (en) Method and process for generating an optical proximity correction model based on layout density
KR101033225B1 (ko) 패턴 레이아웃을 광근접효과보정하는 방법
KR20090071736A (ko) 식각 바이어스 모델링을 이용한 광학적 근접 효과 보정방법
KR20090000868A (ko) 광 근접효과 보정방법
KR20110001134A (ko) 광학 근접 효과 보상 방법
KR101160010B1 (ko) 광학 근접 효과 보정 방법
JP2010122438A (ja) リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置
US8146022B2 (en) Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program
KR20100025822A (ko) 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법
US8042068B2 (en) Method for processing optical proximity correction
KR20090110553A (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
KR20080000976A (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
KR20090032293A (ko) 모델 베이스 광 근접 효과 보정을 이용한 마스크 제조방법및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee