JP2010122438A - リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 - Google Patents

リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 Download PDF

Info

Publication number
JP2010122438A
JP2010122438A JP2008295659A JP2008295659A JP2010122438A JP 2010122438 A JP2010122438 A JP 2010122438A JP 2008295659 A JP2008295659 A JP 2008295659A JP 2008295659 A JP2008295659 A JP 2008295659A JP 2010122438 A JP2010122438 A JP 2010122438A
Authority
JP
Japan
Prior art keywords
pattern
region
simulation
simulation model
lithography simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008295659A
Other languages
English (en)
Inventor
Yoshihiro Kato
順大 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008295659A priority Critical patent/JP2010122438A/ja
Publication of JP2010122438A publication Critical patent/JP2010122438A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】半導体のレイアウトパターンのシミュレーションモデルの精度を適切に検証する技術を提供する。
【解決手段】半導体装置のパターンの設計データに基づいて、複数のリソグラフィシミュレーションモデルを用いたシミュレーションを実行することにより複数のシミュレーションパターンを生成する。半導体装置のパターンに対して、2以上の指定領域と、それらの指定領域の各々に対して互いに異なる重みとを指定する。複数のシミュレーションパターンの各々について半導体装置の実パターンとのずれの重み付け平均値を算出する。
【選択図】図10

Description

本発明は、リソグラフィシミュレーションの誤差の評価に関する。
半導体装置の微細加工において、リソグラフィ技術が用いられている。リソグラフィ工程においてPR(photoresist)露光現像により形成されたパターンにおいて、光学近接効果等の影響によって、設計データを作成する際に意図したパターンに対して無視できないずれが生じる場合がある。例えば、細長い長方形のマスクパターンの場合、PR露光現像によって実際に形成されるパターンは、マスクパターンとは異なる形状となる。特に長辺方向の長さは短くなる傾向がある。
近年の半導体回路の微細化に伴い、リソグラフィ・エッチング工程における不良を防ぐために、回路図形パターンがウエハ上に露光転写された時に形成されるパターンを予測するためのシミュレーション技術の重要性が増している。
シミュレーションは、具体的には以下のように行われる。リソグラフィシミュレーション用のソフトウェアがインストールされたコンピュータにマスクパターンの形状を示す設計データを入力すると、所定のモデルに基づいて、実際に形成されるパターンを推測した結果であるシミュレーションパターンが計算され出力される。
シミュレーションに用いられるモデルの特性を検証することが求められる。実パターンとシミュレーションパターンを比較することにより、モデルの特性を検証するモデル校正が行われる。図1は、モデル校正の説明図である。レイアウトパターンの設計データ101が作成される。この設計データ101に基づいて半導体ウエハが加工されて実パターン102が形成される。この実パターン102をSEM(Scanning Electron Microscope)等により撮像することにより、実パターンの画像であるSEM像104が得られる。一方、所定のリソグラフィシミュレーションモデルに基づいて、設計データ101からシミュレーションパターン103が計算される。SEM像104とシミュレーションパターン103の対応する領域を重ね合わせた重ね合わせデータ105を生成して互いのずれを測定することにより、シミュレーションの精度を認識することができる。
特許文献1には、パターン形状評価に関する技術が記載されている。この文献によれば、パターン内の特定の場所に評価領域を設定し、その評価領域内のパターンの形状に異常があるか否かが評価される。そのため、パターン内のあまり重要でない部分の形状誤差によりパターン全体がNGとみなされるような不具合が起きなくなり、パターンの製造歩留まりが向上する。
特開2007−121181号公報
シミュレーションパターンは、マスクパターンによって完全には決まらず、シミュレーションモデルに依存するばらつきを有する。PR露光現像後のパターンをうまく再現するために、レイアウトパターンの特性に適合したモデルを選択することが望まれる。
PR露光現像後の実パターンのマスクパターンに対するずれの許容量は、領域によって異なる。例えば、MOSトランジスタのゲート電極のゲート幅は、ゲート長よりも高精度に加工されることが要求される。そのため、シミュレーションに要求される精度も領域によって異なる。すなわち、実パターンとシミュレーションパターンは全ての領域で同じ精度で一致する必要はない。むしろ両者が中途半端な精度で全体的に一致しているよりも、製造誤差が製品の特性に及ぼす影響が大きい領域でより高精度に一致するモデルを採用することが望まれる。そのような特性を有するモデルを選別するためのモデル検証方法が望まれる。
図2は、複数のモデルから望ましい特性のモデルを選別するためのモデル検証方法として考えられる工程の一例を示す。なお、以下は発明者の考察に基づく。設計データ101に基づいてウエハに形成された実パターン102を電子顕微鏡で撮影することによりSEM像104を取得する(S101)。複数のシミュレーションモデル候補が作成される(S102)。複数のシミュレーションモデル候補の各々を用いてシミュレーションを実行することにより、複数のシミュレーションパターン103を得る(S103)。
設計データに含まれるレイアウトパターン上の領域に対して、高精度の加工が要求される領域を選択して、評価対象領域として設定する(S105)。評価対象領域に関して、複数のシミュレーションパターン103の各々についてSEM像104との誤差を示す誤差指標を算出する(S106)。誤差指標が最小のモデル候補を、最適なモデルとして選択する(S107)。この最適なモデルの誤差指標が十分に小さいか否かを判定する(S108)。判定の結果、十分な精度が得られないモデルであると判定されると、シミュレーションモデル候補の作成からやり直す(S108No)。判定の結果、十分な精度が得られたと判定されると(S108Yes)、そのモデルが以降のシミュレーションで用いるモデルとして採用される(S109)。
図3は、モデル検証方法において用いられるデータと実行される処理の関係を示すフローチャートである。
設計データ101(設計の理想形状)に基づいて、ウエハ上に実パターン102が形成される。実パターンを電子顕微鏡で撮影することによりSEM像104が得られる(S110)。一方、設計データ101に基づいて、予め用意されたシミュレーションモデル112を用いてシミュレーションを行うことにより、シミュレーションパターン103が得られる(S111)。
誤差を測定する対象領域を示す誤差測定箇所データ114を用いて、評価対象領域のSEM像104とシミュレーションパターン103とを重ね合わせて、両者の対象領域における誤差を測定して誤差データ115を生成する(S112)。
高精度の加工が要求される評価対象領域を示す評価対象領域データ116を用いて、評価対象領域に対応する部分の誤差データ115を用いて誤差評価が行われる(S113)。この誤差評価の結果に対して2乗平均などの統計処理を行うことにより、誤差指標117が得られる(S114)。複数のモデルの各々に対してこの誤差指標117を算出して比較することにより、高精度が要求される評価対象領域において実パターンと高精度で一致するシミュレーションモデルを得ることができる。
しかしながら、このようなモデル検証方法には、以下に示すような問題がある。図4Aは、設計データに基づいて形成されたパターンのSEM像121の一例を示す。図4Bは、同じ設計データに基づき、上記の方法で選択された最適モデルを用いて得られたシミュレーションパターン124の一例を示す。この最適モデルは、評価対象領域120に含まれる一致箇所122において、シミュレーション結果が実パターンと高精度に一致するように最適化されている。つまり、最適モデルは、評価対象領域120に含まれない箇所を無視した誤差評価に基づいて決定される。そのため、高精度な加工が要求される評価対象領域120では実パターンと高精度に一致するが、それほど高精度な加工が要求されないため評価対象領域120として指定されない箇所では、実パターンに対してずれの大きい不一致箇所が発生するモデルであっても良いモデルとして選択される可能性が生じる。
以下に、[発明を実施するための最良の形態]で使用される番号を括弧付きで用いて、[課題を解決するための手段]を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明によるリソグラフィシミュレーションモデルの検証方法は、半導体装置のパターンの設計データ(101)に基づいて、複数のリソグラフィシミュレーションモデル(15a)を用いたシミュレーションを実行することにより複数のシミュレーションパターン(103)を生成する工程(S3)と、半導体装置の実パターンの画像(104)を取得する工程(S1)と、半導体装置のパターンに対して、2以上の指定領域(R1、R2、R3)と、2以上の指定領域の各々に対して異なる重みとを指定する工程(S5)と、重みを用いて、複数のシミュレーションパターン(103)の各々について実パターン(102)とのずれの重み付け平均値を算出する工程(S6)とを備える。
本発明によれば、領域毎に必要とされるシミュレーション精度を有する、シミュレーションモデルを選択することが可能となる技術が提供される。
以下、図面を参照して本発明の実施形態について詳細に説明する。図5は、本実施形態において、シミュレーションモデルを評価するために用いられる誤差評価の重み付けデータの一例を示す。この重み付けデータは、設計データにおいて設計される対象領域の中に指定される2以上の評価対象領域を指定領域として指定する領域データと、その評価対象領域の各々に対して付与される重み値のデータとを対応づけるデータである。
各種の評価対象領域のうち高精度な加工が要求される高精度領域R3には、大きい重み値1が設定される。各種の評価対象領域のうち比較的低精度の加工が要求される低精度領域R1には、小さい重み値0.1が設定される。パターンが形成されない余白領域など評価の対象外の非対象領域R4には、重み値0が設定される。この例では評価対象領域に0.1と1の2段階の重み値が設定されたが、3段階以上の正の実数値が重み値として設定されてもよい。
このような重み付けデータを用いたシミュレーションモデル評価について、図6Aを参照して説明する。図6Aは、パターンが形成される領域の一部について、重み付けデータと、SEM像P1と、シミュレーションパターンP2とを重ねて描いた平面図である。
高精度領域R3は、特に高精度な加工が要求される領域である。シミュレーションモデルの誤差は、このような領域では比較的小さい傾向がある。そのため、高精度領域R3の誤差の量を単純に誤差指標に反映させると、高精度が要求されるにもかかわらず、全体回路の誤差指標が、この領域のシミュレーションモデルの特性に基づく誤差のばらつきに十分に敏感でなくなる。図6Bに、この誤差4が示されている。例えばポリ層のMOSトランジスタのゲート長の誤差は1nmでも性能に大きく影響するため、高精度のシミュレーションが要求される。他の領域に比べて高精度領域R3に大きい重み値を与えることにより、回路全体の誤差指標を高精度領域R3の領域の誤差に敏感になるように算出することができる。
低精度領域R1は、比較的低精度な加工が要求される領域である。例えば図6Aに示されるライン端の形状は、シミュレーションの性質上誤差が大きく出る傾向がある。そこで、低精度領域R1の誤差の量を単純に誤差指標に反映させると、全体の誤差指標への低精度領域R1のずれ量の寄与が必要以上に大きくなる。図6Bに、この誤差3が示されている。ゲート電極のライン端の形状の誤差3は比較的大きくてもトランジスタの性能に影響しない。低精度領域R1は小さい重み値を与えることにより、回路全体の誤差指標に与える低精度領域R1のずれ量の寄与を適切な大きさにすることができる。
しかしながら、低精度領域R1の誤差指標への寄与を無視すると、図4A、図4Bを参照して説明したように高精度領域R3の過剰な最適化が行われ、低精度領域R1に大きなずれが生じる可能性がある。低精度領域R1に対して0でない所定の重み値が設定されることにより、このような不具合が抑制される。
配線パターンが形成されない余白領域などシミュレーション精度を検証することが要求されない非対象領域R4に対しては、重み値0が設定される。
図7を参照して、このような重み付けデータを用いたシミュレーションモデルの評価方法を実行するための装置及びプログラムについて説明する。シミュレーションモデルの評価は、コンピュータを用いて実現される。このコンピュータが備える記憶装置に、データ記憶部12とプログラム記憶部18が格納される。データ記憶部12には、設計データ13、シミュレーションパターン記憶部14、SEM像記憶部15、シミュレーションモデル記憶部15a、誤差測定箇所データ記憶部16、誤差データ記憶部16a、重み付けルール記憶部17、誤差指標記憶部17aが含まれる。プログラム記憶部18には、シミュレーション部19、誤差算出部20、形状抽出部20a、重み付け誤差指標算出部21が含まれる。
図8は、本実施形態に係るシミュレーションモデル検証方法を示す。この方法は、コンピュータが備えるCPUが記憶装置11に格納されているプログラムを読み出し、それらのプログラムに記載された手順に従って動作を実行することによって実現される。
入力装置から入力された設計データ101が設計データ記憶部13に格納される。その設計データ101に基づいてウエハ上に形成された実パターン102を電子顕微鏡で撮影する。撮影により得られた実パターンの画像データであるSEM像104がSEM像記憶部15に格納される(S1)。シミュレーション部19は、オペレータが入力装置を介して行う設定操作に応答して複数のシミュレーションモデル候補を作成し、シミュレーションモデル記憶部15aに格納する(S2)。シミュレーション部19は、複数のシミュレーションモデル候補の各々を用いてリソグラフィシミュレーションを実行することにより、それぞれ実パターンの形状を模擬したデータである複数のシミュレーションパターン103を生成する(S3)。
形状抽出部20aは、設計データ101等に基づいて、レイアウトパターンから所定の特徴を有する形状を抽出する。重み付けルール記憶部17は、オペレータが入力装置を介して行う設定操作に基づいて、レイアウトパターンから抽出される形状と重み値とを対応付ける重み付けルールを記憶する(S4)。重み付け誤差指標算出部21は、レイアウトパターンの抽出された形状が存在する領域に対して、重み付けルール記憶部17においてその形状に対応する重み値を付与することにより、図6Aに示したような低精度領域R1、高精度領域R3、非対象領域R4のような重み付け領域を有する重み付けシミュレーション画像を生成する。非対象領域R4以外の正の重み値を付与された低精度領域R1、高精度領域R3などが評価対象領域である(S5)。
重み付け誤差指標算出部21は、複数の重み付けシミュレーション画像103の各々について、SEM像104との誤差の重み付け平均値を誤差指標として算出する(S6)。オペレータは、誤差指標が最小のモデル候補を最適なモデルとして選択して入力装置により指定する。あるいは記憶装置11に格納されたプログラムが、誤差指標が最小のモデル候補を最適なモデルとして選択し、そのモデル候補を特定する識別情報をオペレータに対して出力する(S7)。オペレータは、この最適なモデルの誤差指標が十分に小さいか否かを判定する。あるいはプログラムは予め記憶した閾値に基づいて、この最適なモデルの誤差指標が十分に小さいか否かを判定する(S8)。判定の結果、十分な精度が得られないモデルであると判定されると、シミュレーションモデル候補を作成する処理が再開される(S8No)。判定の結果、十分な精度が得られたと判定されると(S8Yes)、そのモデルが以降のシミュレーションで用いるモデルとして採用されて最適モデルとして記憶装置11に格納される(S9)。
図9は、モデル検証方法において用いられるデータと実行される処理の関係を示すフローチャートである。
設計データ101(設計の理想形状)が設計データ記憶部13に登録される。その設計データ101に基づいて、ウエハ上に実パターン102が形成される。実パターンを電子顕微鏡で撮影することによりSEM像104が得られ、SEM像記憶部15に格納される(S10)。一方、シミュレーション部19は、設計データ101に基づいて、予めシミュレーションモデル記憶部15aに登録されたシミュレーションモデルを用いてシミュレーションを行うことにより、シミュレーションパターン103を生成する(S11)。
誤差測定箇所データ記憶部16には、誤差を測定する対象領域を示す誤差測定箇所データが予め格納される。誤差算出部20は、この誤差測定箇所データを用いて、評価対象領域のSEM像104とシミュレーションパターン103とを重ね合わせて、両者の対象領域における誤差(両者の形状の輪郭の差異)を測定して誤差データを生成して誤差データ記憶部16aに格納する。誤差データは、各領域の位置を特定する情報とその領域における誤差とを対応づけるデータである(S12)。
形状抽出部20aは、設計データ13から所定の特徴を有する形状の領域を抽出する。重み付け誤差指標算出部21は、重み付けルール記憶部17に格納された形状と重み値との対応ルールにおいて、抽出された形状に対応する重み値を用いて、各領域の誤差データ16aに重み値を付与する(S13)。重み付け誤差指標算出部21は、この誤差評価の結果に対して2乗平均などの統計処理を行うことにより、誤差指標を算出して誤差指標記憶部17aに格納する(S14)。複数のモデルの各々に対してこの誤差指標を算出して比較することにより、高精度が要求される評価対象領域において実パターンと高精度で一致し、低精度が要求される評価対象領域において過度に実パターンと異なる結果を生じないシミュレーションモデルを得ることができる。
誤差指標としては、例えば、次のように計算することができる。
[誤差指標]=Σ(Wi・(D_sim_i−D_sem_i)
ここで、Wiは測定位置iにおける重み値、D_sim_iは測定位置iにおけるシミュレーションパターンの寸法又は面積値、D_sem_iは測定位置iにおけるSEM像の寸法又は面積値を示し、Σは全ての測定位置iについて積算することを示す。
図10は、上記S13における重み付け処理の詳細を説明するためのフローチャートである。形状抽出部20aは、設計データ記憶部13に格納された設計から、CalibreなどのDRC(Design Rule Check)ツールを用いることにより、所定の特徴を有する形状を自動的に抽出する(S20)。抽出された形状の周辺範囲の設計データである形状周辺範囲データ22が記憶装置11に蓄積される。一方、シミュレーションパターンのSEM像からの誤差を示すデータが、その誤差の位置と共に誤差データとして誤差データ記憶部16aに格納される。誤差データと、形状周辺範囲データと、重み付けルールとの対応する領域が重ね合わされる(S21)。その結果、抽出された各々の形状の周辺範囲の各々の誤差測定箇所に対して重み値が付与された重み付けシミュレーション画像が得られる(S22)。この誤差評価の結果に対して2乗平均などの統計処理を行うことにより、回路全体の誤差指標がシミュレーションモデル毎に算出され、モデルの識別情報と対応づけて誤差指標記憶部17aに格納される(S23)。
図11Aは、重み付けの設定法の例を示す。ゲート層ではゲート端以外の精度が特に重要であるため、重みは例えば以下のように設定する。
ポリ層のライン形状に関して、
(1)MOSトランジスタのゲート電極が形成されるゲート領域の外部に形成されるライン端からの最小寸法をライン端とみなし、この領域での誤差の重みを小さい値(図では0.1)に設定する。図11Aにおける低精度領域R1がこうした領域に相当する。
(2)ライン端から内側一定の領域をゲート領域の中の周縁部であるゲート端部分とみなし、この領域での誤差の重みを中程度の値(図では0.5)に設定する。図11Aにおける中精度領域R2がこうした領域に相当する。
(3)上記(1)、(2)以外の領域をゲート領域の中央付近の主領域とみなし、この領域での誤差の重みを大きい値(図では1.0)に設定する。図11Aにおける高精度領域R2がこうした領域に相当する。
こうした重みの設定により、以下の要求を満たすリソグラフィシミュレーションモデルの検証が可能となる。
(a)ゲート領域に比べて高精度が要求されない領域も精度を完全に無視することは避けたい。
(b)ゲート端領域は、大きい誤差は避けたい。しかしゲート端領域の精度を上げることによってゲート中央部の合わせ込みを過度に妨げたく無い。
(c)ゲート中央部は高精度に合わせたい。
設計マージンが十分に確保できる、ショートなどの深刻な危険がない事が保証されているなどの場合は、低精度領域R1の重みを0に設定してライン端部のシミュレーション精度を無視してもよい。図11Bはこのような場合を示す。
図12は、重み付けの他の例を示す。半導体製品の各領域の回路形状に応じて、シミュレーションに要求される精度に差をつけたい場合がある。図12の左側には配線層M1における配線パターンの例(a)〜(c)が示されている。図中の矢印は配線が最も近接して隣接している場所を示す。このようなメタル層の各領域に形成されるパターンの形状や、各領域の周囲のメタル率や、周囲の形状に依存する不良発生頻度に対応して、図12の右側に示すような重みが付与される。
こうした配線形状と重みとの対応関係を示す重み付けルールが重み付けルール記憶部17に登録される。形状抽出部20aが図12の左側に示した(a)〜(c)の形状を抽出すると、重み付けルールにおいてその形状に対応する重みが付与されることにより、図12の右側に示すような重み付きのデータが生成される。このような重み付きデータによって誤差指標が算出される。
こうした処理により、3種以上の形状特徴を有する回路のシミュレーション誤差について、それぞれ異なる寄与度を与えることができ、歩留まり、タイミングなどの影響度に比例した重みを設定することができる。各々不良への寄与が異なる多様な形状に対し、最適な優先度バランスでモデルの合わせ込みが出来る。こうした処理は、形状でのプロセスばらつきやゴミなどによる不良の生じやすさ、電気的パラメータへの影響などで誤差の重みに差を付けたい場合などに利用される。
本発明の効果を以下に示す。本発明では、各領域毎に精度に応じて重みを設定しているため、各領域の必要精度に応じたシミュレーションモデルを選択することができる。これにより、全体的にある程度の精度を保った上で、例えばゲート加工まわりの領域では精度を高くしたモデルを選択することが可能となる。
また、プロセス条件ばらつきによってそれらの形状に発生する不良数、Timing、Leakageへのインパクトに応じて重要度を設定することにより、適切なモデルを選択することが可能となる。
図1は、モデル校正の説明図である。 図2は、シミュレーションモデルの検証方法の例を示す。 図3は、シミュレーションモデルの検証方法の例を示す。 図4Aは、レイアウトパターンのSEM像の例を示す。 図4Bは、レイアウトパターンのシミュレーション結果の例を示す。 図5は、重み付けデータの例を示す。 図6Aは、重み付けデータと、SEM像と、シミュレーションパターンとを重ね合わせた図である。 図6Bは、重み付けデータと、SEM像と、シミュレーションパターンとを重ね合わせた図である。 図7は、記憶装置に格納されるデータを示す。 図8は、シミュレーションモデルの検証方法の例を示す。 図9は、シミュレーションモデルの検証方法の例を示す。 図10は、重み付け処理の詳細を示す。 図11Aは、重み付けの設定法の例を示す。 図11Bは、重み付けの設定法の例を示す。 図12は、重み付けの例を示す。
符号の説明
1 拡散層
2 ポリ層
3 誤差
4 誤差
11 記憶装置
12 データ記憶部
13 設計データ記憶部
14 シミュレーションパターン記憶部
15 SEM像記憶部
15a シミュレーションモデル記憶部
16 誤差測定箇所データ記憶部
16a 誤差データ記憶部
17 重み付けルール記憶部
17a 誤差指標記憶部
18 プログラム記憶部
19 シミュレーション部
20 誤差算出部
20a 形状抽出部
21 重み付け誤差指標算出部
101 設計データ
102 実パターン
103 シミュレーションパターン
104 SEM像
105 重ね合わせデータ
112 シミュレーションモデル
114 誤差測定箇所データ
115 誤差データ
116 評価対象領域データ
117 誤差指標
120 評価対象領域
121 SEM像
122 一致箇所
123 不一致箇所
124 シミュレーションパターン
P1 SEM像
P2 シミュレーションパターン
R1 低精度領域
R2 中精度領域
R3 高精度領域
R4 非対象領域

Claims (11)

  1. 半導体装置のパターンの設計データに基づいて、複数のリソグラフィシミュレーションモデルを用いたシミュレーションを実行することにより複数のシミュレーションパターンを生成する工程と、
    半導体装置の実パターンの画像を取得する工程と、
    前記半導体装置のパターンに対して、2以上の指定領域と、前記2以上の指定領域の各々に対して異なる重みを指定する工程と、
    前記重みを用いて、前記複数のシミュレーションパターンの各々について前記実パターンとのずれの重み付け平均値を算出する工程と
    を具備するリソグラフィシミュレーションモデルの検証方法。
  2. 請求項1に記載されたリソグラフィシミュレーションモデルの検証方法であって、
    前記重みとして、3種類以上の値が設定される
    リソグラフィシミュレーションモデルの検証方法。
  3. 請求項1または2に記載されたリソグラフィシミュレーションモデルの検証方法であって、
    更に、デザインルールに基づいて前記半導体装置のパターンの各領域の形状を抽出する工程を具備し、
    前記重みは、抽出された前記各領域の形状に応じて設定される
    リソグラフィシミュレーションモデルの検証方法。
  4. 請求項3に記載されたリソグラフィシミュレーションモデルの検証方法であって、
    前記各領域の形状は、高精度な加工が要求される高精度領域と、前記高精度領域に対して要求される加工精度がより低く且つリソグラフィシミュレーションによるシミュレーション結果の誤差がより大きい低精度領域とを含む複数のクラスに分類され、
    前記重みとして、前記高精度領域には第1の重みが指定され、前記低精度領域には前記第1の重みよりも小さい正の値が指定される
    リソグラフィシミュレーションモデルの検証方法。
  5. 請求項4に記載されたリソグラフィシミュレーションモデルの検証方法であって、
    前記複数のクラスにはリソグラフィによりパターンが形成されない余白領域が含まれ、
    前記重みとして、前記余白領域には0が指定される
    リソグラフィシミュレーションモデルの検証方法。
  6. 請求項1から5のいずれかに記載されたリソグラフィシミュレーションモデルの検証方法であって、
    前記重みとして、ポリ層においてMOSトランジスタのゲート電極が形成されたゲート領域の中央部に大きい値が、前記ゲート領域の周縁部に前記大きい値より小さい中間値が、前記ゲート領域の外部に形成される配線の端部に前記中間値より小さい正の値が指定される
    リソグラフィシミュレーションモデルの検証方法。
  7. 請求項1から5のいずれかに記載されたリソグラフィシミュレーションモデルの検証方法であって、
    前記重みとして、前記2以上の指定領域に対して、メタル層に形成されるパターンの形状及び周囲のメタル率に応じて異なる値が指定される
    リソグラフィシミュレーションモデルの検証方法。
  8. 半導体装置のパターンの設計データに基づいて、複数のリソグラフィシミュレーションモデルを適用することにより複数のシミュレーションパターンを生成する工程と、
    半導体装置の実パターンの画像を取得する工程と、
    前記半導体装置のパターンに対して、2以上の指定領域と、前記2以上の指定領域の各々に対して異なる重みとを指定する工程と、
    前記重みを用いて、前記複数のシミュレーションパターンの各々について前記実パターンとのずれの重み付け平均値を算出する工程と
    をコンピュータに実行させるためのリソグラフィシミュレーションモデルの検証プログラム。
  9. 半導体装置のパターンの設計データに基づいて、複数のリソグラフィシミュレーションモデルを用いたシミュレーションを実行することにより複数のシミュレーションパターンを生成するシミュレーション部と、
    半導体装置の実パターンの画像を記憶する実パターン画像記憶部と、
    前記半導体装置のパターンに対して、2以上の指定領域と、前記2以上の指定領域の各々に対して異なる重みとを指定する重み付け部と、
    前記重みを用いて、前記複数のシミュレーションパターンの各々について前記実パターンとのずれの重み付け平均値を算出する重み付け誤差指標算出部
    とを具備するリソグラフィシミュレーションモデルの検証装置。
  10. 請求項9に記載されたリソグラフィシミュレーションモデルの検証装置であって、
    前記重み付け部は、前記重みとして、3種類以上の値を設定する
    リソグラフィシミュレーションモデルの検証装置。
  11. 請求項9または10に記載されたリソグラフィシミュレーションモデルの検証装置であって、
    更に、デザインルールに基づいて、前記設計データから前記半導体装置のパターンの各領域の形状を抽出する形状抽出部を具備し、
    前記重み付け部は、抽出された前記各領域の形状に応じて前記重みを設定する
    リソグラフィシミュレーションモデルの検証装置。
JP2008295659A 2008-11-19 2008-11-19 リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 Withdrawn JP2010122438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008295659A JP2010122438A (ja) 2008-11-19 2008-11-19 リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008295659A JP2010122438A (ja) 2008-11-19 2008-11-19 リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置

Publications (1)

Publication Number Publication Date
JP2010122438A true JP2010122438A (ja) 2010-06-03

Family

ID=42323842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008295659A Withdrawn JP2010122438A (ja) 2008-11-19 2008-11-19 リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置

Country Status (1)

Country Link
JP (1) JP2010122438A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230053B2 (en) 2014-02-12 2016-01-05 Samsung Electronics Co., Ltd. Rule generating apparatus and method using lithography simulation
JP2022524970A (ja) * 2019-03-25 2022-05-11 エーエスエムエル ネザーランズ ビー.ブイ. パターニングプロセスにおいてパターンを決定するための方法
US11526975B2 (en) 2018-10-10 2022-12-13 Kioxia Corporation Method for displaying index values in generation of mask pattern verification model
WO2024045029A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 显示面板的工艺数据的验证方法、显示面板的生产方法和电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230053B2 (en) 2014-02-12 2016-01-05 Samsung Electronics Co., Ltd. Rule generating apparatus and method using lithography simulation
US11526975B2 (en) 2018-10-10 2022-12-13 Kioxia Corporation Method for displaying index values in generation of mask pattern verification model
JP2022524970A (ja) * 2019-03-25 2022-05-11 エーエスエムエル ネザーランズ ビー.ブイ. パターニングプロセスにおいてパターンを決定するための方法
JP7256287B2 (ja) 2019-03-25 2023-04-11 エーエスエムエル ネザーランズ ビー.ブイ. パターニングプロセスにおいてパターンを決定するための方法
WO2024045029A1 (zh) * 2022-08-31 2024-03-07 京东方科技集团股份有限公司 显示面板的工艺数据的验证方法、显示面板的生产方法和电子设备

Similar Documents

Publication Publication Date Title
JP3615182B2 (ja) 光近接効果補正方法及び光近接効果補正システム
JP4068541B2 (ja) 集積回路パターン検証装置と検証方法
US8307310B2 (en) Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US8230371B2 (en) Process-window aware detection and correction of lithographic printing issues at mask level
JP2006023649A (ja) 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP2011028098A (ja) パターン評価方法、パターン作成方法およびパターン評価プログラム
US20110177457A1 (en) Mask pattern generating method, manufacturing method of semiconductor device, and computer program product
JP2005156606A (ja) 光近接効果補正の方法
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
JP2010122438A (ja) リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置
JP2012252055A (ja) マスク検査方法、マスク作製方法および半導体装置の製造方法
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
KR100807229B1 (ko) 마스크의 설계 패턴 보정 방법
JP2008258361A (ja) 半導体装置の製造方法
JP4621485B2 (ja) パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
JP5572973B2 (ja) パターン検証方法、検証装置及びプログラム
JP2006058413A (ja) マスクの形成方法
JP2004302110A (ja) マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
JP5606369B2 (ja) パターン修正方法および半導体装置の製造方法
JP2005250360A (ja) マスクパターンの検証装置および検証方法
JP2004354919A (ja) 光近接効果補正の検証方法および検証装置
KR101095062B1 (ko) 광학 근접 효과 보정의 검증 방법
US8336004B2 (en) Dimension assurance of mask using plurality of types of pattern ambient environment
JP2009180824A (ja) フォトマスクの評価方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120207