JP5395340B2 - プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 - Google Patents
プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 Download PDFInfo
- Publication number
- JP5395340B2 JP5395340B2 JP2007204069A JP2007204069A JP5395340B2 JP 5395340 B2 JP5395340 B2 JP 5395340B2 JP 2007204069 A JP2007204069 A JP 2007204069A JP 2007204069 A JP2007204069 A JP 2007204069A JP 5395340 B2 JP5395340 B2 JP 5395340B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- model
- test
- mask
- process model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
101:マスクパターン
102:テストパターン
103:被処理膜
104:エッジ構成部
105:測定ポイント
106:モデルパターン
106a:第一のモデルパターン
106b:第二のモデルパターン
l:テストパターンとモデルパターンとの寸法差
l1:テストパターンと第一のモデルパターンとの寸法差
l2:テストパターンと第二のモデルパターンとの寸法差
Claims (5)
- マスクパターンが形成されたテストマスクを露光してテストパターンを被処理膜に形成する工程と、
異なるモデルパラメータを有する複数のプロセスモデルを作成する工程と、
前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する工程と、
前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する工程と、
前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する工程と、
前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する工程と、
を備えたことを特徴とするプロセスモデル作成方法。 - 前記複数のプロセスモデルを作成する工程では、前記テストパターンのパターン情報に基づいてモデルパラメータを調整することを特徴とする請求項1記載のプロセスモデル作成方法。
- 前記プロセスモデルを規定する工程では、前記テストパターンとの寸法差が最小となった前記モデルパターンを予測したプロセスモデルを規定することを特徴とする請求項1又は2記載のプロセスモデル作成方法。
- マスクパターンを有するテストマスクを露光することにより被処理膜に形成されたテストパターンのパターン情報を入力する手順と、
入力された前記テストパターン情報に基づき、異なるモデルパラメータを有する複数のプロセスモデルを作成する手順と、
前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する手順と、
前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する手順と、
前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する手順と、
前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する手順と、
をコンピュータに実行させるためのプロセスモデル作成プログラム。 - マスクパターンが形成されたテストマスクを露光してテストパターンを被処理膜に形成する工程と、
前記テストパターンのパターン情報を取得する工程と、
前記テストパターンの情報に基づき、異なるモデルパラメータを有する複数のプロセスモデルを作成する工程と、
前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する工程と、
前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する工程と、
前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する工程と、
前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する工程と、
設計パターンをデータ出力する工程と、
前記設計パターンデータの情報を取得する工程と、
前記設計パターンデータの情報に応じて、前記マスクパターン情報ごとに規定した前記プロセスモデルを抽出する工程と、
抽出した前記プロセスモデルを用いて前記設計パターンデータのシミュレーションを行い、前記設計パターンを補正する工程と、
を備えたことを特徴とするパターン補正方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204069A JP5395340B2 (ja) | 2007-08-06 | 2007-08-06 | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 |
US12/186,244 US7966580B2 (en) | 2007-08-06 | 2008-08-05 | Process-model generation method, computer program product, and pattern correction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204069A JP5395340B2 (ja) | 2007-08-06 | 2007-08-06 | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009042275A JP2009042275A (ja) | 2009-02-26 |
JP5395340B2 true JP5395340B2 (ja) | 2014-01-22 |
Family
ID=40347663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007204069A Expired - Fee Related JP5395340B2 (ja) | 2007-08-06 | 2007-08-06 | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7966580B2 (ja) |
JP (1) | JP5395340B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013004672A (ja) | 2011-06-15 | 2013-01-07 | Toshiba Corp | シミュレーションモデル作成方法 |
CN103513506B (zh) * | 2012-06-19 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 光学临近效应修正方法 |
US9275355B2 (en) * | 2012-09-24 | 2016-03-01 | International Business Machines Corporation | Business process model analyzer and runtime selector |
KR20190048491A (ko) | 2017-10-31 | 2019-05-09 | 삼성전자주식회사 | 식각 효과 예측 방법 및 입력 파라미터 결정 방법 |
US20220179321A1 (en) * | 2019-03-25 | 2022-06-09 | Asml Netherlands B.V. | Method for determining pattern in a patterning process |
CN112904661B (zh) * | 2021-03-01 | 2024-04-19 | 长江存储科技有限责任公司 | 一种芯片的制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002175969A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | パターン検証方法及びデータ処理システム |
JP4153678B2 (ja) * | 2001-05-15 | 2008-09-24 | 株式会社東芝 | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 |
US6902855B2 (en) * | 2002-07-15 | 2005-06-07 | Kla-Tencor Technologies | Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns |
JP2004157160A (ja) | 2002-11-01 | 2004-06-03 | Sony Corp | プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法 |
JP4192618B2 (ja) * | 2003-02-17 | 2008-12-10 | ソニー株式会社 | マスクの補正方法 |
CN1661479A (zh) * | 2003-11-05 | 2005-08-31 | Asml蒙片工具有限公司 | 基于opc模型的本征分解 |
JP4758358B2 (ja) * | 2004-01-29 | 2011-08-24 | ケーエルエー−テンカー コーポレイション | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 |
US7342646B2 (en) * | 2004-01-30 | 2008-03-11 | Asml Masktools B.V. | Method of manufacturing reliability checking and verification for lithography process using a calibrated eigen decomposition model |
US7065738B1 (en) * | 2004-05-04 | 2006-06-20 | Advanced Micro Devices, Inc. | Method of verifying an optical proximity correction (OPC) model |
-
2007
- 2007-08-06 JP JP2007204069A patent/JP5395340B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-05 US US12/186,244 patent/US7966580B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090044167A1 (en) | 2009-02-12 |
JP2009042275A (ja) | 2009-02-26 |
US7966580B2 (en) | 2011-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100673014B1 (ko) | 포토 마스크의 제조 방법 | |
JP4954211B2 (ja) | 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法 | |
CN100465971C (zh) | 用于改进光学邻近校正的方法 | |
US6584609B1 (en) | Method and apparatus for mixed-mode optical proximity correction | |
KR100750531B1 (ko) | 리소그래피 시뮬레이션용 마스크 배치 데이타를 산출하기 위한 방법 | |
JP2008033277A (ja) | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 | |
KR100725170B1 (ko) | 포토마스크의 제작을 위한 시스템 및 방법 | |
TW200846961A (en) | Method for correcting optical proximity effect | |
JP5395340B2 (ja) | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 | |
US7213226B2 (en) | Pattern dimension correction method and verification method using OPC, mask and semiconductor device fabricated by using the correction method, and system and software product for executing the correction method | |
US8370773B2 (en) | Method and apparatus for designing an integrated circuit using inverse lithography technology | |
CN111386500A (zh) | 鉴定微光刻的掩模的方法 | |
JP2009210635A (ja) | パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
US20090210838A1 (en) | Interpolation distance for layout desing data correction model | |
JP2005055563A (ja) | マスク補正プログラム、マスク補正方法およびマスク製造方法 | |
JP2006154245A (ja) | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム | |
JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
US20090239177A1 (en) | Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program | |
JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
JP5248540B2 (ja) | マスク検証方法、半導体装置の製造方法およびマスク検証プログラム | |
JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム | |
KR20090069095A (ko) | 반도체 소자 형성 방법 | |
JP5980065B2 (ja) | マスクデータの作成方法、プログラム、情報処理装置、マスク製造方法、露光方法及びデバイス製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131018 |
|
LAPS | Cancellation because of no payment of annual fees |