JP2002175969A - パターン検証方法及びデータ処理システム - Google Patents
パターン検証方法及びデータ処理システムInfo
- Publication number
- JP2002175969A JP2002175969A JP2000372744A JP2000372744A JP2002175969A JP 2002175969 A JP2002175969 A JP 2002175969A JP 2000372744 A JP2000372744 A JP 2000372744A JP 2000372744 A JP2000372744 A JP 2000372744A JP 2002175969 A JP2002175969 A JP 2002175969A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- model
- light intensity
- data
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 実製品に対するレイアウトパターンのシミュ
レーション精度を向上させることができるパターン検証
方法を提供する。 【解決手段】 所定のパターンデータに基づいて形成し
た露光マスクを用いて半導体基板上の異なる下地にテス
トパターンを形成する（Ｓ１０〜Ｓ１２）。パターンデ
ータを用いた光学シミュレーションにより光強度パター
ンを形成し（Ｓ１３）、テストパターンに対する光強度
パターンの寸法相違に相関する補正量を規定するモデル
を生成する（Ｓ１４，Ｓ１５）。半導体集積回路のレイ
アウト設計パターンデータを用いる光学シミュレーショ
ンに前記モデルを適用して光強度パターンを形成する
（Ｓ２１，Ｓ２２，Ｓ２３）。従来の光学シミュレーシ
ョンでは考慮していなかったエッチングレート等のよう
にパターンが形成される下地による影響をモデル化して
光学シミュレーション結果に反映させることができる。
レーション精度を向上させることができるパターン検証
方法を提供する。 【解決手段】 所定のパターンデータに基づいて形成し
た露光マスクを用いて半導体基板上の異なる下地にテス
トパターンを形成する（Ｓ１０〜Ｓ１２）。パターンデ
ータを用いた光学シミュレーションにより光強度パター
ンを形成し（Ｓ１３）、テストパターンに対する光強度
パターンの寸法相違に相関する補正量を規定するモデル
を生成する（Ｓ１４，Ｓ１５）。半導体集積回路のレイ
アウト設計パターンデータを用いる光学シミュレーショ
ンに前記モデルを適用して光強度パターンを形成する
（Ｓ２１，Ｓ２２，Ｓ２３）。従来の光学シミュレーシ
ョンでは考慮していなかったエッチングレート等のよう
にパターンが形成される下地による影響をモデル化して
光学シミュレーション結果に反映させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
露光マスク（フォトマスク）のパターン、或いはウェー
ハ上の出来上がりパターン等の検証方法、更にはネット
ワークを介してサービスを提供するためのデータ処理シ
ステムに関し、例えば、半導体集積回路のレイアウト設
計パターンデータに基づいてマスクパターンを形成する
ときに実施する光学シミュレーションに適用して有効な
技術に関する。
露光マスク（フォトマスク）のパターン、或いはウェー
ハ上の出来上がりパターン等の検証方法、更にはネット
ワークを介してサービスを提供するためのデータ処理シ
ステムに関し、例えば、半導体集積回路のレイアウト設
計パターンデータに基づいてマスクパターンを形成する
ときに実施する光学シミュレーションに適用して有効な
技術に関する。
【０００２】
【従来の技術】半導体集積回路プロセスの微細化に伴っ
て光の波長よりも幅の狭いパターンを形成しようとする
と、露光マスクのパターンに対して実際に形成されるパ
ターン形状が変形し、部分的に細くなったり太くなった
りする。所望のパターンを形成するにはマスクパターン
により実際に形成されるパターンを予めシミュレーショ
ンによって評価することが望ましい。そこで、実験モデ
ルとして、孤立ライン、ラインスペース、ラインエンド
等典型的なテストパターンを各種寸法のバリエーション
で用意しておく。このテストパターンのマスクを用いて
転写、エッチング等のうち必要なウェーハ加工の後、パ
ターン幅等の規定箇所の寸法を測定する。この測定値と
前記テストパターンのデータに基づく光学シミュレーシ
ョン結果によるパターン寸法との差分を、シミュレーシ
ョン結果によるパターンに対する補正値とするためのモ
デル（モデル式）を抽出する。レイアウトパターン若し
くはマスクパターンに対する実際のシミュレーション時
には、光学シミュレーションで得られた結果として、前
記モデルで補正した結果を出力する。
て光の波長よりも幅の狭いパターンを形成しようとする
と、露光マスクのパターンに対して実際に形成されるパ
ターン形状が変形し、部分的に細くなったり太くなった
りする。所望のパターンを形成するにはマスクパターン
により実際に形成されるパターンを予めシミュレーショ
ンによって評価することが望ましい。そこで、実験モデ
ルとして、孤立ライン、ラインスペース、ラインエンド
等典型的なテストパターンを各種寸法のバリエーション
で用意しておく。このテストパターンのマスクを用いて
転写、エッチング等のうち必要なウェーハ加工の後、パ
ターン幅等の規定箇所の寸法を測定する。この測定値と
前記テストパターンのデータに基づく光学シミュレーシ
ョン結果によるパターン寸法との差分を、シミュレーシ
ョン結果によるパターンに対する補正値とするためのモ
デル（モデル式）を抽出する。レイアウトパターン若し
くはマスクパターンに対する実際のシミュレーション時
には、光学シミュレーションで得られた結果として、前
記モデルで補正した結果を出力する。
【０００３】
【発明が解決しようとする課題】しかしながら、前記モ
デル作成に使用するテストパターンは、パターン形状と
加工を単層上だけで考慮したものであり、下地の影響等
の効果を含んでいない。要するに、ミラーウェーハある
いは一様な多層膜上に単層膜としてテストパターンが形
成され、実際の領域により構造が異なることになる多層
構造の半導体集積回路上のパターンとは異なる。このよ
うに、現状のモデルは、単層前提であり通常一様膜質上
の単層膜として作成されているため、実際の製品は光学
シミュレーションによる結果と部分的に異なったものと
なる。
デル作成に使用するテストパターンは、パターン形状と
加工を単層上だけで考慮したものであり、下地の影響等
の効果を含んでいない。要するに、ミラーウェーハある
いは一様な多層膜上に単層膜としてテストパターンが形
成され、実際の領域により構造が異なることになる多層
構造の半導体集積回路上のパターンとは異なる。このよ
うに、現状のモデルは、単層前提であり通常一様膜質上
の単層膜として作成されているため、実際の製品は光学
シミュレーションによる結果と部分的に異なったものと
なる。
【０００４】したがって、上記シミュレーションはその
信頼性が低下し、露光マスクのパターンデータ作成や近
接効果補正の検証に補助的な目的にしか使用できていな
い。これに対する実際の対応としては、この誤差をマー
ジンとして使用寸法ルールを緩めることで対処せざるを
得ない。また、この誤差が小さくなるようにプロセス的
対策を施すと、逆にプロセス技術の全体的な最適化が不
十分となる。
信頼性が低下し、露光マスクのパターンデータ作成や近
接効果補正の検証に補助的な目的にしか使用できていな
い。これに対する実際の対応としては、この誤差をマー
ジンとして使用寸法ルールを緩めることで対処せざるを
得ない。また、この誤差が小さくなるようにプロセス的
対策を施すと、逆にプロセス技術の全体的な最適化が不
十分となる。
【０００５】そこで本発明者はパターンが形成される下
地の影響、例えば下地によるエッチングレート、反射
率、及び段差などの影響を考慮して前記モデルを生成す
ることの有用性を見出した。この場合には更に、エッチ
ングレート／反射率／段差等各種の効果から各下地毎の
モデルを作成する必要があり、１モデル２００点程度の
測定が必要なことから測定の手間が膨大になり、本発明
者は、半導体集積回路の製造メーカにとってその測定や
モデルの生成を分業化若しくは他へ専業化させて、効率
化を図る必要を見出した。
地の影響、例えば下地によるエッチングレート、反射
率、及び段差などの影響を考慮して前記モデルを生成す
ることの有用性を見出した。この場合には更に、エッチ
ングレート／反射率／段差等各種の効果から各下地毎の
モデルを作成する必要があり、１モデル２００点程度の
測定が必要なことから測定の手間が膨大になり、本発明
者は、半導体集積回路の製造メーカにとってその測定や
モデルの生成を分業化若しくは他へ専業化させて、効率
化を図る必要を見出した。
【０００６】更に、下地の影響を考慮すると、下地の異
なる境界部分ではマスクずれ等もパターンに影響するか
ら光学シミュレーション結果の補正に用いるモデルはシ
ミュレーションの目的（近接効果補正の補正量決定、マ
スクパターンの検証）も考慮して選択しなければならな
いことが本発明者によって明らかにされた。
なる境界部分ではマスクずれ等もパターンに影響するか
ら光学シミュレーション結果の補正に用いるモデルはシ
ミュレーションの目的（近接効果補正の補正量決定、マ
スクパターンの検証）も考慮して選択しなければならな
いことが本発明者によって明らかにされた。
【０００７】本発明の目的は、実製品に対するレイアウ
トパターンのシミュレーション精度を向上させることが
できるパターン検証方法を提供することにある。
トパターンのシミュレーション精度を向上させることが
できるパターン検証方法を提供することにある。
【０００８】本発明の別の目的は、レイアウトパターン
の光学シミュレーションに用いる補正用モデルの作成や
計測をネットワークを利用して効率的に実現可能にする
データ処理システムを提供することにある。
の光学シミュレーションに用いる補正用モデルの作成や
計測をネットワークを利用して効率的に実現可能にする
データ処理システムを提供することにある。
【０００９】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【００１１】〔１〕本発明に係るパターン検証方法は、
所定のパターンデータに基づいて形成した露光マスクを
用いて半導体基板上の異なる下地にテストパターン（多
層テストパターン）を形成する第１工程と、前記パター
ンデータを用いた光学シミュレーションにより光強度パ
ターンを形成する第２工程と、前記テストパターンに対
する前記光強度パターンの寸法相違に相関する補正量
（光強度又は寸法の補正量）を規定するモデルを生成す
る第３工程と、半導体集積回路のレイアウト設計パター
ンデータを用いる光学シミュレーションに前記モデルを
適用して光強度パターンを形成する第４工程と、を含
む。
所定のパターンデータに基づいて形成した露光マスクを
用いて半導体基板上の異なる下地にテストパターン（多
層テストパターン）を形成する第１工程と、前記パター
ンデータを用いた光学シミュレーションにより光強度パ
ターンを形成する第２工程と、前記テストパターンに対
する前記光強度パターンの寸法相違に相関する補正量
（光強度又は寸法の補正量）を規定するモデルを生成す
る第３工程と、半導体集積回路のレイアウト設計パター
ンデータを用いる光学シミュレーションに前記モデルを
適用して光強度パターンを形成する第４工程と、を含
む。
【００１２】前記第１工程では、従来半導体集積回路の
異なる下地に対しても同一テストパターンを使用してモ
デル作成していたものを、下地層毎の縦構造の相違を考
慮したテストパターンを利用する。例えばゲート層であ
れば、Ｎ型半導体領域（Ｎ＋）上とＰ型半導体領域（Ｐ
＋）上ではエッチングレートが異なることから、パター
ン寸法が同じでもＮ＋上とＰ＋上には別々のテストパタ
ーンを形成する。
異なる下地に対しても同一テストパターンを使用してモ
デル作成していたものを、下地層毎の縦構造の相違を考
慮したテストパターンを利用する。例えばゲート層であ
れば、Ｎ型半導体領域（Ｎ＋）上とＰ型半導体領域（Ｐ
＋）上ではエッチングレートが異なることから、パター
ン寸法が同じでもＮ＋上とＰ＋上には別々のテストパタ
ーンを形成する。
【００１３】前記第４工程では、光学シミュレーション
実行時に、シミュレーション対象層の下地の実際のレイ
アウト状態を考慮して該当するモデルを選択して用い
る。
実行時に、シミュレーション対象層の下地の実際のレイ
アウト状態を考慮して該当するモデルを選択して用い
る。
【００１４】上記検証方法によれば、従来の光学シミュ
レーションでは考慮していなかったエッチングレート等
のようにパターンが形成される下地による影響を、多層
テストパターンによる前記モデルを用いて光学シミュレ
ーション結果に反映させることができるから、実製品に
対するレイアウトパターンのシミュレーション精度を向
上させることができる。
レーションでは考慮していなかったエッチングレート等
のようにパターンが形成される下地による影響を、多層
テストパターンによる前記モデルを用いて光学シミュレ
ーション結果に反映させることができるから、実製品に
対するレイアウトパターンのシミュレーション精度を向
上させることができる。
【００１５】下地の違いによる効果として反射（露光強
度のシフト）、段差（デフォーカス）等のように直接光
学的補正が可能なものと、エッチングレート等のその他
の効果とを分離し、光学的効果で直接補正可能な事柄に
関してはテストパターンから求めずに反射率、段差高か
ら光学シミュレーションで予め計算することで前記モデ
ルを作成し、或いはその都度光学シミュレーションで計
算することで前記モデルを不要とすることが可能であ
る。
度のシフト）、段差（デフォーカス）等のように直接光
学的補正が可能なものと、エッチングレート等のその他
の効果とを分離し、光学的効果で直接補正可能な事柄に
関してはテストパターンから求めずに反射率、段差高か
ら光学シミュレーションで予め計算することで前記モデ
ルを作成し、或いはその都度光学シミュレーションで計
算することで前記モデルを不要とすることが可能であ
る。
【００１６】前記第４工程において、下地が相違する境
界部分では、境界部分で機械的にモデルを切り替えるの
ではなく、境界の両方の領域に関するモデルの最悪値
（寸法補正量が大きなモデル）、最善値（寸法補正量が
小さなモデル）、最善値及び最悪値の平均値、最善値及
び最悪値を一次近似した連続関数等を、シミュレーショ
ンの用途に応じて選択可能とする。例えば、光学シミュ
レーション結果に基づいて近接効果補正による自動補正
を行う場合にはマスクずれ等のその他の誤差も反映され
て製造時どちらのモデルの領域となるか不確定であり、
過剰補正の可能性があるから最悪値を使用することは望
ましくなく、逆に、光学シミュレーションをパターンの
検証に使用する場合は最悪値が必要となる場合がある。
この境界処理によりレイアウトパターンのシミュレーシ
ョン精度は一層向上する。
界部分では、境界部分で機械的にモデルを切り替えるの
ではなく、境界の両方の領域に関するモデルの最悪値
（寸法補正量が大きなモデル）、最善値（寸法補正量が
小さなモデル）、最善値及び最悪値の平均値、最善値及
び最悪値を一次近似した連続関数等を、シミュレーショ
ンの用途に応じて選択可能とする。例えば、光学シミュ
レーション結果に基づいて近接効果補正による自動補正
を行う場合にはマスクずれ等のその他の誤差も反映され
て製造時どちらのモデルの領域となるか不確定であり、
過剰補正の可能性があるから最悪値を使用することは望
ましくなく、逆に、光学シミュレーションをパターンの
検証に使用する場合は最悪値が必要となる場合がある。
この境界処理によりレイアウトパターンのシミュレーシ
ョン精度は一層向上する。
【００１７】尚、境界部分では、段差による膜厚変化や
ハレーション等により高精度なモデル化が不可能な場合
には定量寸法シフト等の図形加工を併せて適用すること
も可能である。
ハレーション等により高精度なモデル化が不可能な場合
には定量寸法シフト等の図形加工を併せて適用すること
も可能である。
【００１８】〔２〕上記モデルを利用したパターン検証
方法では、テストパターンを異なる下地に多数形成する
から、形成されたテストパターンの測定に多大の労力を
要することになる。半導体集積回路の製造メーカにとっ
ては、その測定の労力によってプロセスエンジニアのパ
ワー不足を懸念すると、それらを外注化若しくは他者に
専業化させることが望ましい。このとき、エッチングレ
ートのように高精度なシミュレーションに必要なプロセ
ス的影響を予めモデルによって定量化することが可能で
あるからプロセス技術者以外であっても前記モデルの作
成は可能である。このように、前記モデルを利用したパ
ターン検証方法によるシミュレーションの精度／信頼性
の向上、そして補正用モデル作成の非プロセスエンジニ
ア化等により、半導体集積回路の製造プロセスと前記モ
デルの作成及びマスクパターン作成に係るシミュレーシ
ョンとを分業化若しくは半導体製造メーカからその他に
専業化させることが可能になり、支障もないと予想され
る。
方法では、テストパターンを異なる下地に多数形成する
から、形成されたテストパターンの測定に多大の労力を
要することになる。半導体集積回路の製造メーカにとっ
ては、その測定の労力によってプロセスエンジニアのパ
ワー不足を懸念すると、それらを外注化若しくは他者に
専業化させることが望ましい。このとき、エッチングレ
ートのように高精度なシミュレーションに必要なプロセ
ス的影響を予めモデルによって定量化することが可能で
あるからプロセス技術者以外であっても前記モデルの作
成は可能である。このように、前記モデルを利用したパ
ターン検証方法によるシミュレーションの精度／信頼性
の向上、そして補正用モデル作成の非プロセスエンジニ
ア化等により、半導体集積回路の製造プロセスと前記モ
デルの作成及びマスクパターン作成に係るシミュレーシ
ョンとを分業化若しくは半導体製造メーカからその他に
専業化させることが可能になり、支障もないと予想され
る。
【００１９】この観点に着目した下記データ処理システ
ムは、レイアウトパターンの光学シミュレーションに用
いるモデルの作成や計測をネットワークを利用し分業的
且つ効率的に運用可能にするしくみを提供するものであ
る。
ムは、レイアウトパターンの光学シミュレーションに用
いるモデルの作成や計測をネットワークを利用し分業的
且つ効率的に運用可能にするしくみを提供するものであ
る。
【００２０】ａ．）データ処理システムはネットワーク
に接続可能な情報処理装置を有する。前記情報処理装置
は、ネットワークを介する所定の要求に応答して、半導
体基板上の異なる下地にテストパターンを形成するため
の所定のパターンデータを前記ネットワークを介して前
記要求元に送信する処理と、前記パターンデータを用い
た光学シミュレーションにより光強度パターンを得る処
理と、前記送信されたパターンデータによる露光マスク
を用いて前記要求元が製造したテストウェーハ上のテス
トパターンに対する前記光強度パターンの寸法相違に相
関する補正量を規定するモデルを生成する処理と、が可
能にされる。このデータ処理システムは、パターンデー
タの提供とモデルの作成を半導体製造メーカから他に分
業化若しくは専業化させる場合を想定し、当該分業先又
は専業先が前記情報処理装置を備えることになる。
に接続可能な情報処理装置を有する。前記情報処理装置
は、ネットワークを介する所定の要求に応答して、半導
体基板上の異なる下地にテストパターンを形成するため
の所定のパターンデータを前記ネットワークを介して前
記要求元に送信する処理と、前記パターンデータを用い
た光学シミュレーションにより光強度パターンを得る処
理と、前記送信されたパターンデータによる露光マスク
を用いて前記要求元が製造したテストウェーハ上のテス
トパターンに対する前記光強度パターンの寸法相違に相
関する補正量を規定するモデルを生成する処理と、が可
能にされる。このデータ処理システムは、パターンデー
タの提供とモデルの作成を半導体製造メーカから他に分
業化若しくは専業化させる場合を想定し、当該分業先又
は専業先が前記情報処理装置を備えることになる。
【００２１】ｂ．）別の観点によるデータ処理システム
は、ネットワークに接続可能な情報処理装置を有する。
前記情報処理装置は、半導体基板上の異なる下地にテス
トパターンを形成するための所定のパターンデータを用
いた光学シミュレーションにより光強度パターンを得る
処理と、前記パターンデータによる露光マスクを用いて
製造されたテストウェーハ上のテストパターンに対する
前記光強度パターンの寸法相違に相関する補正量を規定
するモデルを生成する処理と、前記生成されたモデルの
データを前記テストウェーハの製造元に前記ネットワー
クを介して送信する処理と、が可能にされる。このデー
タ処理システムは、前記モデルの作成と提供を半導体製
造メーカから他に分業化若しくは専業化させる場合を想
定し、当該分業先又は専業先がその情報処理装置を備え
ることになる。
は、ネットワークに接続可能な情報処理装置を有する。
前記情報処理装置は、半導体基板上の異なる下地にテス
トパターンを形成するための所定のパターンデータを用
いた光学シミュレーションにより光強度パターンを得る
処理と、前記パターンデータによる露光マスクを用いて
製造されたテストウェーハ上のテストパターンに対する
前記光強度パターンの寸法相違に相関する補正量を規定
するモデルを生成する処理と、前記生成されたモデルの
データを前記テストウェーハの製造元に前記ネットワー
クを介して送信する処理と、が可能にされる。このデー
タ処理システムは、前記モデルの作成と提供を半導体製
造メーカから他に分業化若しくは専業化させる場合を想
定し、当該分業先又は専業先がその情報処理装置を備え
ることになる。
【００２２】ｃ．）上記ａ．及びｂ．を組み合わせた観
点による情報処理システムは、ネットワークに接続可能
な情報処理装置を有する。前記情報処理装置は、半導体
基板上の異なる下地にテストパターンを形成するための
所定のパターンデータを用いた光学シミュレーションに
より光強度パターンを得る処理と、ネットワークを介す
る所定の要求に応答して、半導体基板上の異なる下地に
テストパターンを形成するための所定のパターンデータ
を前記ネットワークを介して前記要求元に送信する処理
と、送信されたパターンデータによる露光マスクを用い
て前記要求元が製造したテストウェーハ上のテストパタ
ーンに対する前記光強度パターンの寸法相違に相関する
補正量を規定するモデルを生成する処理と、前記生成さ
れたモデルのデータを前記要求元にネットワークを介し
て送信する処理と、が可能にされる。
点による情報処理システムは、ネットワークに接続可能
な情報処理装置を有する。前記情報処理装置は、半導体
基板上の異なる下地にテストパターンを形成するための
所定のパターンデータを用いた光学シミュレーションに
より光強度パターンを得る処理と、ネットワークを介す
る所定の要求に応答して、半導体基板上の異なる下地に
テストパターンを形成するための所定のパターンデータ
を前記ネットワークを介して前記要求元に送信する処理
と、送信されたパターンデータによる露光マスクを用い
て前記要求元が製造したテストウェーハ上のテストパタ
ーンに対する前記光強度パターンの寸法相違に相関する
補正量を規定するモデルを生成する処理と、前記生成さ
れたモデルのデータを前記要求元にネットワークを介し
て送信する処理と、が可能にされる。
【００２３】〔３〕半導体集積回路の製造メーカに対し
てモデルの作成とマスクパターンデータの作成とを分業
化する観点によるデータ処理システムは、ネットワーク
に接続可能な第１情報処理装置及び第２情報処理装置を
有する。前記第１情報処理装置は、半導体基板上の異な
る下地にテストパターンを形成するための所定のパター
ンデータを用いた光学シミュレーションにより光強度パ
ターンを得る処理と、前記パターンデータによる露光マ
スクを用いて製造されたテストウェーハ上のテストパタ
ーンに対する前記光強度パターンの寸法相違に相関する
補正量を規定するモデルを生成する処理と、前記生成さ
れたモデルを前記テストウェーハの製造元に前記ネット
ワークを介して送信する処理と、が可能にされる。前記
第２情報処理装置は、前記ネットワークを介して前記テ
ストウェーハの製造元から前記モデルと半導体集積回路
のレイアウト設計パターンデータとを受信し、受信した
レイアウト設計パターンデータを用いる光学シミュレー
ションに前記モデルを適用して光強度パターンを生成
し、生成された光強度パターンを利用して評価したマス
クパターンのデータを生成し、これを前記ネットワーク
を介して前記テストウェーハの製造元に送信可能にされ
る。
てモデルの作成とマスクパターンデータの作成とを分業
化する観点によるデータ処理システムは、ネットワーク
に接続可能な第１情報処理装置及び第２情報処理装置を
有する。前記第１情報処理装置は、半導体基板上の異な
る下地にテストパターンを形成するための所定のパター
ンデータを用いた光学シミュレーションにより光強度パ
ターンを得る処理と、前記パターンデータによる露光マ
スクを用いて製造されたテストウェーハ上のテストパタ
ーンに対する前記光強度パターンの寸法相違に相関する
補正量を規定するモデルを生成する処理と、前記生成さ
れたモデルを前記テストウェーハの製造元に前記ネット
ワークを介して送信する処理と、が可能にされる。前記
第２情報処理装置は、前記ネットワークを介して前記テ
ストウェーハの製造元から前記モデルと半導体集積回路
のレイアウト設計パターンデータとを受信し、受信した
レイアウト設計パターンデータを用いる光学シミュレー
ションに前記モデルを適用して光強度パターンを生成
し、生成された光強度パターンを利用して評価したマス
クパターンのデータを生成し、これを前記ネットワーク
を介して前記テストウェーハの製造元に送信可能にされ
る。
【００２４】前記第２の情報処理装置は、前記マスクパ
ターンのシミュレーションに近接効果補正による効果を
加えるとよい。
ターンのシミュレーションに近接効果補正による効果を
加えるとよい。
【００２５】境界部分の処理の点に関し前記第２の情報
処理装置は、下地が相違する境界部分で適用する前記モ
デルとしてモデルに対する補正量の大小が相違する複数
種類から選択可能であり、前記モデルを適用したマスク
パターンのシミュレーション結果から近接効果補正の補
正量を決定するときは近接効果補正が最小になるモデル
を選択し、前記モデルを適用したマスクパターンのシミ
ュレーション結果をマスクパターンの検証に用いるとき
は補正量が最大になるモデルを選択してよい。
処理装置は、下地が相違する境界部分で適用する前記モ
デルとしてモデルに対する補正量の大小が相違する複数
種類から選択可能であり、前記モデルを適用したマスク
パターンのシミュレーション結果から近接効果補正の補
正量を決定するときは近接効果補正が最小になるモデル
を選択し、前記モデルを適用したマスクパターンのシミ
ュレーション結果をマスクパターンの検証に用いるとき
は補正量が最大になるモデルを選択してよい。
【００２６】
【発明の実施の形態】《単層テストパターン》本発明に
係るパターン検証方法で光学シミュレーション結果の補
正に多層テストパターンを用いて生成したモデルを利用
する。先ず、多層テストパターンに比較されるべき従来
の単相テストパターンを説明する。
係るパターン検証方法で光学シミュレーション結果の補
正に多層テストパターンを用いて生成したモデルを利用
する。先ず、多層テストパターンに比較されるべき従来
の単相テストパターンを説明する。
【００２７】図２には単層テストパターンの例が示され
る。単層テストパターンはミラーウェーハ（単結晶シリ
コンウェーハ上にウェルのような横方向の区画領域や縦
方向の積層領域を形成していないウェーハ単体）１上に
形成された幅の異なる複数の孤立ライン２Ａ〜２Ｃ、幅
と間隔の異なる並列ライン３Ａ〜３Ｅ、４Ａ〜４Ｅ、５
Ａ〜５Ｅ、などであり、シリコンウェーハ上に単層膜あ
るいは一様な多層膜で構成され、実際の多層半導体集積
回路における半導体領域、絶縁層、配線層などの下地の
積層構造は考慮されていない。ウェーハ上に形成された
テストパターンはその幅が計測される。
る。単層テストパターンはミラーウェーハ（単結晶シリ
コンウェーハ上にウェルのような横方向の区画領域や縦
方向の積層領域を形成していないウェーハ単体）１上に
形成された幅の異なる複数の孤立ライン２Ａ〜２Ｃ、幅
と間隔の異なる並列ライン３Ａ〜３Ｅ、４Ａ〜４Ｅ、５
Ａ〜５Ｅ、などであり、シリコンウェーハ上に単層膜あ
るいは一様な多層膜で構成され、実際の多層半導体集積
回路における半導体領域、絶縁層、配線層などの下地の
積層構造は考慮されていない。ウェーハ上に形成された
テストパターンはその幅が計測される。
【００２８】図３には単層テストパターンを用いて生成
したモデルを利用するパターン検証方法の処理手順が例
示される。単層テストパターンデータを用いてテストパ
ターンマスクを生成し（Ｓ１）、これを利用して一様膜
質例えばミラーウェーハ上で露光及びエッチング処理な
どを行い、前記単層テストパターンを有するテストウェ
ーハを生成する（Ｓ２）。テストウェーハに実際に形成
されたそれぞれのテストパターンに対しては多数個所で
その幅寸法などを測定する（Ｓ３）。また、前記テスト
パターンデータを用いて光学シミュレーションにより光
強度パターンを生成する（Ｓ４）。この光強度パターン
は要するにテストパターンデータで規定される形状のフ
ォトマスクの利用を想定してそのパターンをウェーハに
結像したと仮定したときの光強度分布で特定されるパタ
ーンである。前記光強度パターンに対する前記テストパ
ターンの差分を抽出し（Ｓ５）、その差分を光学シミュ
レーションのパラメータに適合する補正量とするモデル
を生成する（Ｓ６）。モデルは、テストパターンの形状
もしくは大きさに応じて補正すべき光強度パターンの補
正量を有する。
したモデルを利用するパターン検証方法の処理手順が例
示される。単層テストパターンデータを用いてテストパ
ターンマスクを生成し（Ｓ１）、これを利用して一様膜
質例えばミラーウェーハ上で露光及びエッチング処理な
どを行い、前記単層テストパターンを有するテストウェ
ーハを生成する（Ｓ２）。テストウェーハに実際に形成
されたそれぞれのテストパターンに対しては多数個所で
その幅寸法などを測定する（Ｓ３）。また、前記テスト
パターンデータを用いて光学シミュレーションにより光
強度パターンを生成する（Ｓ４）。この光強度パターン
は要するにテストパターンデータで規定される形状のフ
ォトマスクの利用を想定してそのパターンをウェーハに
結像したと仮定したときの光強度分布で特定されるパタ
ーンである。前記光強度パターンに対する前記テストパ
ターンの差分を抽出し（Ｓ５）、その差分を光学シミュ
レーションのパラメータに適合する補正量とするモデル
を生成する（Ｓ６）。モデルは、テストパターンの形状
もしくは大きさに応じて補正すべき光強度パターンの補
正量を有する。
【００２９】半導体集積回路のレイアウトパターンデー
タを用いる検証では、レイアウトパターンデータを用い
た光学シミュレーションを行い（Ｓ７）、そのシミュレ
ーションによって得られる光強度パターンを前記モデル
を用いて補正する（Ｓ８）。これにより、単層テストパ
ターンで規定される実験モデルによる範囲を限界として
補正されたレイアウトパターンを光強度パターンとして
得ることができる。この光強度パターンを参考にフォト
マスクのパターンもしくは近接効果補正を検証すること
になる。しかしながら、ステップＳ８を介して得られる
光強度パターンは単層テストパターンを基礎する故に、
実際の多層構造の半導体集積回路における生成パターン
とは遊離している場合が多い。
タを用いる検証では、レイアウトパターンデータを用い
た光学シミュレーションを行い（Ｓ７）、そのシミュレ
ーションによって得られる光強度パターンを前記モデル
を用いて補正する（Ｓ８）。これにより、単層テストパ
ターンで規定される実験モデルによる範囲を限界として
補正されたレイアウトパターンを光強度パターンとして
得ることができる。この光強度パターンを参考にフォト
マスクのパターンもしくは近接効果補正を検証すること
になる。しかしながら、ステップＳ８を介して得られる
光強度パターンは単層テストパターンを基礎する故に、
実際の多層構造の半導体集積回路における生成パターン
とは遊離している場合が多い。
【００３０】《多層テストパターン》図４には実際の半
導体集積回路のような多層構造における下地の相違につ
いて例示される。例えば、ポリシリコン配線パターン１
０、１１に着目すると、ｐ型半導体基板（Ｐｓｕｂフィ
ールド領域）１２、Ｎ＋半導体領域（Ｐｓｕｂアクティ
ブ領域）１３、ｎ型ウェル領域（Ｎｗｅｌｌ領域）１
４、Ｐ＋半導体領域（Ｎｗｅｌｌアクティブ領域）１５
のように下地の相違に応じて下地からの反射率が異な
る。更に、Ｎ＋半導体領域（Ｐｓｕｂアクティブ領域）
１２，１３、ｎ型ウェル領域（Ｎｗｅｌｌ領域）１４、
Ｐ＋半導体領域（Ｎｗｅｌｌアクティブ領域）１５のよ
うに下地の不純物濃度及び導電型の相違によりその上層
パターンのエッチングレートが異なる。図４に代表され
るように半導体集積回路の多層構造では下地の構造に応
じて反射率やエッチングレートが相違されるから、その
相違を考慮するための実験モデルを得るのに多層テスト
パターンを用いる。
導体集積回路のような多層構造における下地の相違につ
いて例示される。例えば、ポリシリコン配線パターン１
０、１１に着目すると、ｐ型半導体基板（Ｐｓｕｂフィ
ールド領域）１２、Ｎ＋半導体領域（Ｐｓｕｂアクティ
ブ領域）１３、ｎ型ウェル領域（Ｎｗｅｌｌ領域）１
４、Ｐ＋半導体領域（Ｎｗｅｌｌアクティブ領域）１５
のように下地の相違に応じて下地からの反射率が異な
る。更に、Ｎ＋半導体領域（Ｐｓｕｂアクティブ領域）
１２，１３、ｎ型ウェル領域（Ｎｗｅｌｌ領域）１４、
Ｐ＋半導体領域（Ｎｗｅｌｌアクティブ領域）１５のよ
うに下地の不純物濃度及び導電型の相違によりその上層
パターンのエッチングレートが異なる。図４に代表され
るように半導体集積回路の多層構造では下地の構造に応
じて反射率やエッチングレートが相違されるから、その
相違を考慮するための実験モデルを得るのに多層テスト
パターンを用いる。
【００３１】図５には図２の単層テストパターに対応さ
れる多層テストパターンが例示される。図５の例は、エ
ッチングにおける加工寸法が異なる層のみを持ち、下地
層としての酸化膜、窒化膜等の違いや膜厚の違いから起
こる反射やデフォーカスによる効果は、テストパターン
を用いず、予め光学シミュレーションにより求めるもの
としている。すなわち、エッチングにおいて加工寸法異
を相違させる下地領域として、Ｐｓｕｂフィールド領域
１２に形成されたＰｓｕｂアクティブ領域（Ｎ＋層）１
３と、Ｎｗｅｌｌ領域１４に形成されたＮｗｅｌｌアク
ティブ領域（Ｐ＋層）１５がある。Ｐｓｕｂアクティブ
領域（Ｎ＋層）１３には、例えばそれぞれポリシリコン
層として、幅の異なる複数の孤立ライン１６Ａ〜１６
Ｃ、幅と間隔の異なる並列ライン１７Ａ〜１７Ｅ、１８
Ａ〜１８Ｅ、１９Ａ〜１９Ｅが形成される。Ｎｗｅｌｌ
アクティブ領域（Ｐ＋層）１５には、例えばそれぞれポ
リシリコン層として、幅の異なる複数の孤立ライン２０
Ａ〜２０Ｃ、幅と間隔の異なる並列ライン２１Ａ〜２１
Ｅ、２２Ａ〜２２Ｅ、２３Ａ〜２３Ｅが形成される。上
記多層テストパターンはテストパターンデータに基づい
て実際にテストウェーハとして形成される。
れる多層テストパターンが例示される。図５の例は、エ
ッチングにおける加工寸法が異なる層のみを持ち、下地
層としての酸化膜、窒化膜等の違いや膜厚の違いから起
こる反射やデフォーカスによる効果は、テストパターン
を用いず、予め光学シミュレーションにより求めるもの
としている。すなわち、エッチングにおいて加工寸法異
を相違させる下地領域として、Ｐｓｕｂフィールド領域
１２に形成されたＰｓｕｂアクティブ領域（Ｎ＋層）１
３と、Ｎｗｅｌｌ領域１４に形成されたＮｗｅｌｌアク
ティブ領域（Ｐ＋層）１５がある。Ｐｓｕｂアクティブ
領域（Ｎ＋層）１３には、例えばそれぞれポリシリコン
層として、幅の異なる複数の孤立ライン１６Ａ〜１６
Ｃ、幅と間隔の異なる並列ライン１７Ａ〜１７Ｅ、１８
Ａ〜１８Ｅ、１９Ａ〜１９Ｅが形成される。Ｎｗｅｌｌ
アクティブ領域（Ｐ＋層）１５には、例えばそれぞれポ
リシリコン層として、幅の異なる複数の孤立ライン２０
Ａ〜２０Ｃ、幅と間隔の異なる並列ライン２１Ａ〜２１
Ｅ、２２Ａ〜２２Ｅ、２３Ａ〜２３Ｅが形成される。上
記多層テストパターンはテストパターンデータに基づい
て実際にテストウェーハとして形成される。
【００３２】図６には図２の単層テストパターに対応さ
れる多層テストパターンの別の例が示される。図６の例
は、エッチングによる加工寸法の相違と共に下地層とし
ての酸化膜、窒化膜等の違いや膜厚の違いに起因する反
射の違いによる相違も考慮したテストパターンとしてい
る点が図５と相違する。この場合、反射の効果を調べる
部分はパターンに対する寸法測定点を簡略化することも
可能である。また後に述べる複数の領域にまたがる境界
部分の効果をそのための専用テストパターンを用意して
調べることも可能である。
れる多層テストパターンの別の例が示される。図６の例
は、エッチングによる加工寸法の相違と共に下地層とし
ての酸化膜、窒化膜等の違いや膜厚の違いに起因する反
射の違いによる相違も考慮したテストパターンとしてい
る点が図５と相違する。この場合、反射の効果を調べる
部分はパターンに対する寸法測定点を簡略化することも
可能である。また後に述べる複数の領域にまたがる境界
部分の効果をそのための専用テストパターンを用意して
調べることも可能である。
【００３３】図６の例では、エッチングにおいて加工寸
法異を相違させる下地領域として、Ｐｓｕｂフィールド
領域１２、Ｐｓｕｂアクティブ領域（Ｎ＋層）１３、Ｎ
ｗｅｌｌ領域１４、Ｎｗｅｌｌアクティブ領域（Ｐ＋
層）１５がある。Ｐｓｕｂアクティブ領域（Ｎ＋層）１
３及びＮｗｅｌｌアクティブ領域（Ｐ＋層）１５には図
５と同様のテストパターンが形成される。Ｐｓｕｂフィ
ールド領域１２には例えばそれぞれポリシリコン層とし
て、幅の異なる複数の孤立ライン２４Ａ〜２４Ｃ、幅と
間隔の異なる並列ライン２５Ａ〜２５Ｅ、２６Ａ〜２６
Ｅ、２７Ａ〜２７Ｅが形成される。Ｎｗｅｌｌ領域１４
には例えばそれぞれポリシリコン層として、幅の異なる
複数の孤立ライン２８Ａ〜２８Ｃ、幅と間隔の異なる並
列ライン２９Ａ〜２９Ｅ、３０Ａ〜３０Ｅ、３１Ａ〜３
１Ｅが形成される。上記多層テストパターンはテストパ
ターンデータに基づいて実際にテストウェーハとして形
成される。
法異を相違させる下地領域として、Ｐｓｕｂフィールド
領域１２、Ｐｓｕｂアクティブ領域（Ｎ＋層）１３、Ｎ
ｗｅｌｌ領域１４、Ｎｗｅｌｌアクティブ領域（Ｐ＋
層）１５がある。Ｐｓｕｂアクティブ領域（Ｎ＋層）１
３及びＮｗｅｌｌアクティブ領域（Ｐ＋層）１５には図
５と同様のテストパターンが形成される。Ｐｓｕｂフィ
ールド領域１２には例えばそれぞれポリシリコン層とし
て、幅の異なる複数の孤立ライン２４Ａ〜２４Ｃ、幅と
間隔の異なる並列ライン２５Ａ〜２５Ｅ、２６Ａ〜２６
Ｅ、２７Ａ〜２７Ｅが形成される。Ｎｗｅｌｌ領域１４
には例えばそれぞれポリシリコン層として、幅の異なる
複数の孤立ライン２８Ａ〜２８Ｃ、幅と間隔の異なる並
列ライン２９Ａ〜２９Ｅ、３０Ａ〜３０Ｅ、３１Ａ〜３
１Ｅが形成される。上記多層テストパターンはテストパ
ターンデータに基づいて実際にテストウェーハとして形
成される。
【００３４】《パターン検証方法》図１には多相テスト
パターンの生成からモデルを用いた光学シミュレーショ
ンに至るパターン検証方法のフローチャートが例示され
る。先ず、前記所定の多相テストパターンデータに基づ
いてテストパターンマスク（露光マスク）を生成し（Ｓ
１０）、これを用いて半導体ウェーハ上で露光及びエッ
チング処理等のウェーハ加工を行い（Ｓ１１）、多層テ
ストパターンの必要層分だけ上記ステップＳ１０，Ｓ１
１を繰り返して、多層テストパターンを有するテストウ
ェーハを生成する。テストウェーハに形成されたテスト
パターンに対して孤立ラインの幅、並列ラインのライン
幅等に対する多数個所で寸法測定を行う（Ｓ１２）。ま
た、前記多層テストパターンデータを用いて光学シミュ
レーションにより光強度パターンを生成する（Ｓ１
３）。この光強度パターンは要するに多層テストパター
ンデータで規定される形状のフォトマスクの利用を想定
してそのパターンをウェーハに結像したと仮定したとき
の光強度分布で特定されるパターンである。前記光強度
パターンに対する前記多層テストパターン（測定値）の
差分を抽出し（Ｓ１４）、その差分を光学シミュレーシ
ョンのパラメータに適合する補正量とするモデルを生成
する（Ｓ１５）。モデルは、テストパターンの形状もし
くは大きさ、そしてテストパターンが形成される下地の
状態に応じて補正すべき光強度パターンの補正量を有す
る。ここで想定している多層テストパターンは図５で説
明したようにエッチングにおける加工寸法を相違させる
下地層のみを持ち、下地層としての酸化膜、窒化膜等の
違いや膜厚の違いから起こる反射による影響を考慮しな
いものとする。ここで生成されるモデルはＭ１〜Ｍｎと
される。例えば前記モデルＭ１〜Ｍｎは、パターン幅と
その下地の構造とを特定し、それにおける当該パターン
の形状を太く又は細く補正するための補正量を規定する
データを持っている。
パターンの生成からモデルを用いた光学シミュレーショ
ンに至るパターン検証方法のフローチャートが例示され
る。先ず、前記所定の多相テストパターンデータに基づ
いてテストパターンマスク（露光マスク）を生成し（Ｓ
１０）、これを用いて半導体ウェーハ上で露光及びエッ
チング処理等のウェーハ加工を行い（Ｓ１１）、多層テ
ストパターンの必要層分だけ上記ステップＳ１０，Ｓ１
１を繰り返して、多層テストパターンを有するテストウ
ェーハを生成する。テストウェーハに形成されたテスト
パターンに対して孤立ラインの幅、並列ラインのライン
幅等に対する多数個所で寸法測定を行う（Ｓ１２）。ま
た、前記多層テストパターンデータを用いて光学シミュ
レーションにより光強度パターンを生成する（Ｓ１
３）。この光強度パターンは要するに多層テストパター
ンデータで規定される形状のフォトマスクの利用を想定
してそのパターンをウェーハに結像したと仮定したとき
の光強度分布で特定されるパターンである。前記光強度
パターンに対する前記多層テストパターン（測定値）の
差分を抽出し（Ｓ１４）、その差分を光学シミュレーシ
ョンのパラメータに適合する補正量とするモデルを生成
する（Ｓ１５）。モデルは、テストパターンの形状もし
くは大きさ、そしてテストパターンが形成される下地の
状態に応じて補正すべき光強度パターンの補正量を有す
る。ここで想定している多層テストパターンは図５で説
明したようにエッチングにおける加工寸法を相違させる
下地層のみを持ち、下地層としての酸化膜、窒化膜等の
違いや膜厚の違いから起こる反射による影響を考慮しな
いものとする。ここで生成されるモデルはＭ１〜Ｍｎと
される。例えば前記モデルＭ１〜Ｍｎは、パターン幅と
その下地の構造とを特定し、それにおける当該パターン
の形状を太く又は細く補正するための補正量を規定する
データを持っている。
【００３５】下地の相違に応ずる反射の影響は、実験モ
デルとしてのテストパターンを用いず、予め光学シミュ
レーションにより求めるものとする。すなわち、前記多
層テストパターンデータを用いて光学シミュレーション
により光強度パターンを生成し（Ｓ１６）、この光強度
パターンに対して、下地層としての酸化膜、窒化膜等の
違いや膜厚の違いから起こる反射による影響及び段差高
等の影響を補正し（Ｓ１７）、更に前記モデルによる補
正を加える（Ｓ１８）。これら補正を加えて得られる光
強度パターンと前記ステップＳ１６で得られた光強度パ
ターンとの差分を抽出し（Ｓ１９）、その差分を光学シ
ミュレーションのパラメータに適合する補正量とするモ
デルを生成する（Ｓ１５）。このモデルＭｎ＋１〜Ｍｍ
は、パターンの寸法と下地の構造を特定し、エッチング
レートを相違させる下地の状態に応ずる補正量と共に、
下地層の反射や段差の影響に応ずる補正量も有する。
デルとしてのテストパターンを用いず、予め光学シミュ
レーションにより求めるものとする。すなわち、前記多
層テストパターンデータを用いて光学シミュレーション
により光強度パターンを生成し（Ｓ１６）、この光強度
パターンに対して、下地層としての酸化膜、窒化膜等の
違いや膜厚の違いから起こる反射による影響及び段差高
等の影響を補正し（Ｓ１７）、更に前記モデルによる補
正を加える（Ｓ１８）。これら補正を加えて得られる光
強度パターンと前記ステップＳ１６で得られた光強度パ
ターンとの差分を抽出し（Ｓ１９）、その差分を光学シ
ミュレーションのパラメータに適合する補正量とするモ
デルを生成する（Ｓ１５）。このモデルＭｎ＋１〜Ｍｍ
は、パターンの寸法と下地の構造を特定し、エッチング
レートを相違させる下地の状態に応ずる補正量と共に、
下地層の反射や段差の影響に応ずる補正量も有する。
【００３６】半導体集積回路のレイアウト設計パターン
データの検証では、レイアウトパタンデータを利用し、
シミュレーション対象とされる個々のマスクパターンで
規定するような層毎に光学シミュレーションを行い（Ｓ
２１）、光強度パターンを得る。層毎に得られた光強度
パターンに対して当該層に対応するモデルを選択する
（Ｓ２２）。例えば、第１層目のポリシリコン配線層を
規定するマスクパターンに応ずる光強度パターンをシミ
ュレーション対象とする場合、当該ポリシリコン配線層
の下地の状態をレイアウト設計パターンデータを参照し
て認識し、これに対応するモデルを選択する。当然第１
層目ポリシリコン配線層の下地が均一でなければ、その
下地の相違に応じて最適なモデルが複数種類選択される
ことになる。選択されたモデルに従って対応する光強度
パターンが補正される（Ｓ２３）。前記選択されるモデ
ルとしてモデルＭ１〜Ｍｎの中で選択するか、モデルＭ
１＋１〜Ｍｍの中で選択するかは、ステップＳ２１のシ
ミュレーション内容による。要するに、下地層としての
酸化膜、窒化膜等の違いや膜厚の違いから起こる反射や
段差による影響は本質的に光学的補正が可能な因子であ
るから、光シミュレーション（Ｓ２１）でその都度考慮
すれば、モデルはＭ１〜Ｍｎの中から最適に選択すれば
よい。但し、光学シミュレーション毎に、下地の状態に
応ずる反射や段差による影響を考慮した演算をその都度
行わなければならないから、その結果を普遍的に再利用
できないという点で、検証処理が非能率的になる場合が
ある。すなわち、モデルＭｎ＋１〜Ｍｍの中から必要な
モデルを選択すれば光学シミュレーション時に反射や段
差等の計算を簡単化することができる。
データの検証では、レイアウトパタンデータを利用し、
シミュレーション対象とされる個々のマスクパターンで
規定するような層毎に光学シミュレーションを行い（Ｓ
２１）、光強度パターンを得る。層毎に得られた光強度
パターンに対して当該層に対応するモデルを選択する
（Ｓ２２）。例えば、第１層目のポリシリコン配線層を
規定するマスクパターンに応ずる光強度パターンをシミ
ュレーション対象とする場合、当該ポリシリコン配線層
の下地の状態をレイアウト設計パターンデータを参照し
て認識し、これに対応するモデルを選択する。当然第１
層目ポリシリコン配線層の下地が均一でなければ、その
下地の相違に応じて最適なモデルが複数種類選択される
ことになる。選択されたモデルに従って対応する光強度
パターンが補正される（Ｓ２３）。前記選択されるモデ
ルとしてモデルＭ１〜Ｍｎの中で選択するか、モデルＭ
１＋１〜Ｍｍの中で選択するかは、ステップＳ２１のシ
ミュレーション内容による。要するに、下地層としての
酸化膜、窒化膜等の違いや膜厚の違いから起こる反射や
段差による影響は本質的に光学的補正が可能な因子であ
るから、光シミュレーション（Ｓ２１）でその都度考慮
すれば、モデルはＭ１〜Ｍｎの中から最適に選択すれば
よい。但し、光学シミュレーション毎に、下地の状態に
応ずる反射や段差による影響を考慮した演算をその都度
行わなければならないから、その結果を普遍的に再利用
できないという点で、検証処理が非能率的になる場合が
ある。すなわち、モデルＭｎ＋１〜Ｍｍの中から必要な
モデルを選択すれば光学シミュレーション時に反射や段
差等の計算を簡単化することができる。
【００３７】下地の相違する境界部分、すなわち、適用
されるモデルが相違する領域の境界部分に対して境界処
理を行う（Ｓ２４）。境界部分では両方の領域の下地の
相違による効果を受けると共にマスクの合わせずれの影
響を大きく受ける。したがって、これを考慮すると、境
界部分では下地が同じであっても他の部分と相違するモ
デルを適用して補正を行うことが望ましい場合がある。
例えば、境界領域での補正の仕方を例示する図７のよう
に、下地が相違する境界部分では、不連続にモデルを切
り替えるのではなく、境界の両方の領域に関するモデル
の最悪値（寸法補正量が大きなモデル）、最善値（寸法
補正量が小さなモデル）、最善値及び最悪値の平均値、
最善値及び最悪値を一次近似した連続関数等を、シミュ
レーションの用途に応じて選択可能とする。具体例を示
す図８において、（Ａ）に示す設計上のパターンに対
し、出来上がり形状が（Ｂ）のようになる場合を想定す
る。このとき、境界領域３０に対しては、光学シミュレ
ーション結果に基づいて近接効果補正（ＯＰＣ）による
自動補正を行う場合にはマスクずれ等のその他の誤差も
反映されて過剰補正の可能性があるから最悪値を使用す
ることは望ましくなく、（Ｃ）のように最善値を採用す
るのがよい。逆に、光学シミュレーションをパターンの
検証に使用する場合は、（Ｄ）のように最悪値を採用し
て最悪状態を出現し易くするとよい。
されるモデルが相違する領域の境界部分に対して境界処
理を行う（Ｓ２４）。境界部分では両方の領域の下地の
相違による効果を受けると共にマスクの合わせずれの影
響を大きく受ける。したがって、これを考慮すると、境
界部分では下地が同じであっても他の部分と相違するモ
デルを適用して補正を行うことが望ましい場合がある。
例えば、境界領域での補正の仕方を例示する図７のよう
に、下地が相違する境界部分では、不連続にモデルを切
り替えるのではなく、境界の両方の領域に関するモデル
の最悪値（寸法補正量が大きなモデル）、最善値（寸法
補正量が小さなモデル）、最善値及び最悪値の平均値、
最善値及び最悪値を一次近似した連続関数等を、シミュ
レーションの用途に応じて選択可能とする。具体例を示
す図８において、（Ａ）に示す設計上のパターンに対
し、出来上がり形状が（Ｂ）のようになる場合を想定す
る。このとき、境界領域３０に対しては、光学シミュレ
ーション結果に基づいて近接効果補正（ＯＰＣ）による
自動補正を行う場合にはマスクずれ等のその他の誤差も
反映されて過剰補正の可能性があるから最悪値を使用す
ることは望ましくなく、（Ｃ）のように最善値を採用す
るのがよい。逆に、光学シミュレーションをパターンの
検証に使用する場合は、（Ｄ）のように最悪値を採用し
て最悪状態を出現し易くするとよい。
【００３８】上記多層テストパターンを用いて生成した
モデルを利用するパターン検証方法によれば、従来の光
学シミュレーションでは考慮していなかったエッチング
レート等のようにパターンが形成される下地による影響
を、前記モデルによりモデル化して光学シミュレーショ
ン結果に反映させることができるから、実製品に対する
レイアウトパターンのシミュレーション精度を向上させ
ることができる。
モデルを利用するパターン検証方法によれば、従来の光
学シミュレーションでは考慮していなかったエッチング
レート等のようにパターンが形成される下地による影響
を、前記モデルによりモデル化して光学シミュレーショ
ン結果に反映させることができるから、実製品に対する
レイアウトパターンのシミュレーション精度を向上させ
ることができる。
【００３９】前記境界処理を採用すれば、レイアウトパ
ターンのシミュレーション精度を一層向上させることが
できる。
ターンのシミュレーション精度を一層向上させることが
できる。
【００４０】尚、境界部分では、段差による膜厚変化や
ハレーション等により高精度なモデル化が不可能なケー
スでは定量寸法シフト等の図形加工を併せて適用するこ
とも可能である。
ハレーション等により高精度なモデル化が不可能なケー
スでは定量寸法シフト等の図形加工を併せて適用するこ
とも可能である。
【００４１】《データ処理システム》上記図１に基づい
て説明したようなモデルを利用したパターン検証方法で
は、テストパターンを異なる下地に多数形成するから、
形成されたテストパターンの測定に多大な労力を要する
ことになる。半導体集積回路の製造メーカにとっては、
その測定の労力によってプロセスエンジニアのパワー不
足を懸念すると、それらを外注化若しくは他者に専業化
させることが望ましい。このとき、エッチングレートの
ように高精度なシミュレーションに必要なプロセス的影
響を予めモデルによって定量化することが可能であるか
らプロセス技術者以外であっても前記モデルの作成は可
能である。前記モデルを利用したパターン検証方法によ
りシミュレーションの精度及び信頼性を向上させること
ができ、更に、補正用モデル作成の非プロセスエンジニ
ア化も可能であるから、半導体集積回路の製造プロセス
と前記モデルの作成及びマスクパターン作成に係るシミ
ュレーションとを分業化若しくは半導体製造メーカから
その他に専業化させることが本質的に可能になり、支障
もないと考えられる。
て説明したようなモデルを利用したパターン検証方法で
は、テストパターンを異なる下地に多数形成するから、
形成されたテストパターンの測定に多大な労力を要する
ことになる。半導体集積回路の製造メーカにとっては、
その測定の労力によってプロセスエンジニアのパワー不
足を懸念すると、それらを外注化若しくは他者に専業化
させることが望ましい。このとき、エッチングレートの
ように高精度なシミュレーションに必要なプロセス的影
響を予めモデルによって定量化することが可能であるか
らプロセス技術者以外であっても前記モデルの作成は可
能である。前記モデルを利用したパターン検証方法によ
りシミュレーションの精度及び信頼性を向上させること
ができ、更に、補正用モデル作成の非プロセスエンジニ
ア化も可能であるから、半導体集積回路の製造プロセス
と前記モデルの作成及びマスクパターン作成に係るシミ
ュレーションとを分業化若しくは半導体製造メーカから
その他に専業化させることが本質的に可能になり、支障
もないと考えられる。
【００４２】図９にはこの観点に着目したデータ処理シ
ステムが例示される。このデータ処理システムは、レイ
アウトパターンの光学シミュレーションに用いるモデル
の作成や計測をネットワークを利用し分業的且つ効率的
に運用可能にするしくみを提供するものである。４０〜
４２は半導体集積回路の製造メーカを意味する。５０は
半導体集積回路のマスクメーカを意味する。半導体集積
回路の製造メーカ４０〜４２は計算機４３、記憶ユニッ
ト４４及び通信ユニット４５を備える第３情報処理装置
３１を有する。半導体集積回路のマスクメーカ５０は、
計算機５１、記憶ユニット５２及び通信ユニット５３を
備える第１情報処理装置３２、そして、計算機５５、記
憶ユニット５６及び通信ユニット５７を備える第２情報
処理装置３３を有する。前記夫々のデータ処理装置３
１、３２，３３はインターネット等のネットワーク３４
を介して情報通信可能に相互に接続される。前記情報処
理装置３１，３２，３３はワークステーションやパーソ
ナルコンピュータ等のコンピュータ装置によって構成さ
れる。
ステムが例示される。このデータ処理システムは、レイ
アウトパターンの光学シミュレーションに用いるモデル
の作成や計測をネットワークを利用し分業的且つ効率的
に運用可能にするしくみを提供するものである。４０〜
４２は半導体集積回路の製造メーカを意味する。５０は
半導体集積回路のマスクメーカを意味する。半導体集積
回路の製造メーカ４０〜４２は計算機４３、記憶ユニッ
ト４４及び通信ユニット４５を備える第３情報処理装置
３１を有する。半導体集積回路のマスクメーカ５０は、
計算機５１、記憶ユニット５２及び通信ユニット５３を
備える第１情報処理装置３２、そして、計算機５５、記
憶ユニット５６及び通信ユニット５７を備える第２情報
処理装置３３を有する。前記夫々のデータ処理装置３
１、３２，３３はインターネット等のネットワーク３４
を介して情報通信可能に相互に接続される。前記情報処
理装置３１，３２，３３はワークステーションやパーソ
ナルコンピュータ等のコンピュータ装置によって構成さ
れる。
【００４３】図１０には図９のデータ処理システムを用
いて半導体集積回路の製造メーカが前記モデルの作成と
マスクパターンデータの作成とをマスクメーカに分業化
させる時のデータ処理手順が例示される。マスクメーカ
５０はモデル作製の請け負いと、ＯＰＣ処理を伴うマス
ク製造の請け負いを行う。半導体集積回路製造メーカは
マスクメーカにとってユーザとして位置付けられる。図
９の第１情報処理装置３２は主としてモデル作製のデー
タ処理を担う。図９の第２情報処理装置３３は主として
ＯＰＣ処理を伴うマスク製造に係るデータ処理を担う。
いて半導体集積回路の製造メーカが前記モデルの作成と
マスクパターンデータの作成とをマスクメーカに分業化
させる時のデータ処理手順が例示される。マスクメーカ
５０はモデル作製の請け負いと、ＯＰＣ処理を伴うマス
ク製造の請け負いを行う。半導体集積回路製造メーカは
マスクメーカにとってユーザとして位置付けられる。図
９の第１情報処理装置３２は主としてモデル作製のデー
タ処理を担う。図９の第２情報処理装置３３は主として
ＯＰＣ処理を伴うマスク製造に係るデータ処理を担う。
【００４４】マスクメーカ５０は前記多層テストパター
ンデータ等を記憶ユニット５２に保有している。半導体
集積回路の製造メーカ４０はレイアウトパターンを設計
すると、それに基くフォトマスク（露光マスク）を入手
するために、マスクメーカ５０にフォトマスクの製造の
請け負いを依頼する。その依頼を受けたマスクメーカ５
０は情報処理装置３２からネットアーク３４を介して半
導体集積回路製造メーカ４０の情報処理装置３１に多層
テストパターンデータ或いはその多層パターンデータを
用いてテストウェーハを製造するためのテストマスクの
データを伝送する（Ｔ１）。半導体集積回路メーカ４０
はそのテストパターンデータ或いはテストマスクデータ
を用いてテストパターンを有するテストウェーハを生成
する（Ｕ１）。生成されたテストウェーには、半導体集
積回路製造メーカの製造装置の精度や製造技術の優劣が
反映されている。要するに、同じ多層テストパターンデ
ータを用いてテストウェーハを製造しても、そこに形成
されるテストパターンの形状及び寸法は製造メーカ固有
の値を示すことになる。尚、半導体集積回路製造メーカ
４０はマスクメーカ５０から直接テストパターンマスク
を受け取って前記テストウェーハを作製してもよい。
ンデータ等を記憶ユニット５２に保有している。半導体
集積回路の製造メーカ４０はレイアウトパターンを設計
すると、それに基くフォトマスク（露光マスク）を入手
するために、マスクメーカ５０にフォトマスクの製造の
請け負いを依頼する。その依頼を受けたマスクメーカ５
０は情報処理装置３２からネットアーク３４を介して半
導体集積回路製造メーカ４０の情報処理装置３１に多層
テストパターンデータ或いはその多層パターンデータを
用いてテストウェーハを製造するためのテストマスクの
データを伝送する（Ｔ１）。半導体集積回路メーカ４０
はそのテストパターンデータ或いはテストマスクデータ
を用いてテストパターンを有するテストウェーハを生成
する（Ｕ１）。生成されたテストウェーには、半導体集
積回路製造メーカの製造装置の精度や製造技術の優劣が
反映されている。要するに、同じ多層テストパターンデ
ータを用いてテストウェーハを製造しても、そこに形成
されるテストパターンの形状及び寸法は製造メーカ固有
の値を示すことになる。尚、半導体集積回路製造メーカ
４０はマスクメーカ５０から直接テストパターンマスク
を受け取って前記テストウェーハを作製してもよい。
【００４５】前記マスクメーカ５０は半導体集積回路製
造メーカ４０からテストウェーハを入手する（Ｔ２）。
テストウェーハに対してはその反射率や段差高が測定さ
れ（Ｍ１）、且つ、そのテストパターンの寸法が測定さ
れる（Ｍ２）。前記マスクメーカ５０の第１情報処理装
置３２は、前記多層テストパターンデータを用いた光学
シミュレーションにより光強度パターンを得ており、入
手したテストウェーハ上のテストパターンに対する前記
光強度パターンの寸法相違に相関する補正量を規定する
前記モデルを生成する（Ｍ３）。生成されたモデルは第
１情報処理装置３２からネットワーク３４を介して前記
テストウェーハの製造元である半導体集積回路製造メー
カ４０の情報処理装置３１に送信される（Ｔ３）。
造メーカ４０からテストウェーハを入手する（Ｔ２）。
テストウェーハに対してはその反射率や段差高が測定さ
れ（Ｍ１）、且つ、そのテストパターンの寸法が測定さ
れる（Ｍ２）。前記マスクメーカ５０の第１情報処理装
置３２は、前記多層テストパターンデータを用いた光学
シミュレーションにより光強度パターンを得ており、入
手したテストウェーハ上のテストパターンに対する前記
光強度パターンの寸法相違に相関する補正量を規定する
前記モデルを生成する（Ｍ３）。生成されたモデルは第
１情報処理装置３２からネットワーク３４を介して前記
テストウェーハの製造元である半導体集積回路製造メー
カ４０の情報処理装置３１に送信される（Ｔ３）。
【００４６】半導体集積回路製造メーカ４０は受信した
モデルを用いて情報処理装置３１によりそのモデルの内
容を確認し、或いはそのモデルを用いてレイアウトの光
学シミュレーションを行う（Ｕ２）。その結果なども考
慮して、フォトマスクに必要な精度情報及び前記補正モ
デルが半導体集積回路製造メーカ４０の第３情報処理装
置３１からネットワーク３４を介して第２の情報処理装
置３３に伝送される（Ｔ４）。
モデルを用いて情報処理装置３１によりそのモデルの内
容を確認し、或いはそのモデルを用いてレイアウトの光
学シミュレーションを行う（Ｕ２）。その結果なども考
慮して、フォトマスクに必要な精度情報及び前記補正モ
デルが半導体集積回路製造メーカ４０の第３情報処理装
置３１からネットワーク３４を介して第２の情報処理装
置３３に伝送される（Ｔ４）。
【００４７】前記第２情報処理装置３３は、前記ネット
ワーク３４を介して前記テストウェーハの製造元から受
信した前記モデルと精度情報に基づいてＯＰＣのルール
を決める（Ｏ１）。このルールには前記境界部分でのモ
デル適用に関する境界処理の内容を含む。第２情報処理
装置３３はマスク制作を今回請け負った半導体集積回路
のレイアウトパターンデータを半導体集積回路の製造メ
ーカ４０の第３情報処理装置３１からネットワーク３４
を介して受け取り（Ｔ５）、前記モデルやＯＰＣルール
に従ってレイアウトパターンに対する光学シミュレーシ
ョンを行い、レイアウトパターンに対する近接効果補
正、並びにフォトマスクパターンに対する検証を行う
（Ｏ２）。これを経て第２情報処理装置３３はマスクパ
ターンを規定するＥＢ（電子線）描画データを生成し
（Ｏ３）、このＥＢ描画データにてフォトマスクが作製
される。作製されたフォトマスクは半導体集積回路メー
カ４０に渡される（Ｔ６）。
ワーク３４を介して前記テストウェーハの製造元から受
信した前記モデルと精度情報に基づいてＯＰＣのルール
を決める（Ｏ１）。このルールには前記境界部分でのモ
デル適用に関する境界処理の内容を含む。第２情報処理
装置３３はマスク制作を今回請け負った半導体集積回路
のレイアウトパターンデータを半導体集積回路の製造メ
ーカ４０の第３情報処理装置３１からネットワーク３４
を介して受け取り（Ｔ５）、前記モデルやＯＰＣルール
に従ってレイアウトパターンに対する光学シミュレーシ
ョンを行い、レイアウトパターンに対する近接効果補
正、並びにフォトマスクパターンに対する検証を行う
（Ｏ２）。これを経て第２情報処理装置３３はマスクパ
ターンを規定するＥＢ（電子線）描画データを生成し
（Ｏ３）、このＥＢ描画データにてフォトマスクが作製
される。作製されたフォトマスクは半導体集積回路メー
カ４０に渡される（Ｔ６）。
【００４８】これにより、ユーザとしての半導体集積回
路メーカ４０は、専門分野であるウェーハの作成と確認
やレイアウト設計等に注力でき、請負側としてのマスク
メーカ５０はユーザーの別によらず、モデルの製作やマ
スクの製作を専門業務とすることが可能になる。このよ
うにモデル作成やシミュレーション実行の専業化によ
り、半導体集積回路製造メーカ４０にとってプロセス開
発費用及び工数の低減が実現され、半導体集積回路の開
発効率を向上させることができる。
路メーカ４０は、専門分野であるウェーハの作成と確認
やレイアウト設計等に注力でき、請負側としてのマスク
メーカ５０はユーザーの別によらず、モデルの製作やマ
スクの製作を専門業務とすることが可能になる。このよ
うにモデル作成やシミュレーション実行の専業化によ
り、半導体集積回路製造メーカ４０にとってプロセス開
発費用及び工数の低減が実現され、半導体集積回路の開
発効率を向上させることができる。
【００４９】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
【００５０】例えば、半導体基板上の異なる下地にテス
トパターンを形成するための所定のパターンデータは多
層パターンデータに限定されず、それに基づいて形成さ
れるテストマスクのパターンデータであってもよい。ま
た、テストパターンは矩形の孤立ライン及び並列ライン
に限定されず、屈曲パターンなどその他の形状のパター
ンであってもよい。また、多層テストパターンの生成に
考慮すべき下地の相違は基板領域、Ｐ＋領域、Ｎ＋領
域、ウェル領域等の違いに基づくエッチングレートや反
射率の相違、更には段差の状態に限定されず、下地のそ
の他の状態に着目してよい。前記モデルの作成や提供は
半導体集積回路のマスクメーカに担わせることに限定さ
れず、その他の分野に分業化若しくは専業化させてもよ
い。
トパターンを形成するための所定のパターンデータは多
層パターンデータに限定されず、それに基づいて形成さ
れるテストマスクのパターンデータであってもよい。ま
た、テストパターンは矩形の孤立ライン及び並列ライン
に限定されず、屈曲パターンなどその他の形状のパター
ンであってもよい。また、多層テストパターンの生成に
考慮すべき下地の相違は基板領域、Ｐ＋領域、Ｎ＋領
域、ウェル領域等の違いに基づくエッチングレートや反
射率の相違、更には段差の状態に限定されず、下地のそ
の他の状態に着目してよい。前記モデルの作成や提供は
半導体集積回路のマスクメーカに担わせることに限定さ
れず、その他の分野に分業化若しくは専業化させてもよ
い。
【００５１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００５２】すなわち、従来の光学シミュレーションで
は考慮していなかったエッチングレート等のようにパタ
ーンが形成される下地による影響を、多層テストパター
ンを利用したモデルにより光学シミュレーション結果に
反映させることができるから、実製品に対するレイアウ
トパターンのシミュレーション精度を向上させることが
できる。
は考慮していなかったエッチングレート等のようにパタ
ーンが形成される下地による影響を、多層テストパター
ンを利用したモデルにより光学シミュレーション結果に
反映させることができるから、実製品に対するレイアウ
トパターンのシミュレーション精度を向上させることが
できる。
【００５３】レイアウトパターンの光学シミュレーショ
ンに用いる補正用モデルの作成や計測をネットワークを
利用して効率的に実現することにより、例えばユーザと
しての半導体集積回路メーカは、専門分野であるウェー
ハの作成と確認やレイアウト設計等に注力でき、請負側
としてのマスクメーカ等はユーザーの別によらず、モデ
ルの製作やマスクの製作を専門業務とすることが可能に
なる。このようにモデル作成やシミュレーション実行の
分業化若しくは専業化により、半導体集積回路製造メー
カにとってプロセス開発費用及び工数の低減が実現さ
れ、半導体集積回路の開発効率を向上させることができ
る。
ンに用いる補正用モデルの作成や計測をネットワークを
利用して効率的に実現することにより、例えばユーザと
しての半導体集積回路メーカは、専門分野であるウェー
ハの作成と確認やレイアウト設計等に注力でき、請負側
としてのマスクメーカ等はユーザーの別によらず、モデ
ルの製作やマスクの製作を専門業務とすることが可能に
なる。このようにモデル作成やシミュレーション実行の
分業化若しくは専業化により、半導体集積回路製造メー
カにとってプロセス開発費用及び工数の低減が実現さ
れ、半導体集積回路の開発効率を向上させることができ
る。
【図１】多相テストパターンの生成からモデルを用いた
光学シミュレーションに至るパターン検証方法を例示す
るフローチャートである。
光学シミュレーションに至るパターン検証方法を例示す
るフローチャートである。
【図２】単層テストパターンを例示する説明図である。
【図３】単層テストパターンを用いて生成したモデルを
利用するパターン検証方法の処理手順を例示するフロー
チャートである。
利用するパターン検証方法の処理手順を例示するフロー
チャートである。
【図４】実際の半導体集積回路のような多層構造で考慮
すべき下地の相違について例示する説明図である。
すべき下地の相違について例示する説明図である。
【図５】多層テストパターンを例示する説明図である。
【図６】多層テストパターンの別の例を示す説明図であ
る。
る。
【図７】境界領域でのモデルの適用手法を例示する説明
図である。
図である。
【図８】設計上のパターンに対する出来上がり形状を想
定したとき境界領域に対するモデルの採用形態を近接効
果補正の場合とパターン検証の場合とで夫々別々に例示
する説明図である。
定したとき境界領域に対するモデルの採用形態を近接効
果補正の場合とパターン検証の場合とで夫々別々に例示
する説明図である。
【図９】半導体集積回路の製造プロセスと前記モデルの
作成及びマスクパターン作成に係るシミュレーションと
を分業化若しくはその他に専業化させるのに好適なデー
タ処理システムのブロック図である。
作成及びマスクパターン作成に係るシミュレーションと
を分業化若しくはその他に専業化させるのに好適なデー
タ処理システムのブロック図である。
【図１０】図９のデータ処理システムを用いて半導体集
積回路の製造メーカが前記モデルの作成とマスクパター
ンデータの作成とをマスクメーカに分業化させる時のデ
ータ処理手順を例示するフローチャートである。
積回路の製造メーカが前記モデルの作成とマスクパター
ンデータの作成とをマスクメーカに分業化させる時のデ
ータ処理手順を例示するフローチャートである。
１０、１１ ポリシリコン配線パターン １２ ｐ型半導体基板 １３ Ｎ＋半導体領域 １４ ｎ型ウェル領域 １５ Ｐ＋半導体領域 １６Ａ〜１６Ｃ 孤立ライン １７Ａ〜１７Ｄ、１８Ａ〜１８Ｄ、１９Ａ〜１９Ｄ 並
列ライン ２０Ａ〜２０Ｃ 孤立ライン ２１Ａ〜２１Ｄ、２２Ａ〜２２Ｄ、２３Ａ〜２３Ｄ 並
列ライン ２４Ａ〜２４Ｃ 孤立ライン ２５Ａ〜２５Ｄ、２６Ａ〜２６Ｄ、２７Ａ〜２７Ｄ 並
列ライン ２８Ａ〜２８Ｃ 孤立ライン ２９Ａ〜２９Ｄ、３０Ａ〜３０Ｄ、３１Ａ〜３１Ｄ 並
列ライン ３０ 境界領域 ３１ 半導体集積回路製造メーカの情報処理装置 ３２ マスクメーカの第１情報処理装置 ３３ マスクメーカの第２情報処理装置 ３４ ネットワーク ４０〜４２ 半導体集積回路製造メーカ ５０ マスクメーカ
列ライン ２０Ａ〜２０Ｃ 孤立ライン ２１Ａ〜２１Ｄ、２２Ａ〜２２Ｄ、２３Ａ〜２３Ｄ 並
列ライン ２４Ａ〜２４Ｃ 孤立ライン ２５Ａ〜２５Ｄ、２６Ａ〜２６Ｄ、２７Ａ〜２７Ｄ 並
列ライン ２８Ａ〜２８Ｃ 孤立ライン ２９Ａ〜２９Ｄ、３０Ａ〜３０Ｄ、３１Ａ〜３１Ｄ 並
列ライン ３０ 境界領域 ３１ 半導体集積回路製造メーカの情報処理装置 ３２ マスクメーカの第１情報処理装置 ３３ マスクメーカの第２情報処理装置 ３４ ネットワーク ４０〜４２ 半導体集積回路製造メーカ ５０ マスクメーカ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｔ
Claims (17)
- 【請求項１】 所定のパターンデータに基づいて形成し
た露光マスクを用いて半導体基板上の異なる下地に夫々
テストパターンを形成する第１工程と、 前記パターンデータを用いた光学シミュレーションによ
り光強度パターンを形成する第２工程と、 前記テストパターンに対する前記光強度パターンの寸法
相違に相関する補正量を規定するモデルを生成する第３
工程と、 半導体集積回路のレイアウト設計パターンデータを用い
る光学シミュレーションに前記モデルを適用して光強度
パターンを形成する第４工程と、を含むことを特徴とす
るパターン検証方法。 - 【請求項２】 前記異なる下地はエッチングレートを相
違させる下地であることを特徴とする請求項１記載のパ
ターン検証方法。 - 【請求項３】 前記異なる下地は光反射率の異なる下地
であることを特徴とする請求項１記載のパターン検証方
法。 - 【請求項４】 前記異なる下地は、一の下地との間に段
差を有する下地であることを特徴とする請求項１記載の
パターン検証方法。 - 【請求項５】 前記第３工程は下地の層に応じて異なる
モデルを生成し、前記第４工程は前記光学シミュレーシ
ョン対象層の下地に対応するモデルを用いるものである
ことを特徴とする請求項１乃至４の何れか１項記載のパ
ターン検証方法。 - 【請求項６】 前記第４工程ではさらに近接効果補正を
加えて光強度パターンを形成することを特徴とする請求
項１記載のパターン検証方法。 - 【請求項７】 前記第４工程において、下地が相違する
境界部分で適用する前記モデルは前記補正量の大小が相
違する複数種類から選択可能であり、前記モデルを適用
して形成する光強度パターンから近接効果補正の補正量
を決定するときは近接効果補正が最小になるモデルを選
択し、前記モデルを適用して形成する光強度パターンを
マスクパターンの検証に用いるときは前記補正量が最大
になるモデルを選択することを特徴とする請求項１記載
のパターン検証方法。 - 【請求項８】 ネットワークに接続可能な情報処理装置
を有する情報処理システムであって、 前記情報処理装置は、ネットワークを介する所定の要求
に応答して、半導体基板上の異なる下地に夫々テストパ
ターンを形成するための所定のパターンデータを前記ネ
ットワークを介して前記要求元に送信する処理と、 前記パターンデータを用いた光学シミュレーションによ
り光強度パターンを得る処理と、 前記送信されたパターンデータによる露光マスクを用い
て前記要求元が製造したテストウェーハ上のテストパタ
ーンに対する前記光強度パターンの寸法相違に相関する
補正量を規定するモデルを生成する処理と、が可能にさ
れて成るものであることを特徴とするデータ処理システ
ム。 - 【請求項９】 ネットワークに接続可能な情報処理装置
を有する情報処理システムであって、 前記情報処理装置は、半導体基板上の異なる下地に夫々
テストパターンを形成するための所定のパターンデータ
を用いた光学シミュレーションにより光強度パターンを
得る処理と、 前記パターンデータによる露光マスクを用いて製造され
たテストウェーハ上のテストパターンに対する前記光強
度パターンの寸法相違に相関する補正量を規定するモデ
ルを生成する処理と、 前記生成されたモデルのデータを前記テストウェーハの
製造元に前記ネットワークを介して送信する処理と、が
可能にされて成るものであることを特徴とするデータ処
理システム。 - 【請求項１０】 ネットワークに接続可能な情報処理装
置を有する情報処理システムであって、 前記情報処理装置は、半導体基板上の異なる下地にテス
トパターンを形成するための所定のパターンデータを用
いた光学シミュレーションにより光強度パターンを得る
処理と、 ネットワークを介する所定の要求に応答して、半導体基
板上の異なる下地にテストパターンを形成するための所
定のパターンデータを前記ネットワークを介して前記要
求元に送信する処理と、 送信されたパターンデータによる露光マスクを用いて前
記要求元が製造したテストウェーハ上のテストパターン
に対する前記光強度パターンの寸法相違に相関する補正
量を規定するモデルを生成する処理と、 前記生成されたモデルのデータを前記要求元にネットワ
ークを介して送信する処理と、が可能にされて成るもの
であることを特徴とするデータ処理システム。 - 【請求項１１】 前記モデルは、下地の相違に応じて異
なるものであることを特徴とする請求項８乃至１０の何
れか１項記載のデータ処理システム。 - 【請求項１２】 前記異なる下地は相互にエッチングレ
ートを相違させる下地であることを特徴とする請求項８
乃至１０の何れか１項記載のデータ処理システム。 - 【請求項１３】 前記異なる下地は光反射率の異なる下
地であることを特徴とする請求項８乃至１０の何れか１
項記載のデータ処理システム。 - 【請求項１４】 前記異なる下地は、一の下地との間に
段差を有する下地であることを特徴とする請求項８乃至
１０の何れか１項記載のデータ処理システム。 - 【請求項１５】 ネットワークに接続可能な第１情報処
理装置及び第２情報処理装置を有する情報処理システム
であって、 前記第１情報処理装置は、半導体基板上の異なる下地に
テストパターンを形成するための所定のパターンデータ
を用いた光学シミュレーションにより光強度パターンを
得る処理と、 前記パターンデータによる露光マスクを用いて製造され
たテストウェーハ上のテストパターンに対する前記光強
度パターンの寸法相違に相関する補正量を規定するモデ
ルを生成する処理と、 前記生成されたモデルを前記テストウェーハの製造元に
前記ネットワークを介して送信する処理と、が可能にさ
れ、 前記第２情報処理装置は、前記ネットワークを介して前
記テストウェーハの製造元から前記モデルと半導体集積
回路のレイアウト設計パターンデータとを受信し、受信
したレイアウト設計パターンデータを用いる光学シミュ
レーションに前記モデルを適用して光強度パターンを生
成し、生成された光強度パターンを利用して評価したマ
スクパターンのデータを生成し、これを前記ネットワー
クを介して前記テストウェーハの製造元に送信可能にさ
れて成るものであることを特徴とするデータ処理システ
ム。 - 【請求項１６】 前記第２の情報処理装置は、さらに近
接効果補正を加えて前記光強度パターンを生成すること
を特徴とする請求項１５記載のデータ処理システム。 - 【請求項１７】 前記第２の情報処理装置は、下地が相
違する境界部分で適用する前記モデルとして前記寸法相
違に相関する補正量の大小が相違する複数種類から選択
可能であり、前記モデルを適用して形成する光強度パタ
ーンから近接効果補正の補正量を決定するときは近接効
果補正が最小になるモデルを選択し、前記モデルを適用
して形成する光強度パターンをマスクパターンの検証に
用いるときは前記寸法相違に相関する補正量が最大にな
る補正モデルを選択することを特徴とする請求項１５記
載のデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372744A JP2002175969A (ja) | 2000-12-07 | 2000-12-07 | パターン検証方法及びデータ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372744A JP2002175969A (ja) | 2000-12-07 | 2000-12-07 | パターン検証方法及びデータ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002175969A true JP2002175969A (ja) | 2002-06-21 |
Family
ID=18842232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372744A Withdrawn JP2002175969A (ja) | 2000-12-07 | 2000-12-07 | パターン検証方法及びデータ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002175969A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004177961A (ja) * | 2002-11-26 | 2004-06-24 | Lsi Logic Corp | マスキング・プロセス・シミュレータの自動較正方法及びシステム |
| JP2008249872A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | マスクパターン補正方法および半導体装置の製造方法 |
| JP2008310228A (ja) * | 2007-06-18 | 2008-12-25 | Nikon Corp | パターンデータ処理方法及びシステム、並びに露光方法及び装置 |
| JP2009042275A (ja) * | 2007-08-06 | 2009-02-26 | Toshiba Corp | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 |
| JP2010080961A (ja) * | 2008-09-26 | 2010-04-08 | Asml Netherlands Bv | リソグラフィ装置及び方法 |
| JP2010109088A (ja) * | 2008-10-29 | 2010-05-13 | Canon Inc | 照明条件の決定方法、プログラム、露光方法及びデバイス製造方法 |
| JP2011522440A (ja) * | 2008-06-03 | 2011-07-28 | エーエスエムエル ネザーランズ ビー．ブイ． | モデルベースのスキャナ調整方法 |
| KR20170015885A (ko) * | 2014-06-13 | 2017-02-10 | 인텔 코포레이션 | Ｅ 빔을 이용한 층 상의 단방향 금속 |
| JP2017521852A (ja) * | 2014-06-13 | 2017-08-03 | インテル・コーポレーション | 電子ビームの３ビームアパーチャアレイ |
-
2000
- 2000-12-07 JP JP2000372744A patent/JP2002175969A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004177961A (ja) * | 2002-11-26 | 2004-06-24 | Lsi Logic Corp | マスキング・プロセス・シミュレータの自動較正方法及びシステム |
| JP2008249872A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | マスクパターン補正方法および半導体装置の製造方法 |
| JP2008310228A (ja) * | 2007-06-18 | 2008-12-25 | Nikon Corp | パターンデータ処理方法及びシステム、並びに露光方法及び装置 |
| JP2009042275A (ja) * | 2007-08-06 | 2009-02-26 | Toshiba Corp | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 |
| US10137643B2 (en) | 2008-06-03 | 2018-11-27 | Asml Netherlands B.V. | Model-based process simulation systems and methods |
| US10569469B2 (en) | 2008-06-03 | 2020-02-25 | Asml Netherlands B.V. | Model-based scanner tuning systems and methods |
| JP2011522440A (ja) * | 2008-06-03 | 2011-07-28 | エーエスエムエル ネザーランズ ビー．ブイ． | モデルベースのスキャナ調整方法 |
| US8571845B2 (en) | 2008-06-03 | 2013-10-29 | Asml Netherlands B.V. | Model-based scanner tuning systems and methods |
| US8806387B2 (en) | 2008-06-03 | 2014-08-12 | Asml Netherlands B.V. | Model-based process simulation systems and methods |
| US8874423B2 (en) | 2008-06-03 | 2014-10-28 | Asml Netherlands B.V. | Model-based scanner tuning systems and methods |
| JP2010080961A (ja) * | 2008-09-26 | 2010-04-08 | Asml Netherlands Bv | リソグラフィ装置及び方法 |
| US8982318B2 (en) | 2008-09-26 | 2015-03-17 | Asml Netherlands B.V. | Lithographic apparatus and method |
| JP2010109088A (ja) * | 2008-10-29 | 2010-05-13 | Canon Inc | 照明条件の決定方法、プログラム、露光方法及びデバイス製造方法 |
| KR20170015885A (ko) * | 2014-06-13 | 2017-02-10 | 인텔 코포레이션 | Ｅ 빔을 이용한 층 상의 단방향 금속 |
| CN106463352A (zh) * | 2014-06-13 | 2017-02-22 | 英特尔公司 | 借助于电子束的层上单向金属 |
| JP2017519356A (ja) * | 2014-06-13 | 2017-07-13 | インテル・コーポレーション | 電子ビームによる一方向の層上金属 |
| JP2017521852A (ja) * | 2014-06-13 | 2017-08-03 | インテル・コーポレーション | 電子ビームの３ビームアパーチャアレイ |
| KR102395478B1 (ko) * | 2014-06-13 | 2022-05-09 | 인텔 코포레이션 | Ｅ 빔을 이용한 층 상의 단방향 금속 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8001516B2 (en) | Characterization and reduction of variation for integrated circuits | |
| US7962867B2 (en) | Electronic design for integrated circuits based on process related variations | |
| US7712056B2 (en) | Characterization and verification for integrated circuit designs | |
| US8001512B1 (en) | Method and system for implementing context simulation | |
| US7412671B2 (en) | Apparatus and method for verifying an integrated circuit pattern | |
| JP2002174890A (ja) | 半導体集積回路の製造方法 | |
| JP2007535715A (ja) | 集積回路レイアウトを設計する方法及び機器 | |
| JP4256408B2 (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
| US8484586B2 (en) | System and method of predicting problematic areas for lithography in a circuit design | |
| JP4460794B2 (ja) | 露光マスクのパターン補正方法、パターン形成方法およびプログラム | |
| US20060010409A1 (en) | Semiconductor integrated circuit design method, design support system for the same, and delay library | |
| JP2002175969A (ja) | パターン検証方法及びデータ処理システム | |
| JP2005258080A (ja) | レイアウトデータ検証方法、マスクパターン検証方法および回路動作検証方法 | |
| US7949967B2 (en) | Design Pattern correcting method, process proximity effect correcting method, and semiconductor device manufacturing method | |
| JP2002110801A (ja) | 配線抵抗補正方法 | |
| JP2004153191A (ja) | 半導体製造方法およびシステム | |
| JP2011197304A (ja) | マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム | |
| JP2011133795A (ja) | マスク設計方法、マスク設計装置、プログラムおよび半導体装置の製造方法 | |
| JP2000349162A (ja) | 自動配置配線装置および自動配置配線方法 | |
| JP2002333701A (ja) | マスクデータ補正方法、プログラム及び近接効果補正マスク | |
| JPH06203105A (ja) | 機能ブロック面積推定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |