JP2002110801A - 配線抵抗補正方法 - Google Patents

Abstract

(57)【要約】 【課題】 膜厚の異なった配線が存在した場合や、CMP
手法により配線層が削られて削られていない状態のシー
ト抵抗値が得られなくなった場合に、自動処理でLSI製
造時の膜厚に合わせた配線抵抗を求めて実際の抵抗値と
の誤差を減らし、高精度な電圧降下解析を行なうことに
より、実チップでの動作不良を減らす。 【解決手段】 同一配線層において膜厚が複数種類存
在、もしくは、配線をシリコンウエハ上に構成する際
に、配線膜厚にバラツキが発生する半導体集積回路装
置、もしくは、配線の製造工程上で下位階層の積層が均
一でないために上位階層の配線にたわみが発生する半導
体集積回路装置であって、この異なる膜厚もしくは配線
のたわみによる配線抵抗の誤差、補正し仮想レイアウト
データを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配線抵抗補正方法
に係り、特に半導体集積回路装置の設計に際し、シミュ
レーション処理においてアルゴリズム的にマスクCADツ
ール上の抵抗値データと実チップでの抵抗値データとの
誤差を補正することにより、タイミング解析や電圧降下
解析の高精度化を行ない、電圧不足などによる動作不良
を発生させることなく歩留りの向上をはかることのでき
る設計手法に関するものである。

【０００２】

【従来の技術】従来の半導体設計手法では、コンピュー
タ上で回路設計及びレイアウト設計を行なってマスク情
報を作成し、そのデータを使用してマスク処理を行なう
ことにより、半導体装置の製造を行なっている。

【０００３】実際の半導体装置の製造に際しては、以下
のようなプロセスが採用される。まず、レイアウト設計
後のマスク情報データから配線長、配線幅および配線間
隔を考慮して配線の容量と抵抗値を抽出する。そしてこ
の抽出されたデータを使用して遅延計算や電圧降下のシ
ミュレーションを行ない、シミュレーション結果をフィ
ードバックし、マスク処理前に対策を行なう。このよう
にマスク処理前に対策を施すことにより歩留りを向上さ
せる手法が広く知られている。

【０００４】この設計フローは、図10に示すように、レ
イアウトデータ101から各配線抵抗情報102を出力し、そ
の値をそのまま無修正で電圧降下解析処理103の入力と
して使用している。通常この従来マスクCADツール上の
レイアウトデータ101は、膜厚は同一配線層内では一定
でかつ配線はたわみの無い水平面上にあることを想定
し、配線抵抗は配線層毎にシート抵抗をパラメータとし
て与え、配線長と配線幅の2次元の関数によって求めら
れている。

【０００５】しかし、半導体製造工程における、配線・
絶縁膜の素材、幅、間隔、配列状態等によってマスクデ
ータ上の配線形状と実チップ上の配線形状とでは異なっ
ている。このマスクデータと実際の状態との誤差の内、
光の回折が原因となるものへの対応策としてはOPC（Opt
ical Proximity Correction:光近接効果補正）技術が一
般的に知られている。また、膜厚に変動が生じることへ
の対応策として、種々の平坦化手法が行なわれている。
さらに、平坦化処理にも問題があり、特にCMP(化学機械
研磨 )手法では配線材質によっては、配線層が削れ、膜
減りが生じるという問題がある。これに関しては、特開
2000-3912に記載されているように、配線層の上層をエ
ッチング速度の小さい被膜で被覆するなどの方法により
エッチング速度を制御し、配線層の削れを防ぐ手法が提
案されている。

【０００６】また、電圧降下解析技術に関しては、動作
可能電圧範囲を満たしているか否かを解析する処理（例
えば、特開平9-55433）が一般化されている。

【０００７】

【発明が解決しようとする課題】しかしながら、従来技
術によるマスクデータと実チップ上の形状を近づける処
理では完全に一致する形状を製造することは難しいとい
う問題がある。また、前記CMP手法における配線層と絶
縁膜層の削れを一定にする方法では配線幅が太い場合に
は配線層の削れを抑制するのは困難である。さらに、配
線層と絶縁膜層の膜厚にバラツキが生じる場合、多層配
線構造が増大するに伴い、下位層の配線形状によって上
位層の配線にたわみが生じ、このたわみを抑制すること
が更に困難になる。そして、電圧降下を求める際に従来
のようにマスクCADツール上の2次元データを基にしてい
ると、実際のマスクデータにおいて配線膜厚が異なった
り、配線にたわみが発生したりした場合に、ツール上の
容量値や抵抗値が実際のチップの抵抗値と異なるという
問題がある。同様に電圧降下値もシミュレーション時の
結果と実チップで異なることになり、シミュレーション
上では動いていたLSIが実物では動作不良を起こして歩
留りが低下するという問題がある。

【０００８】本発明は前記実情に鑑みてなされたもの
で、実チップ上とシミュレーション上とにおける抵抗値
の変化を求め、実チップ上での問題をシミュレーション
上で検出可能とする設計手法を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】この目的を達成するため
に、本発明の配線抵抗補正方法は、半導体基板表面に形
成された配線を有する半導体集積回路装置の設計方法で
あって、前記配線の抵抗値を膜厚情報により補正する配
線抵抗補正工程を含むことを特徴とする。

【００１０】又本発明の第２では、前記半導体基板はシ
リコンウェハであって、前記配線はシリコンウエハ上に
構成されたトランジスタの端子間を接続するメタル配線
であり、前記メタル配線の抵抗値を膜厚情報に基づいて
補正する配線抵抗補正工程を有する。

【００１１】本発明の第3では、前記配線抵抗補正工程
は、LSI製造時における前記配線膜厚の設計値からの変
化量を算出することにより変化関数を求める工程と、前
記変化関数に基づいて、前記半導体基板から形成される
実チップ上の配線膜厚を算出する工程と、前記配線膜厚
の設計値と前記実チップ上の値との差に基づいて、前記
配線膜厚の設計値情報としてのレイアウトデータを補正
する工程とを含むことを特徴とする。

【００１２】本発明の第4では、前記配線抵抗補正工程
は、前記配線の抵抗値が指定された抵抗値になるように
配線幅を算出する工程と、前記算出された配線幅となる
ようにレイアウトデータを変更する工程とを含むことを
特徴とする。

【００１３】本発明の第5では、前記配線抵抗補正工程
は、配線層及び絶縁膜層を積層してLSIを形成する多層
配線における、下位層の積層状態から上位層の配線長変
化を算出する工程と、前記算出された配線長に応じた抵
抗値に補正する工程を含むことを特徴とする。

【００１４】

【作用】かかる構成によれば、マスクCADツールから出
力される抵抗値データを実際のLSI製造時の抵抗値によ
り近い値に補正することができるため、より高精度な遅
延値解析や電圧降下解析等のシミュレーションを行うこ
とができる。

【００１５】すなわち、例えばマスクCADツールから出
力される抵抗値データを、LSI製造時に生じる抵抗の変
動を考慮して補正する。また、LSI製造時に生じる抵抗
の変動を考慮するための情報をあらかじめ作成すること
が困難な場合には、自動計算により前述の情報を出力す
る。

【００１６】そして、またマスクCADツールがシミュレ
ーション用ツールと同一のデータベースを備え、各配線
における抵抗値の修正が困難な場合に対応するために、
補正した抵抗値に合わせてマスクCADツール上のデータ
ベースを仮想的に変更する。

【００１７】さらにまた、下位層の配線形状のバラツキ
により生じる上位層の配線のたわみを考慮するために
は、下位層の積層状態により上位層の配線長を算出す
る。

【００１８】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しつつ詳細に説明する。なお、従来技術
の項目で説明されているステップに関して、その繰り返
しの説明は省略する。図1は本発明の一実施形態におけ
る配線抵抗補正方法のフロー図を示すものである。図5
及び図6は本発明の一実施形態における半導体装置の断
面図を示すものである。図7は本発明の一実施形態にお
ける半導体装置の削れ関数を示す説明図を示すものであ
る。

【００１９】（実施の形態1）

【００２０】すなわち、本発明の第１の方法は、図1に
示すように、レイアウトデータ101からレイアウト情報
を読み出し、抵抗情報算出工程102で各配線の抵抗情報
を算出するとともに、各配線層の抵抗率を記述したファ
イル104から抵抗率情報を算出し、さらには配線毎の膜
厚情報を算出する工程105で膜厚情報を取り出すととも
に、これら各配線の抵抗情報と膜厚情報と抵抗率情報と
から配線抵抗値を膜厚情報に基づく補正を行なう工程10
6と、この補正により各配線の抵抗値を算出する工程107
で配線の抵抗値を求め、補正された各配線抵抗情報に基
づいて電圧降下を解析する工程103とを含むことを特徴
とするものである。

【００２１】以下、本発明実施例の配線抵抗補正方法に
ついて、その動作を説明する。

【００２２】まず、従来手法と同様に、図1のレイアウ
トデータ101（たとえば各種ツールベンダから販売され
ているレイアウトツール上のデータベースやマスクデー
タフォーマットGDSII）などより出力された各配線の抵
抗情報たとえば配線容量情報と共に出力されるSPFファ
イルなどを出力する。この配線抵抗情報算出工程102で
得られる配線抵抗情報は配線の信号名とセグメント毎の
抵抗値情報を持っている。

【００２３】次に、この抵抗情報と各配線層の抵抗率を
記述したパラメータファイルと各配線の膜厚情報を記述
したファイル105を入力として、配線抵抗値補正工程106
で各配線の膜厚に応じた抵抗値に補正を加える。この膜
厚情報算出工程で選られる膜厚情報105は各配線に対し
て、任意に膜厚を変更する場合あるいは膜厚の変動量が
予測されている場合にその予測される膜厚の変動情報を
記述する。配線抵抗補正工程106は、たとえば抵抗値情
報算出工程102で得られた抵抗値情報×通常膜厚/補正膜
厚の計算式で与えられる。

【００２４】この補正膜厚とはたとえば、図5(a)に示す
配線の通常膜厚をH1とし、(b)に示す配線の補正膜厚をH
2で表し、(a)の配線抵抗値をRとすると、(b)の配線の抵
抗値=RxH1/H2で表わすことができる。ここでは、補正膜
厚をH2としたが、膜厚情報105として指定するファイル
の内容は、膜厚そのものではなくとも、H1/H2の形式で
表わされる膜厚の比率として記憶するものであってもよ
い。

【００２５】また、たとえば図5(b)の様な配線膜厚の異
なる配線層を形成するために(c)の様に別の材質の層を
使用して配線膜厚を変更している場合は、各配線層の抵
抗率104を計算式に加えて、配線層毎の膜厚に応じた抵
抗値を算出し並列抵抗の加算方式に従って抵抗値を算出
する。

【００２６】たとえば図5(c)において下層部分301の抵
抗値をH1とし、上層部分302の抵抗値をH3とすると、(c)
の配線の抵抗値は、H1xH2/(H1+H2)で表されることにな
る。

【００２７】そして、この補正された抵抗値を用いて電
圧降下解析等の解析処理を行なうことによって、実際の
LSIにより近い高精度な解析結果を得ることができる。

【００２８】（実施の形態2）図2に本発明の第2の実施
形態における配線抵抗補正のフロー図を示す。これは、
前述の実施の形態1において各配線の膜厚を人為的では
なく製造工程上の問題で膜厚が異なる場合、たとえばLS
Iの製造工程においてCMP手法等で配線層が削れ、成膜時
の膜厚と異なる場合、あるいは配線の幅の差異によって
生じた配線物質の積層膜厚に差異が生じる場合に関する
配線抵抗補正フロー図である。また、図2において図1と
同様の工程には同じ番号を付加している。ここでは、各
配線の材質や幅に応じて削れる率を配線幅の関数として
表現した削れ関数108と、この設計値情報としてのレイ
アウトデータ101と削れ関数算出工程で得られた削れ関
数108を元にして補正を行う工程109を経て、各配線の膜
厚情報を算出する膜厚情報算出工程105を行うことを特
徴とするものである。

【００２９】たとえばCMP手法等において配線層が削れ
る場合には、各製造プロセスにおいて試験的に製造され
るLSIにおける削れ関数算出工程108で削れ関数108を導
き出しておき、この削れ関数にレイアウトデータ101を
合わせて補正す工程109において補正することによっ
て、各配線の膜厚情報を算出するものである。

【００３０】たとえば図7のように削れるとすると、配
線幅に応じた削れ関数はrを材質毎の定数として数1によ
って決定しr=(W²+4d²)/8d、そのrを使用して数2で削れ
た部分の配線面積を算出する。

【００３１】

【数１】

【００３２】

【数２】

【００３３】補正膜厚情報算出工程105では、この削れ
た部分の配線面積を通常膜厚から引き算して、図7の斜
線部分に対応する補正膜厚情報を生成することができ
る。ここで、配線層の削れを例として挙げているが、配
線層が盛り上がる製造手法を用いている場合にも同様
に、膨らみ関数を定義することによって補正膜厚情報を
生成することができる。これにより得られた補正膜厚情
報を前述実施の形態1の配線抵抗補正工程で使用するこ
とによって、製造プロセス上の既知の問題による配線膜
厚の変化をあらかじめシミュレーション時に考慮し、従
来の方法に比べて高精度の解析が可能となり、実チップ
上で初めて発見される電圧不足やタイミング違反等を減
らし、歩留りを向上させる効果がある。

【００３４】（実施の形態3）本発明の第３の実施形態
として、図3に示すように、配線抵抗修正のフロー図を
示す。これは前述実施の形態2の図2において、各配線の
抵抗値107を算出する工程と電圧降下解析処理103を行な
う処理の間にレイアウトデータへのフィードバック処理
を追加したことを特徴とするものである。

【００３５】なお、図2と同様の工程には同じ番号を付
加している。図3において補正後の配線抵抗値107を同一
配線長で実現するように、通常のシート抵抗値に基づい
て配線幅を算出する工程110、上記配線幅算出工程110で
得られた仮想配線幅情報をレイアウトデータに反映する
ための配線形状情報を算出する工程111と、配線形状情
報算出工程111で得られた配線形状情報を仮想的にレイ
アウトに反映させる仮想レイアウトデータ算出工程112
とを含むことを特徴とするものである。

【００３６】このようにして算出された下層レイアウト
データは、図8に配線形状の表面図を示すように、(a)が
元の配線形状で、(b)が仮想レイアウトデータ算出工程1
12で算出された補正後の配線形状を示すものである。

【００３７】本発明の実施形態3の設計フローは補正済
みの配線抵抗値を算出する工程107までに関しては、実
施形態1あるいは実施形態2の配線抵抗算出工程107まで
の工程と同様である。その後、前述したように、各配線
の実際に必要とする抵抗値を元のレイアウトデータの配
線長と同じ長さで実現できる配線幅を算出する。たとえ
ば、配線幅算出工程110では各配線の長さと元のレイア
ウトデータ上のシート抵抗を各配線の抵抗値を算出する
工程107で求められた抵抗値で割り、元のレイアウトデ
ータ上で必要とされているシート抵抗値を実際の各配線
パターンで実現するように配線形状情報を算出する工程
111から、形状情報を出力する。

【００３８】たとえば、図8(a)に示すように、元の配線
形状を配線長L、配線幅W1、抵抗値R1、シート抵抗Pの配
線パターンがあり、膜厚の変化や配線のたわみを考慮し
て抵抗の補正を行った結果、図3の各配線の抵抗値を算
出する工程107において抵抗値がR2になった場合、配線
幅W2はW2=W1xR1/R2=(LxP)/R2で求められ、図8(b)のよう
になる。

【００３９】一般的にR1<R2の場合は図8に示す様に配線
幅を細く修正する必要がある。そして、配線抵抗を補正
し、補正後の配線幅を算出し、配線形状情報を算出する
工程111で、配線形状情報を得、これをマスクCADツール
に読込んでデータベース中の形状の変更を行ない、図3
に示すように仮想レイアウトデータ算出工程112で仮想
レイアウトデータを作成する。

【００４０】次に、仮想レイアウトデータ算出工程112
で選られた情報を電圧降下解析処理103の入力として使
用することによって、レイアウトデータに依存した電圧
降下解析処理システムに対応することができる。

【００４１】なお、ここでは電圧降下解析処理とした
が、タイミング解析等の配線抵抗値を用いたシミュレー
ションを行なう処理においても、適用可能である。

【００４２】（実施の形態4）本発明の第4の実施形態の
配線抵抗修正工程を説明する。図4に配線抵抗修正のフ
ロー図を、図9に配線形状の断面図を示す。この方法で
は、多層配線における下地の配線層に起因するたわみ情
報に基づいて膜厚情報と同様の補正を行うものである。

【００４３】図4において各配線の膜厚情報に応じたそ
の上層配線のたわみ情報を算出するたわみ情報算出工程
401と、たわみ情報に基づいて抵抗値を補正する工程402
とを含むことを特徴とする。図9に示すように、図示し
ない半導体基板表面に形成された下層配線901とこの上
に形成された配線間絶縁膜902と、さらにこの配線間絶
縁膜上に形成された上層配線903を有する半導体装置を
考える。ここでは、下層配線と上層配線の間の絶縁膜は
省略している。また、図9(a)は配線および絶縁膜が水平
に積層された場合を示し、(b)は下層配線が削られた場
合、(c)は下層の配線間絶縁膜が削られた場合を示す。
破線は上層配線の厚さ中心を示す。

【００４４】図4に示すようにたわみ情報算出工程401で
はたとえば実施の形態3の削れ率から膜厚情報を算出す
る工程109から得られる下層の膜厚情報に基づいて、上
層配線のたわみ情報を作成する。

【００４５】次に、この配線のたわみ情報算出工程402
を基にしてレイアウトデータ上の配線抵抗値に対して補
正処理を行なう。

【００４６】たとえば、図9(a)の上層配線の内、下層配
線901幅W1の上の部分での抵抗値をR1とすると、たわみ
部分の抵抗R2は数１で表わされるrを使用して、数3で表
わすことができる。

【００４７】

【数３】

【００４８】こうして補正された抵抗値を用いて電圧降
下解析等の処理を行なうことによって、高精度な解析結
果を得ることができ、実チップ製造時の歩留りを向上さ
せることが可能となるる。

【００４９】なお、前記実施形態では、一般的な配線抵
抗補正方法について説明したが、シリコン基板上に形成
されたトランジスタを含むチップ上の配線について、全
体処理の流れとして配線抵抗補正を行ったが、チップ上
の領域に依存したエッチング選択性あるいは、下地表面
の凹凸に起因する配線長の延びなど、周辺状況に起因す
るばらつきなど、状況に応じて適宜補正可能である。

【００５０】また、ポリサイド構造のように配線層自体
が複数層で構成されているもの、さらには多層配線構造
における個々の配線層についても、これらの配線層の構
成および周辺状況を考慮して、補正処理を行うことによ
り、より高精度の抵抗補正を行うことが可能である。な
お、これら周辺状況としては、成膜やエッチング工程に
おけるウェハ上の位置依存性、後続工程における熱処理
などによる改質に起因する比抵抗の変化などあらゆる情
報を考慮し、より高精度の抵抗補正を実現することが可
能となる。

【００５１】なお、前記実施形態では抵抗補正について
説明したが、容量補正に対しても適用可能である。この
場合は３次元空間での配線間距離などを考慮して補正を
行うのが望ましい。

【００５２】

【発明の効果】この発明は以上説明したように、電子デ
ータ上の配線抵抗値に実チップ上で変化を受ける部分に
補正を行なう工程を設けることにより、配線抵抗値を使
用したシミュレーションの精度を向上させ、歩留まりを
向上させるようにしたものである。

【図面の簡単な説明】

【図1】本発明の第1の実施形態における実施フロー図を
示す。

【図2】本発明の第2の実施形態における実施フロー図を
示す。

【図3】本発明の第3の実施形態における実施フロー図を
示す。

【図4】本発明の第4の実施形態における実施フロー図を
示す。

【図5】実施の形態1の配線膜厚が異なる配線形状の断面
図を示す。

【図6】実施の形態2の配線が削られた配線形状の断面図
を示す。

【図7】実施の形態2の削れ関数を説明する図を示す。

【図8】実施の形態3の配線形状を変更する前後の配線形
状表面図を示す。

【図9】実施の形態4の配線のたわみを表わす断面図を示
す。

【図10】従来例のフロー図を示す。

【符号の説明】

ｒ 削れ形状半径 α 削れ形状部分の中心角の1/2 h 削れ形状中心から削れ前の配線表面までの距離 d 配線中央部での削れ深さ W 配線幅 901 下層配線 902 配線間絶縁膜 903 上層配線

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B046 AA08 BA05 JA03 JA04 JA07 5F064 EE03 EE08 EE09 EE22 EE32 EE42 EE43 EE60 HH06 HH09 HH10 HH11

Claims (5)

【特許請求の範囲】
1. 【請求項1】 半導体基板表面に形成された配線を有す
   る半導体集積回路装置の設計方法であって、 前記配線の抵抗値を膜厚情報により補正する配線抵抗補
   正工程を含むことを特徴とする配線抵抗補正方法。
2. 【請求項２】 前記半導体基板はシリコンウェハであっ
   て、前記配線はシリコンウエハ上に配設されたトランジ
   スタの端子間を接続するメタル配線であり、 前記メタル配線の抵抗値を膜厚情報に基づいて補正する
   配線抵抗補正工程を含むことを特徴とする請求項1に記
   載の配線抵抗補正方法。
3. 【請求項３】 前記配線抵抗補正工程は、 LSI製造時における前記配線膜厚の設計値からの変化量
   を算出することにより変化関数を求める工程と、 前記変化関数に基づいて、前記半導体基板から形成され
   る実チップ上の配線膜厚を算出する工程と、 前記配線膜厚の設計値と前記実チップ上の値との差に基
   づいて、前記配線膜厚の設計値情報としてのレイアウト
   データを補正する工程とを含むことを特徴とする請求項
   1記載の配線抵抗補正方法。
4. 【請求項４】 前記配線抵抗補正工程は、 前記配線の抵抗値が指定された抵抗値になるように配線
   幅を算出する工程と、 前記算出された配線幅となるようにレイアウトデータを
   変更する工程とを含むことを特徴とする請求項1記載の
   配線抵抗補正方法。
5. 【請求項５】 前記配線抵抗補正工程は、 配線層及び絶縁膜層を積層してLSIを形成する多層配線
   における、下位層の積層状態から上位層の配線長変化を
   算出する工程と、 前記算出された配線長に応じた抵抗値に補正する工程と
   を含むことを特徴とする請求項1記載の配線抵抗補正方
   法。