CN109884862A - 三维存储器曝光系统中套刻偏差的补偿装置及方法 - Google Patents
三维存储器曝光系统中套刻偏差的补偿装置及方法 Download PDFInfo
- Publication number
- CN109884862A CN109884862A CN201910302724.4A CN201910302724A CN109884862A CN 109884862 A CN109884862 A CN 109884862A CN 201910302724 A CN201910302724 A CN 201910302724A CN 109884862 A CN109884862 A CN 109884862A
- Authority
- CN
- China
- Prior art keywords
- alignment deviation
- alignment
- deviation value
- bare crystalline
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种三维存储器曝光系统中套刻偏差的补偿方法,该方法包括:获取已曝光的晶圆的裸晶中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型;根据所述区域套刻偏差模型补偿光罩图案;根据经补偿的光罩图案对待曝光的晶圆的裸晶进行曝光。与现有技术相比,本发明提供一种套刻补偿方法及三维存储器,根据大量的扫描电镜切片数据建立起局部应力引起套刻偏差的规律性的区域套刻偏差模型,根据该模型对当前层的光罩图案进行补偿,从而降低裸晶整体范围内的套刻偏差,解决因套刻偏差引起的良率损失问题。
Description
技术领域
本发明涉及三维存储器领域,尤其涉及一种三维存储器曝光系统中套刻偏差的补偿装置及方法。
背景技术
3D NAND存储器是一种新型的闪存类型,通过把存储单元堆叠起来解决2D或平面NAND闪存的限制。在制作3D NAND存储器的工艺过程中,需要进行很多步的薄膜沉积以及快速退火等高温热力学过程,这些过程会导致晶圆整体及局部发生剧烈的应力变化及形变。这些局部应力变化会加剧后续光刻过程中的套刻(Overlay,OVL)偏差。
在光刻工艺中,套刻偏差是通过光刻机对准系统、套刻偏差测量设备和对准修正软件三部分协同工作来减小的。其中,对准操作是由光刻机中的对准系统来完成的。通常,套刻偏差测量设备会测量晶圆上参考层图形的位置,并调整曝光系统,使当前曝光的图形与晶圆上的图形精确重叠。用套刻偏差来衡量对准的效果。但是,当晶圆发生局部应力变化及形变时,光刻机的套刻量测仍然存在以下问题:
1、由于量测的是套刻标记(OVL Mark)之间的偏移误差,该量测结果并不能反映实际的图案之间的套刻偏差;
2、由于量测的是套刻标记之间的偏移误差,曝光机只能根据套刻标记的误差信息做补偿,并且是对裸晶上的某一块场(filed)范围内的误差进行补偿,而不是对整个裸晶(die)范围内的套刻偏差进行补偿,不能从根本上解决套刻偏差问题;
3、不能从根本上解决由套刻偏差引起的良率损失问题。
发明内容
本发明要解决的技术问题是提供一种三维存储器曝光系统中套刻偏差的补偿装置及方法,以对整个裸晶范围内的套刻偏差进行补偿。
为解决上述技术问题,本发明的一方面提供了一种三维存储器曝光系统中套刻偏差的补偿方法,该方法包括:获取已曝光的晶圆的裸晶中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型;根据所述区域套刻偏差模型补偿光罩图案;根据经补偿的光罩图案对待曝光的晶圆的裸晶进行曝光。
在本发明的一实施例中,获取已曝光的晶圆的裸晶中不同区域的套刻偏差值的步骤包括:对裸晶进行切片,使用扫描电镜观察切片后的裸晶获取套刻偏差值。
在本发明的一实施例中,获取已曝光的晶圆的裸晶中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型的步骤包括:沿一方向以预设步径获取各步点的套刻偏差值,对各步点的位置及其对应的套刻偏差值进行线性拟合。
在本发明的一实施例中,获取已曝光的晶圆的裸晶中局部区域的套刻偏差值。
在本发明的一实施例中,所述局部区域为三维存储器的存储阵列区。
在本发明的一实施例中,获取已曝光的晶圆的裸晶中全部区域的套刻偏差值。
本发明的另一方面提供了一种三维存储器曝光系统中套刻偏差的补偿装置,该装置包括:建模单元,获取已曝光的晶圆的裸晶中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型;补偿单元,根据所述区域套刻偏差模型补偿光罩图案;曝光单元,根据经补偿的光罩图案对待曝光的晶圆的裸晶进行曝光。
在本发明的一实施例中,所述建模单元包括数据获取模块,所述数据获取模块对裸晶进行切片,使用扫描电镜观察切片后的裸晶获取套刻偏差值。
在本发明的一实施例中,所述建模单元包括拟合模块,所述拟合模块沿一方向以预设步径获取各步点的套刻偏差值,对各步点的位置及其对应的套刻偏差值进行线性拟合。
在本发明的一实施例中,所述建模单元获取已曝光的晶圆的裸晶中局部区域的套刻偏差值。
在本发明的一实施例中,所述建模单元所述局部区域为三维存储器的存储阵列区。
在本发明的一实施例中,所述建模单元获取已曝光的晶圆的裸晶中全部区域的套刻偏差值。
与现有技术相比,本发明具有以下优点:本发明提供一种套刻补偿方法及三维存储器,根据大量的扫描电镜切片数据建立起局部应力引起套刻偏差的规律性的区域套刻偏差模型,根据该模型对当前层的光罩图案进行补偿,从而降低裸晶整体范围内的套刻偏差,解决因套刻偏差引起的良率损失问题。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1是本发明一实施例中已曝光的晶圆的裸晶中不同区域及其对应的套刻偏差值图表的示意图;
图2是本发明一实施例的一种三维存储器曝光系统中套刻偏差的补偿方法的示例性流程图;
图3是根据本发明一实施例的补偿方法过程中裸晶中不同区域的套刻偏差值的示意图;
图4是根据本发明一实施例的补偿方法获得的裸晶中不同区域的套刻偏差值的示意图;
图5是根据本发明一实施例的一种三维存储器曝光系统中套刻偏差的补偿装置。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其它不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如,如果翻转附图中的器件,则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而,示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向),因此应相应地解释此处使用的空间关系描述词。此外,还将理解,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
应当理解,当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时,它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件,或者可以存在插入部件。相比之下,当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时,不存在插入部件。同样的,当第一个部件被称为“电接触”或“电耦合于”第二个部件,在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件,甚至在导电部件之间没有直接接触。
图1是本发明一实施例中已曝光的晶圆的裸晶中不同区域及其对应的套刻偏差值图表的示意图。其中,图1左侧框图为表示裸晶100的示例性结构的俯视图;图1右侧为沿Y轴方向对应于当前层各个位置的套刻偏差值图表140。参考图1左侧图所示,裸晶100可以包括存储阵列区(Array)110和阶梯区120(Staircase)等。
在形成三维存储器的过程中,需要进行多层的堆叠,这其中涉及了多层的光刻、对准过程。光刻是将掩模版上的图形转移到涂有光致抗蚀剂(或称光刻胶)的硅片上,通过一系列生产步骤将硅片表面薄膜的特定部分除去的一种图形转移技术。在形成三维存储器的过程中,往往利用光刻工艺将掩模版上的图像转换成晶圆上的图形结构,从而实现沟槽、通孔等三维结构和金属薄膜布线等结构。光刻工艺通常包括硅片处理、涂胶、前烘、曝光、后烘、显影、坚膜和检测等步骤。在进行曝光之前,需要将当前层和参考层的图形对准。通常,参考层为在当前需要进行光刻的图案层之前已经完成光刻的一图形层。该参考层与当前层可以是相邻的,也可以不是相邻的,例如,在参考层与当前层之间还沉积了其他的介电薄膜层、导电金属层等。图1所示为已经经过曝光的裸晶100,也就是说,光刻机已经采取了对准措施。
图1右侧为沿Y轴方向对应于当前层各个位置的套刻偏差值图表140。为获得裸晶100中当前层各个位置的套刻偏差值,可以对裸晶100进行切片,再使用扫描电镜(SEM,scanning electron microscope)对切片进行观察和测量,从而获得裸晶100的套刻偏差值。举例来说,如图1所示,一组套刻偏差值组141对应于裸晶100上的一个区域111。该区域111可以沿Y轴方向具有一定的宽度。沿着图1左侧所示的裸晶100上的区域111的虚线进行切割,获得的切片可以反应区域111处当前层与其前面一层或多层之间的套刻偏差。
图1右侧的套刻偏差值图表140的Y轴表示裸晶100沿Y轴方向的各个位置,套刻偏差值图表140的X轴上的数值表示套刻偏差值。举例说明,对区域111进行切片,区域111中的裸晶100在Y轴方向具有相同的位置,在X轴方向从左至右每一个位置对应于套刻偏差值组141中的一个套刻偏差值,如图1的套刻偏差值图表140中所示的套刻偏差值组141中的一个数值标记(如图1右侧图表中的三角形标记)。也就是说,套刻偏差值组141中的每一个数值的Y坐标是相等的,X坐标不同。该X坐标值是区域111中每一个X轴位置的套刻偏差值。观察对应于区域111的切片,观察某参考点在不同层(当前层和参考层)的位置偏差,将该位置偏差作为套刻偏差值。
可以理解的是,可以对裸晶100进行大量的切片,从而可以获得裸晶100上沿Y轴方向上多个位置的套刻偏差值组,如图1所示。套刻偏差值图表140中沿Y轴分布的每一组套刻偏差值组都对应于裸晶100上的一切片位置的套刻偏差。
如图1所示,套刻偏差值包括正值、零和负值。可以对裸晶100的切片上的参考点进行规定,例如以通孔的中心点作为参考点,或以某沟槽的边界作为参考点。并对偏差方向进行规定,例如沿Y轴正向的偏差为正值,沿Y轴负向的偏差为负值。或者将当前层的参考点与参考层的参考点之间的位置偏差方向投影到Y轴上,按照其投影方向规定其套刻偏差值的正负,等等。本发明对参考点的设置,以及套刻偏差值的具体计算方法不做具体限制。
由图1可知,由于普通套刻量测所存在的问题,该曝光后的裸晶100仍然存在较大的套刻偏差。对于光刻工艺来说,规定套刻偏差应小于15nm。在图1所示的示例性实验中,对所获得的各切片位置及其对应的套刻偏差值进行线性拟合,以便于获得该裸晶100整体的套刻偏差的均值及方差。如图1所示,由于图1右侧的套刻偏差值图表140具备明显的分段特性,因此对其中的套刻偏差值数据进行了分段线性拟合。根据该分段线性拟合的结果,该示例性实验所获得的套刻偏差值的绝对值的平均值大于25nm,显然没有达到光刻工艺的要求。
图2是本发明一实施例的一种三维存储器曝光系统中套刻偏差的补偿方法的示例性流程图。参考图2所示,该方法包括以下步骤:
步骤202,获取已曝光的晶圆的裸晶中不同区域的套刻偏差值。该裸晶100的不同区域包括图1中所示的存储阵列区110和阶梯区120。
在一些实施例中,获取已曝光的晶圆的裸晶100中不同区域的套刻偏差值的步骤包括:对裸晶100进行切片,使用扫描电镜观察切片后的裸晶100获取套刻偏差值。
图3是根据本发明一实施例的补偿方法过程中裸晶中不同区域的套刻偏差值的示意图。其中,图3下侧为沿Y轴方向对应于当前层上各个位置的套刻偏差值图表310;图3中部框图为表示裸晶100的示例性结构的俯视图;图3上侧为当前层光罩图案的位置偏移补偿图表320。
参考图3所示,该裸晶100的显示视角为俯视视角。对裸晶100进行切片的方向为沿图3中所示的平行于X轴的方向,沿Y方向从上到下,将裸晶100按照一定的间隔距离进行切割。所获得的切片可以反应其所对应位置的裸晶100内部的结构信息。例如,对于三维存储器的存储阵列区来说,该切片可以反应存储阵列区的内部堆叠结构。
在优选的实施例中,该方向为图3所示的Y方向;该预设步径为1nm。在此实施例中,在该裸晶100的范围内,在图3所示的Y方向从上到下,以1nm作为预设步径,将裸晶100沿Y方向从上到下分为112个区域,也就是说,对裸晶100进行切片,获得112个切片。根据该112个切片,可以获得当前层所对应的Y方向位置上的套刻偏差值,如图3左侧的套刻偏差值图表310所示。
可以理解的是,该优选实施例仅为示例,不用于限制本发明实施例中对预设步径以及切片数量的限制。
步骤204,根据各区域及对应的套刻偏差值建立区域套刻偏差模型。
在一些实施例中,获取已曝光的晶圆的裸晶100中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型的步骤包括:沿一方向以预设步径获取各步点的套刻偏差值,对各步点的位置及其对应的套刻偏差值进行线性拟合。
参考图3所示,例如在裸晶100上的步点位置331获得一切片,观察该切片,获得该步点位置331所在的Y轴位置的当前层的套刻偏差值,该套刻偏差值是套刻偏差值图表310中的一组套刻偏差值组311。相应地,对于每一个步点位置来说,都在套刻偏差值图表310中对应有一组套刻偏差值组。该组套刻偏差值组中的每一个套刻偏差值对应于同一Y轴位置的不同X轴位置上的套刻偏差值。该套刻偏差值可以是观察某参考点在当前层和参考层之间的位置偏差而获得。
对各步点位置及其对应的套刻偏差值可以进行线性拟合,获得各步点位置与套刻偏差值之间的函数关系,以便于后续对光照图案进行套刻偏差补偿。在图3所示的实施例中,裸晶100的存储阵列区110和其他区域中,各步点的套刻偏差值明显具备不同的趋势,因此,对存储阵列区110和其他区域进行分段线性拟合,即分别对存储阵列区110的套刻偏差值和其他区域的套刻偏差值单独进行线性拟合,从而获得两个单独的拟合直线。本发明的实施例对进行线性拟合的方法不做限制,可以采取最小二乘法、多项式拟合等方法。
在其他的实施例中,还可以根据所获得切片的实际数据进行分段以及选取合适的拟合方法。
步骤206,根据区域套刻偏差模型补偿光罩图案。
参考图3所示,图3上侧为根据步骤204所获得的区域套刻偏差模型所设计出来的当前层光罩图案的位置偏移补偿图表320。由步骤204可以获得当前层在裸晶100中不同区域的套刻偏差值,则利用这些结果对将要用于当前层的光罩图案进行位置偏移补偿,以对当前层的套刻偏差进行校正。
举例说明,如图3所示,假设经过步骤204的直线拟合之后,步点位置331所对应的套刻偏差值组311拟合后的数据为21,则在光罩图案对应于该步点位置331的光罩图案位置321的数据为-21,即将对应位置的光照图案回调,从而使该位置的套刻偏差为零。同理,步点位置332所对应的套刻偏差值组312拟合后的数据为-35,则在光罩图案对应于该步点位置331的光罩图案位置322的数据为35;步点位置333所对应的套刻偏差值组313拟合后的数据为20,则在光罩图案对应于该步点位置331的光罩图案位置323的数据为35。
如此获得的补偿光罩图案,可以使裸晶100上不同区域的套刻偏差值调整为零。
步骤208,根据经补偿的光罩图案对待曝光的晶圆的裸晶进行曝光。
在本步骤中,由于经补偿的光罩图案已经消除了套刻偏差,根据该光罩图案对裸晶100上的各个区域进行曝光,可以将实际的套刻偏差减小到最低,减少由套刻偏差引起的良率损失问题。
图4是根据本发明一实施例的补偿方法获得的裸晶中不同区域的套刻偏差值的示意图。其中,图4左侧框图为表示裸晶100的示例性结构的俯视图;图4右侧为沿Y轴方向对应于当前层上各个位置的套刻偏差值图表410。
在一些实施例中,在经过步骤208之后,对所获得的裸晶100进行切片,用扫描电镜观察切片后的裸晶100,并获取每一层切片中的套刻偏差值信息。参考图4右侧图所示,对沿Y轴方向对应于当前层上各个位置的套刻偏差值组的数据进行线性拟合,获得一条拟合直线。该拟合直线的均值为-10nm,其绝对值小于15nm,符合光刻工艺中所规定的套刻偏差标准。表示根据本发明的补偿方法,可以比普通对准工艺(套刻偏差在±35nm)更加有效的降低套刻偏差标准,将套刻偏差控制到标准范围之内。
在一些实施例中,本步骤202可以是获取已曝光的晶圆的裸晶100中全部区域的套刻偏差值。该裸晶100的全部区域包括但不限于图1中所示的存储阵列区110和阶梯区120。在这些实施例中,图2所示的步骤202之后的步骤是针对裸晶100中的全部区域来说的。
在其他的实施例中,本步骤202可以是获取已曝光的晶圆的裸晶100中局部区域的套刻偏差值。该局部区域可以是裸晶100整体区域中的一部分或若干部分。在一些实施例中,该局部区域为三维存储器的存储阵列区110。在这些实施例中,图2所示的步骤202之后的步骤是针对裸晶100中相应的局部区域来说的。
需要说明的是,根据本发明的补偿方法对光罩图案进行补偿,要求当前层之前一层的制程工艺要相对比较稳定,前一层没有大的制程条件改变。如果有大的改变,则需要重新建立区域套刻偏差模型,但不影响此方法的后续使用及效果。此外,在后续的制程中,下一层的光罩图案套刻偏差窗口(OVL window)应大于当前层的光罩图案位置进行拟合后的数值,从而可以保证后续制程对当前层有足够的套刻偏差窗口(OVL window)。
图5是根据本发明一实施例的一种三维存储器曝光系统中套刻偏差的补偿装置。参考图5所示,该补偿装置500包括:建模单元510、补偿单元520和曝光单元530。
其中,建模单元510用于获取已曝光的晶圆的裸晶100中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型。
在一些实施例中,建模单元510还包括数据获取模块511。该数据获取模块511对裸晶100进行切片,使用扫描电镜观察切片后的裸晶100获取套刻偏差值。
在一些实施例中,建模单元510还包括拟合模块512,该拟合模块512沿一方向以预设步径获取各步点的套刻偏差值,对各步点的位置及其对应的套刻偏差值进行线性拟合。
具体地,建模单元510、数据获取模块511和拟合模块512各自实现其功能的步骤可以参考图2以及说明书中关于步骤202-204的说明内容。
补偿单元520用于根据区域套刻偏差模型补偿光罩图案。具体地,补偿单元520实现其功能的步骤可以参考图2以及说明书中关于步骤206的说明内容。
曝光单元530用于根据经补偿的光罩图案对待曝光的晶圆的裸晶100进行曝光。具体地,曝光单元530实现其功能的步骤可以参考图2以及说明书中关于步骤208的说明内容。
在一些实施例中,建模单元510可以是获取已曝光的晶圆的裸晶100中全部区域的套刻偏差值。该裸晶100的全部区域包括但不限于图1中所示的存储阵列区110和阶梯区120。在这些实施例中,建模单元510中的数据获取模块511、拟合模块512、补偿装置500中的补偿单元520和曝光单元530都是针对裸晶100中的全部区域来执行相关的动作。
在其他的实施例中,建模单元510可以是获取已曝光的晶圆的裸晶100中局部区域的套刻偏差值。该局部区域可以是裸晶100整体区域中的一部分或若干部分。在一些实施例中,该局部区域为三维存储器的存储阵列区110。在这些实施例中,建模单元510中的数据获取模块511、拟合模块512、补偿装置500中的补偿单元520和曝光单元530都是针对裸晶100中的该局部区域来执行相关的动作。
本申请的三维存储器曝光系统中套刻偏差的补偿装置中的一些方面可以由硬件执行,也可以由软件执行,也可以由硬件和软件组合执行。
根据本申请的补偿装置,可以从根本上解决裸晶100整体范围内的套刻偏差问题,解决因套刻偏差引起的良率损失问题。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此,应强调并注意的是,本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外,本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,在没有脱离本发明精神的情况下还可作出各种等效的变化或替换,因此,只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (12)
1.一种三维存储器曝光系统中套刻偏差的补偿方法,该方法包括:
获取已曝光的晶圆的裸晶中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型;
根据所述区域套刻偏差模型补偿光罩图案;
根据经补偿的光罩图案对待曝光的晶圆的裸晶进行曝光。
2.如权利要求1所述的套刻偏差的补偿方法,其特征在于,获取已曝光的晶圆的裸晶中不同区域的套刻偏差值的步骤包括:对裸晶进行切片,使用扫描电镜观察切片后的裸晶获取套刻偏差值。
3.如权利要求1或2所述的套刻偏差的补偿方法,其特征在于,获取已曝光的晶圆的裸晶中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型的步骤包括:沿一方向以预设步径获取各步点的套刻偏差值,对各步点的位置及其对应的套刻偏差值进行线性拟合。
4.如权利要求1所述的套刻偏差的补偿方法,其特征在于,获取已曝光的晶圆的裸晶中局部区域的套刻偏差值。
5.如权利要求4所述的套刻偏差的补偿方法,其特征在于,所述局部区域为三维存储器的存储阵列区。
6.如权利要求1所述的套刻偏差的补偿方法,其特征在于,获取已曝光的晶圆的裸晶中全部区域的套刻偏差值。
7.一种三维存储器曝光系统中套刻偏差的补偿装置,该装置包括:
建模单元,获取已曝光的晶圆的裸晶中不同区域的套刻偏差值,根据各区域及对应的套刻偏差值建立区域套刻偏差模型;
补偿单元,根据所述区域套刻偏差模型补偿光罩图案;
曝光单元,根据经补偿的光罩图案对待曝光的晶圆的裸晶进行曝光。
8.如权利要求7所述的套刻偏差的补偿装置,其特征在于,所述建模单元包括数据获取模块,所述数据获取模块对裸晶进行切片,使用扫描电镜观察切片后的裸晶获取套刻偏差值。
9.如权利要求7或8所述的套刻偏差的补偿装置,其特征在于,所述建模单元包括拟合模块,所述拟合模块沿一方向以预设步径获取各步点的套刻偏差值,对各步点的位置及其对应的套刻偏差值进行线性拟合。
10.如权利要求7所述的套刻偏差的补偿装置,其特征在于,所述建模单元获取已曝光的晶圆的裸晶中局部区域的套刻偏差值。
11.如权利要求10所述的套刻偏差的补偿装置,其特征在于,所述建模单元所述局部区域为三维存储器的存储阵列区。
12.如权利要求7所述的套刻偏差的补偿装置,其特征在于,所述建模单元获取已曝光的晶圆的裸晶中全部区域的套刻偏差值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302724.4A CN109884862B (zh) | 2019-04-16 | 2019-04-16 | 三维存储器曝光系统中套刻偏差的补偿装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302724.4A CN109884862B (zh) | 2019-04-16 | 2019-04-16 | 三维存储器曝光系统中套刻偏差的补偿装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109884862A true CN109884862A (zh) | 2019-06-14 |
CN109884862B CN109884862B (zh) | 2020-12-15 |
Family
ID=66937417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910302724.4A Active CN109884862B (zh) | 2019-04-16 | 2019-04-16 | 三维存储器曝光系统中套刻偏差的补偿装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109884862B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111103767A (zh) * | 2019-12-11 | 2020-05-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
CN111158217A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种套刻偏差的确定方法及系统 |
CN112015056A (zh) * | 2020-07-29 | 2020-12-01 | 中国科学院微电子研究所 | 套刻偏差值的修正方法、电子设备及计算机可读存储介质 |
CN112201572A (zh) * | 2020-09-18 | 2021-01-08 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
WO2021180011A1 (zh) * | 2020-03-10 | 2021-09-16 | 长鑫存储技术有限公司 | 套刻误差的补偿方法、曝光系统、服务器及可读存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103107115A (zh) * | 2011-11-09 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀控制方法 |
CN103365124A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 曝光对准方法 |
CN106019857A (zh) * | 2016-07-22 | 2016-10-12 | 合肥芯碁微电子装备有限公司 | 一种基于无掩膜直写系统套刻曝光的定位方法 |
CN107452717A (zh) * | 2017-08-22 | 2017-12-08 | 长江存储科技有限责任公司 | 半导体制造方法 |
CN108417562A (zh) * | 2018-03-19 | 2018-08-17 | 长江存储科技有限责任公司 | 套刻标记及其可靠性验证方法 |
US20180253016A1 (en) * | 2017-03-01 | 2018-09-06 | Kla-Tencor Corporation | Layer-to-Layer Feedforward Overlay Control with Alignment Corrections |
-
2019
- 2019-04-16 CN CN201910302724.4A patent/CN109884862B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103107115A (zh) * | 2011-11-09 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀控制方法 |
CN103365124A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 曝光对准方法 |
CN106019857A (zh) * | 2016-07-22 | 2016-10-12 | 合肥芯碁微电子装备有限公司 | 一种基于无掩膜直写系统套刻曝光的定位方法 |
US20180253016A1 (en) * | 2017-03-01 | 2018-09-06 | Kla-Tencor Corporation | Layer-to-Layer Feedforward Overlay Control with Alignment Corrections |
CN107452717A (zh) * | 2017-08-22 | 2017-12-08 | 长江存储科技有限责任公司 | 半导体制造方法 |
CN108417562A (zh) * | 2018-03-19 | 2018-08-17 | 长江存储科技有限责任公司 | 套刻标记及其可靠性验证方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111103767A (zh) * | 2019-12-11 | 2020-05-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
CN111103767B (zh) * | 2019-12-11 | 2021-06-29 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
CN111158217A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种套刻偏差的确定方法及系统 |
CN111158217B (zh) * | 2020-01-02 | 2022-06-21 | 长江存储科技有限责任公司 | 一种套刻偏差的确定方法及系统 |
WO2021180011A1 (zh) * | 2020-03-10 | 2021-09-16 | 长鑫存储技术有限公司 | 套刻误差的补偿方法、曝光系统、服务器及可读存储介质 |
CN112015056A (zh) * | 2020-07-29 | 2020-12-01 | 中国科学院微电子研究所 | 套刻偏差值的修正方法、电子设备及计算机可读存储介质 |
CN112015056B (zh) * | 2020-07-29 | 2023-01-03 | 中国科学院微电子研究所 | 套刻偏差值的修正方法、电子设备及计算机可读存储介质 |
CN112201572A (zh) * | 2020-09-18 | 2021-01-08 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
WO2022057007A1 (zh) * | 2020-09-18 | 2022-03-24 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
Also Published As
Publication number | Publication date |
---|---|
CN109884862B (zh) | 2020-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109884862A (zh) | 三维存储器曝光系统中套刻偏差的补偿装置及方法 | |
TWI684074B (zh) | 自參考與自校準之干擾圖型套疊測量 | |
US5898478A (en) | Method of using a test reticle to optimize alignment of integrated circuit process layers | |
KR101319730B1 (ko) | 포토마스크의 제조 방법, 묘화 장치, 포토마스크의 검사 방법 및 포토마스크의 검사 장치 | |
JP2000003028A (ja) | マスクパタ―ン補正システムとその補正方法 | |
KR101855803B1 (ko) | 식각 근접 보정방법 | |
KR101138449B1 (ko) | X-이니셔티브 레이아웃 설계를 위한 패턴 인식 및 계측구조 | |
KR100509996B1 (ko) | 포토마스크의 제조 방법 및 그 포토마스크를 이용한반도체 장치의 제조 방법 | |
JP2020534558A (ja) | パターニングプロセス制御方法、デバイス製造方法 | |
JP3828552B2 (ja) | 寸法測定方法と寸法測定システム及び寸法測定プログラム | |
US7772710B2 (en) | Zero-order overlay targets | |
KR101714616B1 (ko) | 세 개 층의 오버레이를 측정하는 방법 | |
US8101324B2 (en) | Photomask manufacturing method, photomask manufacturing apparatus and photomask | |
JP2009270988A (ja) | 重ね合わせずれ量算出方法及び半導体装置の製造方法 | |
KR100615492B1 (ko) | 노광 마스크 기판 제조 방법, 노광 마스크 제조 방법 및반도체 장치 제조 방법 | |
JP2016021008A (ja) | マルチパターニング用マスクのパターン評価方法およびパターン評価装置 | |
JP2002110801A (ja) | 配線抵抗補正方法 | |
CN103365125B (zh) | 一种工艺基底边缘场的调平方法 | |
TW201619938A (zh) | 面板裝置及其檢測方法 | |
KR20180033971A (ko) | 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법 | |
EP1271246A1 (en) | Method for monitoring the quality of a lithographic structuring step | |
DE10245621B4 (de) | Verfahren zur Übergabe einer Meßposition eines auf einer Maske zu bildenden Strukturelementes | |
CN111103767B (zh) | 一种半导体器件及其制作方法和电子设备 | |
US9424636B2 (en) | Method for measuring positions of structures on a mask and thereby determining mask manufacturing errors | |
CN210776174U (zh) | 组合光罩 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |