CN107452717A - 半导体制造方法 - Google Patents

半导体制造方法 Download PDF

Info

Publication number
CN107452717A
CN107452717A CN201710726114.8A CN201710726114A CN107452717A CN 107452717 A CN107452717 A CN 107452717A CN 201710726114 A CN201710726114 A CN 201710726114A CN 107452717 A CN107452717 A CN 107452717A
Authority
CN
China
Prior art keywords
ovl
marks
dicing tape
array region
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710726114.8A
Other languages
English (en)
Other versions
CN107452717B (zh
Inventor
杨要华
刘藩东
何佳
夏志良
霍宗亮
冯耀斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710726114.8A priority Critical patent/CN107452717B/zh
Publication of CN107452717A publication Critical patent/CN107452717A/zh
Application granted granted Critical
Publication of CN107452717B publication Critical patent/CN107452717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种半导体制造方法，用于进行套刻对准(OVL)操作，其中将OVL标记设置于3D NAND单元阵列区域和划片带中，即设置单元阵列区域OVL和划片带OVL，直接测量OVL标记的偏差，并通过两次分别的数据拟合，并赋予不同的权重，能够更准确地反映单元阵列区域的套刻对准情况，克服了现存的仅仅依靠划片带中OVL标记难以反映准确套刻位置的缺陷。

Description

半导体制造方法
技术领域
本发明涉及半导体制造方法领域，特别地，涉及一种3D NAND制造中的套刻对准(OVL，Overlayer)方法。
背景技术
3D NAND是目前半导体存储器领域的热门器件，其采用了垂直堆叠多层存储单元的器件结构，在实现极高数据存储密度的同时，降低了存储单元的单位成本。由于需要在工艺过程中进行多层堆叠，这其中涉及了多层的光刻、对准过程，而如果套刻对准精度不能满足器件需求，那么将引起工艺失效、器件良率下降，造成成本不必要地增加。
目前，3D NAND制造工艺中常规的套刻对准流程包括：
测量分布在晶圆上的多个曝光区(Shot)10(即附图1中的阴影方格)，通常而言，每个曝光区10对应一个裸片(die)的区域。其中，每个曝光区10包括有至少4个OVL标记(OVLmark)6，每个OVL标记6位于每个曝光区10角部的划片带(scribe lane)中(参见附图2)；
通过拟合获得模型，并反馈至扫描仪器，以获得正确的OVL偏移量(OVLshift)：
dx＝Tx+Ex*X+Ry*Y+Magx*Fx+Roty*Fy
dy＝Ty+Ey*Y+Rx*X+Magy*Fy+Rotx*Fx,
其中，dx/dy为OVL偏移量，Tx/Ty/Ex/Ey/RX/Ry为晶圆层级(wafer level),Magx/Magy/Rotx/Roty为曝光区层级(shot level)，X/Y为是基于晶圆层级而测量得到的OVL标记的测量位置x-y坐标，而Fx/Fy为基于曝光区层级而测量得到的该OVL标记的测量位置x-y坐标。
然而，上述常规的套刻对准流程存在着若干技术问题。
众所周知，单元阵列区域是3D NAND的核心部件，但是，其位置远离于划片带中的OVL标记；3D NAND单元阵列区域的器件密度以及堆叠层数(此二者也即所谓的“权重(Weight，W)”)与划片带区域差别较大，即单元阵列区域权重更大而划片带区域权重相对较小，因此而带来的晶圆应力分布也有较大差别，这会产生由应力分布不均而引起的套刻对准偏差；而位于划片带中的OVL标记很难准确地反映单元阵列区域的套刻位置。
因而，需要开发一种新的OVL方法，以克服上述缺陷。
发明内容
本发明的目的是通过以下技术方案实现的。
一种半导体制造方法，用于进行套刻对准(OVL)操作，其包括：
步骤1：设置单元阵列区域OVL标记和划片带OVL标记，所述单元阵列区域OVL标记紧贴单元阵列区域且位于单元阵列区域的角部，所述划片带OVL标记位于每个芯片周围的划片带中且位于所述划片带的角部；
步骤2：进行套刻对准操作时，通过测量设备测量OVL偏差；
步骤3：基于所述单元阵列区域OVL标记和所述划片带OVL标记的位置数据以及测量得到的所述OVL偏差的数据，拟合获得OVL模型；
步骤4：将所述划片带OVL标记和所述单元阵列区域OVL数据，反馈至扫面设备。
其中，在步骤3中，拟合获得所述OVL模型的具体方法包括：
基于所述划片带OVL标记和相应的OVL偏差：
dxs＝Txs+Exs*X+Rys*Y+Magxs*Fx+Rotys*Fy；
dys＝Tys+Eys*Y+Rxs*X+Magys*Fy+Rotxs*Fx；
基于单元阵列区域OVL标记和相应的OVL偏差：
dxc＝Txc+Exc*X+Ryc*Y+Magxc*Fx+Rotyc*Fy；
dyc＝Tyc+Eyc*Y+Rxc*X+Magyc*Fy+Rotxc*Fx；
因而获得的所述OVL模型为：
dx＝dxs*W+dxc*(1-W)；
dy＝dys*W+dyc*(1-W)。
本发明的优点在于：将OVL标记设置于3D NAND单元阵列区域和划片带中，即设置单元阵列区域OVL和划片带OVL，直接测量OVL标记的偏差，并通过两次分别的数据拟合，并赋予不同的权重，能够更准确地反映单元阵列区域的套刻对准情况，克服了现存的仅仅依靠划片带中OVL标记难以反映准确套刻位置的缺陷。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1示出了曝光区在晶圆上的分布图；
附图2示出了常规的划片带OVL标记在单个曝光区的分布图；
附图3示出了本发明提出的单元阵列区域OVL标记和划片带OVL标记分布图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提出一种用于在半导体制造工艺中进行套刻对准(OVL)的方法。
首先，在每个曝光区中设置两组位于不同位置的套刻对准(OVL)标记，即单元阵列区域OVL标记和划片带OVL标记。其中单元阵列区域OVL标记6紧贴单元阵列区域1且位于单元阵列区域1的角部(参见附图3)，而划片带OVL标记6位于每个曝光区周围的划片带中且位于划片带的角部(参见附图3)。也即，在单个曝光区所对应的裸片区域之中，同时设置了两种OVL标记，单元阵列区域OVL标记和划片带OVL标记。
参见附图3，对于3D NAND器件结构而言，每个曝光区包括单元阵列区域1，页面缓存区域2，焊垫区域3，虚拟区域4，周边区域5，划片带区域(未给出附图标记)则位于每个曝光区的最外围，包围整个曝光区覆盖的裸片区域。其中，单元阵列区域1是3D NAND器件芯片的核心部件。3D NAND器件的上述各个区域之中，单元阵列区域1中的器件密度以及堆叠层数均是较大的(也即所谓的“权重(Weight，W)”较大)，这与划片带区域差别较大，即单元阵列区域权重更大而划片带区域权重相对较小，也是套刻最准操作需要格外关注的区域。
接下来，在进行套刻对准操作时，通过测量设备测量套刻对准(OVL)偏差。其中，测量设备包括但不限于SEM。
接着，基于单元阵列区域OVL标记和划片带OVL标记的位置数据以及测量得到的OVL偏差的数据，通过拟合获得OVL模型。
拟合的过程包括对单元阵列区域OVL标记和划片带OVL标记相关数据的分别处理。其中，基于划片带OVL标记和相应的OVL偏差，获得一组拟合数据：
dxs＝Txs+Exs*X+Rys*Y+Magxs*Fx+Rotys*Fy；
dys＝Tys+Eys*Y+Rxs*X+Magys*Fy+Rotxs*Fx；
其中，dxs/dys为划片带OVL偏移量，Txs/Tys/Exs/Eys/Rxs/Rys为基于划片带OVL标记的晶圆层级(wafer level),Magxs/Magys/Rotxs/Rotys为基于划片带OVL标记的曝光区层级(shot level)，X/Y为是基于晶圆层级而测量得到的划片带OVL标记的测量位置x-y坐标，Fx/Fy为基于曝光区层级而测量得到的该划片带OVL标记的测量位置x-y坐标。基于单元阵列区域OVL标记和相应的OVL偏差，获得一组拟合数据：
dxc＝Txc+Exc*X+Ryc*Y+Magxc*Fx+Rotyc*Fy；
dyc＝Tyc+Eyc*Y+Rxc*X+Magyc*Fy+Rotxc*Fx；
其中，dxc/dyc为单元阵列区域OVL偏移量，Txc/Tyc/Exc/Eyc/Rxc/Ryc为基于单元阵列区域OVL标记的晶圆层级(waferlevel),Magxc/Magyc/Rotxc/Rotyc为基于单元阵列区域OVL标记的曝光区层级(shot level)，X/Y为是基于晶圆层级而测量得到的单元阵列区域OVL标记的测量位置x-y坐标，Fx/Fy为基于曝光区层级而测量得到的该单元阵列区域OVL标记的测量位置x-y坐标。
通过上述两组数据，获得的最终的OVL偏移量dx、dy的模型为：
dx＝dxs*W+dxc*(1-W)；
dy＝dys*W+dyc*(1-W)。
其中，W为权重系数其为基于单元阵列区和划片带区域的不同而设置的一个在0-1之间的系数，反映了单元阵列区域的器件密度。该系数是人为根据实际情况而确定的，例如单元阵列区域中器件密度很高或者器件堆叠层数很多，这时权重系数W就会更加趋近于1，而在当单元阵列区域的器件密度较低或者器件堆叠层数较少时，例如等同于或者甚至低于划片带区域器件密度时，该权重系数W就会从0.5趋近0。权重系数W通常会由器件结构以及制造工艺的实际状况做出适应性地调整，以获得最佳的拟合模型结果。根据本申请的器件和工艺过程，权重系数W通常在0.8-1之间。
将划片带OVL标记和单元阵列区域OVL数据反馈至扫描设备，在获取拟合的OVL模型后，藉由扫描设备来调整套刻对准时的具体位置，即依据最终的dx/dy位置数据来调整套刻对准，以确保3D NAND的单元阵列区域套刻对准无误。
在本发明优选的具体实施方式中，通过在同一个曝光区中设置了划片带OVL标记和单元阵列区域OVL，并分别进行数据测量以及拟合操作，并赋予不同的权重，能够针对3DNAND的重点区域单元阵列区域进行有效地套刻对准，使得单元阵列区域的套刻对准精度达到需求，避免了现有技术中仅采用划片带OVL标记而带来的核心区域对准偏差，提高了器件良率和生产效能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (2)

1.一种半导体制造方法，用于进行套刻对准(OVL)操作，其特征在于所述方法包括：
步骤1：设置单元阵列区域OVL标记和划片带OVL标记，所述单元阵列区域OVL标记紧贴单元阵列区域且位于单元阵列区域的角部，所述划片带OVL标记位于每个芯片周围的划片带中且位于所述划片带的角部；
步骤2：进行套刻对准操作时，通过测量设备测量OVL偏差；
步骤3：基于所述单元阵列区域OVL标记和所述划片带OVL标记的位置数据以及测量得到的所述OVL偏差的数据，拟合获得OVL模型；
步骤4：将所述划片带OVL标记和所述单元阵列区域OVL数据，反馈至扫描设备。
2.根据权利要求1所述的半导体制造方法，其特征还在于：
步骤3中，拟合获得所述OVL模型的具体方法包括：
基于所述划片带OVL标记和相应的OVL偏差：
dxs＝Txs+Exs*X+Rys*Y+Magxs*Fx+Rotys*Fy；
dys＝Tys+Eys*Y+Rxs*X+Magys*Fy+Rotxs*Fx；
基于单元阵列区域OVL标记和相应的OVL偏差：
dxc＝Txc+Exc*X+Ryc*Y+Magxc*Fx+Rotyc*Fy；
dyc＝Tyc+Eyc*Y+Rxc*X+Magyc*Fy+Rotxc*Fx；
因而获得的所述OVL模型为：
dx＝dxs*W+dxc*(1-W)；
dy＝dys*W+dyc*(1-W)。
CN201710726114.8A 2017-08-22 2017-08-22 半导体制造方法 Active CN107452717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710726114.8A CN107452717B (zh) 2017-08-22 2017-08-22 半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710726114.8A CN107452717B (zh) 2017-08-22 2017-08-22 半导体制造方法

Publications (2)

Publication Number Publication Date
CN107452717A true CN107452717A (zh) 2017-12-08
CN107452717B CN107452717B (zh) 2018-12-14

Family

ID=60493715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710726114.8A Active CN107452717B (zh) 2017-08-22 2017-08-22 半导体制造方法

Country Status (1)

Country Link
CN (1) CN107452717B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860201A (zh) * 2019-04-09 2019-06-07 长江存储科技有限责任公司 一种nand存储器、掩膜版以及制作方法
CN109884862A (zh) * 2019-04-16 2019-06-14 长江存储科技有限责任公司 三维存储器曝光系统中套刻偏差的补偿装置及方法
CN110494969A (zh) * 2019-06-27 2019-11-22 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065021A (ko) * 1999-12-20 2001-07-11 박종섭 반도체장치의 오버레이 파라미터 보정방법
CN101170002A (zh) * 2007-09-20 2008-04-30 上海交通大学 悬空结构射频微电感及其制作方法
CN101551597A (zh) * 2009-04-24 2009-10-07 中国科学院光电技术研究所 一种自成像双面套刻对准方法
CN101593744A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN103832966A (zh) * 2012-11-23 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法及检测方法
CN104460223A (zh) * 2014-12-23 2015-03-25 中国科学院半导体研究所 掩模板、套刻对准方法及制备脊形波导激光器的方法
CN104635440A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 套刻对准标记及其测量方法
CN104865798A (zh) * 2014-02-21 2015-08-26 无锡华润上华科技有限公司 光刻工艺中的曝光场的尺寸选择方法
CN105954985A (zh) * 2016-06-30 2016-09-21 上海华力微电子有限公司 测量光刻工艺套刻精度的方法及掩膜版

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065021A (ko) * 1999-12-20 2001-07-11 박종섭 반도체장치의 오버레이 파라미터 보정방법
CN101170002A (zh) * 2007-09-20 2008-04-30 上海交通大学 悬空结构射频微电感及其制作方法
CN101593744A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN101551597A (zh) * 2009-04-24 2009-10-07 中国科学院光电技术研究所 一种自成像双面套刻对准方法
CN103832966A (zh) * 2012-11-23 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法及检测方法
CN104635440A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 套刻对准标记及其测量方法
CN104865798A (zh) * 2014-02-21 2015-08-26 无锡华润上华科技有限公司 光刻工艺中的曝光场的尺寸选择方法
CN104460223A (zh) * 2014-12-23 2015-03-25 中国科学院半导体研究所 掩模板、套刻对准方法及制备脊形波导激光器的方法
CN105954985A (zh) * 2016-06-30 2016-09-21 上海华力微电子有限公司 测量光刻工艺套刻精度的方法及掩膜版

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860201A (zh) * 2019-04-09 2019-06-07 长江存储科技有限责任公司 一种nand存储器、掩膜版以及制作方法
CN109884862A (zh) * 2019-04-16 2019-06-14 长江存储科技有限责任公司 三维存储器曝光系统中套刻偏差的补偿装置及方法
CN110494969A (zh) * 2019-06-27 2019-11-22 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案
US11121092B2 (en) 2019-06-27 2021-09-14 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device
US11545442B2 (en) 2019-06-27 2023-01-03 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device
US11552025B2 (en) 2019-06-27 2023-01-10 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device
US11594496B2 (en) 2019-06-27 2023-02-28 Yangtze Memory Technologies Co., Ltd. Marking pattern in forming staircase structure of three-dimensional memory device

Also Published As

Publication number Publication date
CN107452717B (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
KR102206936B1 (ko) 패턴 형성 방법, 리소그래피 장치, 리소그래피 시스템, 및 물품의 제조 방법
CN107452717A (zh) 半导体制造方法
CN103026299B (zh) 用于执行图案对准的方法和装置
CN101535898B (zh) 用于通过apc控制策略来减少曝光场内的覆盖误差的方法及系统
CN104898383B (zh) 双层套刻精度控制层次管理的方法、校准标记及测量系统
US9323882B2 (en) Metrology pattern layout and method of use thereof
EP3652588B1 (en) Method for the alignment of photolithographic masks, corresponding process for manufacturing integrated circuits in a wafer of semiconductor material and corresponding optical photolithography system
TWI383433B (zh) 測量覆蓋誤差的半導體裝置、測量覆蓋誤差的方法、微影設備及裝置製造方法
CN102944984B (zh) 一种监测和补偿大尺寸芯片产品光刻拼接精度的方法
CN110100207B (zh) 确定特征的位置的方法
CN107818983A (zh) 一种标记图形及其形成方法
CN109884862A (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
US20120192123A1 (en) Method to compensate optical proximity correction
CN108417562A (zh) 套刻标记及其可靠性验证方法
KR100472411B1 (ko) 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치
CN104216235B (zh) 图形预处理方法以及测量图形密度的方法
US6309944B1 (en) Overlay matching method which eliminates alignment induced errors and optimizes lens matching
CN110955120B (zh) 一种预补值的确定方法、装置
CN117406552A (zh) 对准标记的布局方法及装置
JP6792669B2 (ja) パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法
CN111045290B (zh) 共享对准层光罩的方法
US10761420B2 (en) Microlithographic mask, method for determining edge positions of the images of the structures of such a mask and system for carrying out such a method
CN104281019A (zh) 光刻的迭对值校准方法
CN107728435B (zh) 一种硅晶片光刻曝光方法
Yoshitake et al. EB alignment function for defect mitigation of EUV blank

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant