CN109860201A - 一种nand存储器、掩膜版以及制作方法 - Google Patents
一种nand存储器、掩膜版以及制作方法 Download PDFInfo
- Publication number
- CN109860201A CN109860201A CN201910280272.4A CN201910280272A CN109860201A CN 109860201 A CN109860201 A CN 109860201A CN 201910280272 A CN201910280272 A CN 201910280272A CN 109860201 A CN109860201 A CN 109860201A
- Authority
- CN
- China
- Prior art keywords
- label
- substrate
- nand memory
- channel region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明所提供的一种NAND存储器、掩膜版以及制作方法，该NAND存储器包括：基底以及堆叠层，其中，堆叠层设置在基底的一侧，包括沟道区、包围沟道区的台阶区以及设置在台阶区远离沟道区的一侧的切割区。并且，本方案中堆叠层为相互间隔堆叠的氧化物层和金属层，并在台阶区和/或切割区内的至少部分氧化物层设置有预设图形的标记。通过在NAND存储器中设置标记，使得该标记能够在台阶区SS制程中作为参照物，因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了现有技术中由于参照物不一致导致的字线可靠性低的现象。
Description
技术领域
本发明涉及存储器技术领域，更具体地说，涉及一种NAND存储器、掩膜版以及制作方法。
背景技术
NAND存储器在制备过程中，需要对每个工艺步骤形成的各层电路图样进行对准校验(OVL、Overlay)，以保证各电路图样的刻蚀准确性。目前，OVL树的建立采用就近原则，即通过测量后道制程实现对前道制程的校准。
目前，如图1所示，台阶区SS的校准是以基准值0为参照物，沟道区CH的校准同样也是以基准值0为参照物，器件与金线的连接部分CT的校准以沟道区CH为参照物。其中，器件与金线的连接部分CT与台阶区SS的相对位置又决定了字线WL的可靠性。
而发明人发现，沟道区CH在制备过程中，可能会由于压力等因素，导致晶片发生弯曲、扩张等形变。进而会导致器件与金线的连接部分CT与台阶区SS之间的位置关系发生变化，影响字线WL的可靠性。
因此，如何提供一种NAND存储器、掩膜版以及制作方法，能够提高字线WL的可靠性，成为本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种NAND存储器、掩膜版以及制作方法，通过在NAND存储器中设置标记，使得该标记能够在台阶区SS制程中作为参照物，因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了参照物不一致导致的字线可靠性低的现象。
为实现上述目的，本发明提供如下技术方案：
一种NAND存储器，包括：
基底；
堆叠层，设置在所述基底的一侧，包括沟道区、包围所述沟道区的台阶区以及设置在所述台阶区远离所述沟道区的一侧的切割区；
所述堆叠层为相互间隔堆叠的氧化物层和金属层，所述台阶区和/或所述切割区内的至少部分所述氧化物层设置有预设图形的标记。
可选的，沿字线的延伸方向，所述标记在所述基底上的投影中，任意两个相邻的所述投影之间的间距相等。
可选的，沿垂直于所述基底的第一方向，所述标记在所述基底上的投影相互重叠。
可选的，沿垂直于所述基底的第一方向，所述标记在所述基底上的投影不重叠。
可选的，所述第一方向平行于沟道孔的延伸方向。
一种掩膜版，用于制作任意一项上述的NAND存储器中的台阶区，所述掩膜版包括：
多个子掩膜，所述子掩膜在所述基底上的投影呈所述预设图形。
可选的，沿字线的延伸方向，任意两个相邻的所述子掩膜之间的间距相等。
可选的，沿位线的延伸方向，任意两个相邻的所述子掩膜之间的间距相等。
一种制作方法，包括：
提供一基底；
在所述基底上形成堆叠层，所述堆叠层被划分成沟道区、包围所述沟道区的台阶区以及设置在所述台阶区远离所述沟道区的一侧的切割区，所述堆叠层为相互间隔堆叠的氧化物层和金属层；
在所述台阶区和/或所述切割区内的至少部分所述氧化物层设置有预设图形的标记。
可选的，沿字线的延伸方向，所述标记在所述基底上的投影中，任意两个相邻的所述投影之间的间距相等。
可选的，沿垂直于所述基底的第一方向，所述标记在所述基底上的投影相互重叠，且所述第一方向平行于沟道孔的延伸方向。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的一种NAND存储器、掩膜版以及制作方法，该NAND存储器包括：基底以及堆叠层，其中，堆叠层设置在基底的一侧，包括沟道区、包围沟道区的台阶区以及设置在台阶区远离沟道区的一侧的切割区。并且，本方案中堆叠层为相互间隔堆叠的氧化物层和金属层，并在台阶区和/或切割区内的至少部分氧化物层设置有预设图形的标记。通过在NAND存储器中设置标记，使得该标记能够在台阶区SS制程中作为参照物，因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了现有技术中由于参照物不一致导致的字线可靠性低的现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中校验参照物示意图；
图2为本发明实施例提供的一种NAND存储器的结构示意图；
图3为本发明实施例提供的一种NAND存储器的又一结构示意图；
图4为本发明实施例提供的一种NAND存储器的又一结构示意图；
图5为本发明实施例提供的一种NAND存储器的又一结构示意图；
图6为本发明实施例提供的一种NAND存储器的又一结构示意图；
图7为本发明实施例提供的一种NAND存储器的又一结构示意图；
图8为本发明实施例提供的一种NAND存储器的又一结构示意图；
图9为本发明实施例提供的一种NAND存储器的又一结构示意图；
图10为本发明实施例提供的一种NAND存储器的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，结合图1，现有的NAND存储器在进行OVL校验时，台阶区SS的校准是以基准值0作为参照物，沟道区CH的校准也是以基准值0作为参照物，而器件与金线的连接部分CT的校准以沟道区CH为参照物。又由于沟道区CH在制备过程中，可能会由于压力等因素，导致晶片发生弯曲、扩张等形变，使得器件与金线的连接部分CT的校准会受到沟道区CH的形变的影响，即，金线的连接部分CT的校准的参照物与台阶区SS的校准的参照物不同。
而器件与金线的连接部分CT与台阶区SS的相对位置又决定了字线WL的可靠性，因此现有技术在器件与金线的连接部分CT制程时，需要对沟道区CH进行补值，进而提高器件与金线的连接部分CT与台阶区SS的位置精度。而如何实现对台阶区SS的精准测量，以确定出器件与金线的连接部分CT与台阶区SS的补值，是本领域技术人员亟待解决的一大技术难题。
基于此，本发明实施例提供了一种NAND存储器，如图2所示，包括：基底201、堆叠层202以及标记203。其中，堆叠层202设置在基底201的一侧，包括沟道区2021、包围所述沟道区2021的台阶区2022以及设置在所述台阶区2022远离所述沟道区2021的一侧的切割区2023。
具体的，在本实施例中，堆叠层202为相互间隔堆叠的氧化物层和金属层。在3DNAND存储器件中，堆叠层202的层数决定了垂直方向(垂直于基底201的方向)上的存储单元的个数，堆叠层的层数例如可以为32层、64层等，堆叠层的层数越多，该3D NAND存储器件的集成度越高。
堆叠层202的外侧为台阶区2022，该台阶区2022可以为阶梯结构。台阶区2022远离沟道区2021的一侧设置有切割区2023，切割区2023用于实现对存储单元的切割。值得一提的是，在本实施例中，台阶区2022和/或切割区2023内的至少部分氧化物层设置有预设图形的标记203。
示意性的，结合图3，在本发明实施例中，切割区2023、台阶区2022、沟道区2021、台阶区2022以及切割区2023是沿字线(word line)方向依次排布的，在字线方向上这五个区域具有基本一致的边界，它们的堆叠层具有相同的层数。
其中，金属层可以为W，氧化物层例可以为oxide，在沟道区2021中形成有用于形成存储器件的沟道孔2024，这些沟道孔2024之上会继续设置有与其连接的位线和/或其他的互联线，例如，所述沟道孔的顶部形成半导体阻挡层，所述半导体阻挡层通过连接件与第一金属相连，该第一金属作为存储器件的位线(bit line)。
沟道孔2024中包括有电荷存储层和沟道层，电荷存储层例如可以为Oxide-Nitrid-Oxide的结构，沟道层例如可以为多晶硅。具体的，沟道孔2024沿所述沿字线方向可以依次填充有Block Ox、Trap N、Ox、Poly以及Ox。
除此，由于本方案在台阶区2022和/或切割区2023内的至少部分氧化物层设置有预设图形的标记203，以使该标记203能够在台阶区2022制作过程中作为参照物，例如，当沿字线方向上，标记203等间距设置，则当沟道区2021发生位置偏移时，沟道区2021的边界距离标记203的距离会随之发生偏移。
具体的，结合图3以及图4，假设在台阶区2022以及切割区2023内均设置有标记203，且标记203沿字线方向以及位线方向均等间距设置。那么，当沟道区2021中沟道孔2024未发生弯曲时，如图3所示，则沟道区2021的边界M距离标记203a的距离d1、沟道区2021的边界M距离标记203b的距离d2以及沟道区2021的边界M距离标记203c的距离d3均相等，同理，沟道区2021的边界N距离标记203d的距离d4、沟道区2021的边界N距离标记203e的距离d5以及沟道区2021的边界N距离标记203f的距离d6均相等。
然而，一旦沟道区2021中沟道孔2024发生弯曲，如图4所示，则会导致沟道区2021的边界发生位移，则沟道区2021的边界M距离标记203a的距离d1、沟道区2021的边界M距离标记203b的距离d2以及沟道区2021的边界M距离标记203c的距离d3不相等，同理，沟道区2021的边界N距离标记203d的距离d4、沟道区2021的边界N距离标记203e的距离d5以及沟道区2021的边界N距离标记203f的距离d6也不相等。
具体的，此时沟道区2021的边界M距离标记203a的距离d1、沟道区2021的边界M距离标记203b的距离d2以及沟道区2021的边界M距离标记203c的距离d3发生变化，因此，可以通过检测沟道边界距离每个标记的距离，进而计算出沟道孔发生弯曲的数值，然后将该数值作为在后序制程中矫正的参考值。
可见，本方案通过在台阶区和/或切割区内的至少部分氧化物层设置有预设图形的标记，使得该标记能够在台阶区SS制程中作为参照物，实现台阶区以沟道区作为参照物。因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了现有技术中由于参照物不一致导致的字线可靠性低的现象。
需要说明的是，上述实施例中，标记203等间距设置仅是为了便于举例，本方案中标记203的位置关系可以有多种呈现方式，例如，如图5所示，沿字线的延伸方向，所述标记在所述基底上的投影中，任意两个相邻的所述投影之间的间距相等。即标记203a与标记203b之间的间距d11等于标记203b与标记203c之间的间距d12。标记203a1与标记203b1之间的间距d13等于标记203b1与标记203c1之间的间距d14。标记203a2与标记203b2之间的间距d15等于标记203b2与标记203c2之间的间距d16。
其中，在图5中，标记203在基底上的投影之间的间距相等还可以有多种呈现方式，例如，如图6所示，沿垂直于所述基底的第一方向Z，其中，第一方向Z为平行于沟道孔2024的延伸方向。标记203在所述基底201上的投影相互重叠。即堆叠层202中每一层氧化物层均等距离设置有标记203，且标记203在基底201上的投影相重叠，具体为：标记203a在基底上的投影与标记203a1在基底上的投影重叠。标记203b在基底上的投影与标记203b1在基底上的投影重叠。标记203c在基底上的投影与标记203c1在基底上的投影重叠。
还可以如图7所示，沿垂直于所述基底的第一方向Z，标记203在基底201上的投影不重叠。具体为，在部分氧化物层中设置有标记203，同层氧化物中的标记203可以间隔设置，只需保证沿第一方向Z，每列标记至少包括一个标记203即可。
即，标记203a在基底上的投影与标记203b1在基底上的投影以及标记203c2基底上的投影均不重叠，但，标记203a、标记203b1以及标记203c2位于不同氧化物层。
除此，沿字线的延伸方向，多个标记203还可以根据设计的需求，设置成不等间距。例如，如图8所示，靠近沟道区2021的标记203之间的间距大于位于切割区2023中的标记203之间的间距。
具体为，标记203b与标记203c之间的间距d11大于标记203a与标记203g之间的间距d81。
然而，无论是哪种具体设置方式，本实施例提供的NAND存储器，通过在台阶区和/或切割区内的至少部分氧化物层设置有预设图形的标记，使得该标记能够在台阶区SS制程中作为参照物，实现台阶区以沟道区作为参照物。因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了现有技术中由于参照物不一致导致的字线可靠性低的现象。
在上述实施例的基础上，本实施例还提供了一种掩膜版，该掩膜版用于制作任意一项上述的NAND存储器中的台阶区，包括多个子掩膜。其中，子掩膜在基底上的投影呈预设图形。
需要说明的是，结合图9，本方案中掩膜版可以在刻蚀台阶掩膜的同时，刻蚀出预设图形，使得利用该掩膜版进行台阶刻蚀时，同时刻蚀出预设图形的标记，进而简化制作工艺。除此，还可以先刻蚀出标记，然后再进行台阶的刻蚀。
值得一提的是，本实施例提供的掩膜版刻蚀出的标记除能够对沟道孔起到参考作用外，还可以在进行台阶刻蚀时起到参考作用，例如，计算沿字线方向上，第一级台阶与预设标记的目标距离，然后按照该目标距离进行第一级台阶刻蚀，之后，根据设定的台阶之间的间距，逐层进行台阶刻蚀。
除此，标记还可以对其他后道工艺起到参考作用。优选的，本实施例提供的掩膜版中，沿字线的延伸方向，任意两个相邻的子掩膜之间的间距相等。沿位线的延伸方向，任意两个相邻的所述子掩膜之间的间距相等，便于对沟道孔与标记之间的距离测量。
同理，采用本实施例提供的掩膜版刻蚀出的NAND存储器，其在台阶区和/或切割区内的至少部分氧化物层具有预设图形的标记，使得该标记能够在台阶区SS制程中作为参照物，实现台阶区以沟道区作为参照物。因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了现有技术中由于参照物不一致导致的字线可靠性低的现象。
在上述实施例的基础上，本实施例还提供了一种NAND存储器的制作方法，如图10所示，包括：
S101、提供一基底；
S102、在所述基底上形成堆叠层；
具体的，正如上述实施例所述，堆叠层为相互间隔堆叠的氧化物层和金属层。在3DNAND存储器件中，堆叠层的层数决定了垂直方向上的存储单元的个数，堆叠层的层数例如可以为32层、64层等，堆叠层的层数越多，该3D NAND存储器件的集成度越高。
其中，在本实施例中，堆叠层被划分成沟道区、包围所述沟道区的台阶区以及设置在所述台阶区远离所述沟道区的一侧的切割区。具体为：堆叠层的外侧为台阶区，该台阶区可以为阶梯结构。台阶区远离沟道区的一侧设置有切割区，切割区用于实现对存储单元的切割。
S103、在所述台阶区和/或所述切割区内的至少部分所述氧化物层设置有预设图形的标记。
该标记可以通过上述实施例中的掩膜版进行刻蚀而成，进而，本方案通过在台阶区和/或切割区内的至少部分氧化物层设置有预设图形的标记，使得该标记能够在台阶区SS制程中作为参照物，实现台阶区以沟道区作为参照物。因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了现有技术中由于参照物不一致导致的字线可靠性低的现象。
其中，沿字线的延伸方向，所述标记在所述基底上的投影中，任意两个相邻的所述投影之间的间距相等。
除此，沿垂直于所述基底的第一方向，所述标记在所述基底上的投影相互重叠，且所述第一方向平行于沟道孔的延伸方向。
该方法的工作原理请参见上述装置实施例，在此不重复叙述。
综上，本发明所提供的一种NAND存储器、掩膜版以及制作方法，该NAND存储器包括：基底以及堆叠层，其中，堆叠层设置在基底的一侧，包括沟道区、包围沟道区的台阶区以及设置在台阶区远离沟道区的一侧的切割区。并且，本方案中堆叠层为相互间隔堆叠的氧化物层和金属层，并在台阶区和/或切割区内的至少部分氧化物层设置有预设图形的标记。通过在NAND存储器中设置标记，使得该标记能够在台阶区SS制程中作为参照物，因此，金线的连接部分CT与台阶区SS的对准校验OVL均以沟道区CH为参照物，避免了现有技术中由于参照物不一致导致的字线可靠性低的现象。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种NAND存储器，其特征在于，包括：
基底；
堆叠层，设置在所述基底的一侧，包括沟道区、包围所述沟道区的台阶区以及设置在所述台阶区远离所述沟道区的一侧的切割区；
所述堆叠层为相互间隔堆叠的氧化物层和金属层，所述台阶区和/或所述切割区内的至少部分所述氧化物层设置有预设图形的标记。
2.根据权利要求1所述的NAND存储器，其特征在于，沿字线的延伸方向，所述标记在所述基底上的投影中，任意两个相邻的所述投影之间的间距相等。
3.根据权利要求1所述的NAND存储器，其特征在于，沿垂直于所述基底的第一方向，所述标记在所述基底上的投影相互重叠。
4.根据权利要求1所述的NAND存储器，其特征在于，沿垂直于所述基底的第一方向，所述标记在所述基底上的投影不重叠。
5.根据权利要求4所述的NAND存储器，其特征在于，所述第一方向平行于沟道孔的延伸方向。
6.一种掩膜版，其特征在于，用于制作如权利要求1-5中任意一项所述的NAND存储器中的台阶区，所述掩膜版包括：
多个子掩膜，所述子掩膜在所述基底上的投影呈所述预设图形。
7.根据权利要求6所述的掩膜版，其特征在于，沿字线的延伸方向，任意两个相邻的所述子掩膜之间的间距相等。
8.根据权利要求6所述的掩膜版，其特征在于，沿位线的延伸方向，任意两个相邻的所述子掩膜之间的间距相等。
9.一种NAND存储器的制作方法，其特征在于，包括：
提供一基底；
在所述基底上形成堆叠层，所述堆叠层被划分成沟道区、包围所述沟道区的台阶区以及设置在所述台阶区远离所述沟道区的一侧的切割区，所述堆叠层为相互间隔堆叠的氧化物层和金属层；
在所述台阶区和/或所述切割区内的至少部分所述氧化物层设置有预设图形的标记。
10.根据权利要求9所述的制作方法，其特征在于，沿字线的延伸方向，所述标记在所述基底上的投影中，任意两个相邻的所述投影之间的间距相等。
11.根据权利要求9所述的制作方法，其特征在于，沿垂直于所述基底的第一方向，所述标记在所述基底上的投影相互重叠，且所述第一方向平行于沟道孔的延伸方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910280272.4A CN109860201B (zh) | 2019-04-09 | 2019-04-09 | 一种nand存储器、掩膜版以及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910280272.4A CN109860201B (zh) | 2019-04-09 | 2019-04-09 | 一种nand存储器、掩膜版以及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109860201A true CN109860201A (zh) | 2019-06-07 |
| CN109860201B CN109860201B (zh) | 2020-12-01 |
Family
ID=66903703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910280272.4A Active CN109860201B (zh) | 2019-04-09 | 2019-04-09 | 一种nand存储器、掩膜版以及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109860201B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
| CN112331666A (zh) * | 2020-10-29 | 2021-02-05 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN112951805A (zh) * | 2021-02-19 | 2021-06-11 | 长江存储科技有限责任公司 | 具有标记结构的三维存储器、其制备方法及位移监测方法 |
| CN113035732A (zh) * | 2019-06-11 | 2021-06-25 | 长江存储科技有限责任公司 | 三维存储器及三维存储器台阶区域的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040045111A (ko) * | 2002-11-22 | 2004-06-01 | 주식회사 하이닉스반도체 | 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법 |
| CN107452717A (zh) * | 2017-08-22 | 2017-12-08 | 长江存储科技有限责任公司 | 半导体制造方法 |
| CN107564914A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制备方法 |
| CN107579039A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN107818983A (zh) * | 2017-08-25 | 2018-03-20 | 长江存储科技有限责任公司 | 一种标记图形及其形成方法 |
| CN109065536A (zh) * | 2018-08-22 | 2018-12-21 | 长江存储科技有限责任公司 | 一种晶圆及芯片 |
-
2019
- 2019-04-09 CN CN201910280272.4A patent/CN109860201B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040045111A (ko) * | 2002-11-22 | 2004-06-01 | 주식회사 하이닉스반도체 | 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법 |
| CN107452717A (zh) * | 2017-08-22 | 2017-12-08 | 长江存储科技有限责任公司 | 半导体制造方法 |
| CN107818983A (zh) * | 2017-08-25 | 2018-03-20 | 长江存储科技有限责任公司 | 一种标记图形及其形成方法 |
| CN107564914A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制备方法 |
| CN107579039A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN109065536A (zh) * | 2018-08-22 | 2018-12-21 | 长江存储科技有限责任公司 | 一种晶圆及芯片 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035732A (zh) * | 2019-06-11 | 2021-06-25 | 长江存储科技有限责任公司 | 三维存储器及三维存储器台阶区域的形成方法 |
| CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
| CN110494969B (zh) * | 2019-06-27 | 2020-08-25 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
| WO2020258116A1 (en) * | 2019-06-27 | 2020-12-30 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| US11121092B2 (en) | 2019-06-27 | 2021-09-14 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| US11545442B2 (en) | 2019-06-27 | 2023-01-03 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| US11552025B2 (en) | 2019-06-27 | 2023-01-10 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| US11594496B2 (en) | 2019-06-27 | 2023-02-28 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| CN112331666A (zh) * | 2020-10-29 | 2021-02-05 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN112331666B (zh) * | 2020-10-29 | 2021-08-31 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN112951805A (zh) * | 2021-02-19 | 2021-06-11 | 长江存储科技有限责任公司 | 具有标记结构的三维存储器、其制备方法及位移监测方法 |
| CN112951805B (zh) * | 2021-02-19 | 2023-08-08 | 长江存储科技有限责任公司 | 具有标记结构的三维存储器、其制备方法及位移监测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109860201B (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109860201A (zh) | 一种nand存储器、掩膜版以及制作方法 | |
| US8823936B2 (en) | Structure for critical dimension and overlay measurement | |
| CN107818983B (zh) | 一种标记图形及其形成方法 | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| CN109884862A (zh) | 三维存储器曝光系统中套刻偏差的补偿装置及方法 | |
| CN104465619A (zh) | 一种套刻精度测量的图像结构及其套刻精度测量方法 | |
| TWI412068B (zh) | 對準標記及缺陷檢測方法 | |
| CN106373905A (zh) | 一种栅氧化层漏电点的定位方法 | |
| US7989303B2 (en) | Method of creating an alignment mark on a substrate and substrate | |
| CN104051427A (zh) | 一种接触孔电阻测试结构及方法 | |
| CN211404455U (zh) | 一种套刻精度测量装置 | |
| CN113035732B (zh) | 三维存储器及三维存储器台阶区域的形成方法 | |
| KR20100079145A (ko) | 오버레이 마크의 디싱 방지를 위한 더미 패턴 | |
| CN104517906A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| JP2006148099A (ja) | エッチング終点の検出方法 | |
| US9157980B2 (en) | Measuring metal line spacing in semiconductor devices | |
| KR20010021289A (ko) | 전자빔노광방법 및 반도체장치 제조방법 | |
| KR20150018772A (ko) | Ｎｏｒ 구조 플래시 메모리 및 그의 제조 방법 | |
| CN111179995A (zh) | 3d存储器件的失效定位方法 | |
| CN105446090A (zh) | 对准测量方法 | |
| CN111563358B (zh) | 配对图形的插入方法、设备和存储介质 | |
| CN110349951A (zh) | 消除天线效应的方法 | |
| TWI288307B (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
| CN111162020B (zh) | 检测阶梯结构偏移的方法及芯片 | |
| CN108400091A (zh) | Sonos存储器的ono栅极结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |