CN111179995A - 3d存储器件的失效定位方法 - Google Patents
3d存储器件的失效定位方法 Download PDFInfo
- Publication number
- CN111179995A CN111179995A CN201911366197.XA CN201911366197A CN111179995A CN 111179995 A CN111179995 A CN 111179995A CN 201911366197 A CN201911366197 A CN 201911366197A CN 111179995 A CN111179995 A CN 111179995A
- Authority
- CN
- China
- Prior art keywords
- failure
- memory device
- bit line
- memory
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
Landscapes
- Semiconductor Memories (AREA)
Abstract
公开了一种3D存储器件的失效定位方法，所述3D存储器件包括存储单元阵列，所述存储单元阵列中沿一方向排布的存储单元电连接至一条位线，所述3D存储器件存在双位线失效，所述失效定位方法包括：使用聚焦离子束机台，在双位线失效的两条位线上沉积金属垫体；通过微光显微镜向所述金属垫体施加一定的电压，从而突出失效处的热点信号；通过所述微光显微镜，在失效点处标记激光标记；使用所述聚焦离子束机台在所述激光标记处进行剖面切削，同时观察所述失效点，制备透射电子显微镜试片；以及使用所述透射电子显微镜对所述试片进行表征。本申请的方法能够快速实现对位线短路点的定位和表征。
Description
技术领域
本发明涉及存储器技术领域，特别涉及3D存储器件的失效定位方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的孔径越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。在例如3DNAND闪存的三维存储器件中，具有衬底以及位于所述衬底上的堆叠结构。所述堆叠结构由层间绝缘层和栅极交替堆叠形成，包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的端部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。在3DNAND存储器中，还包括沿垂直于所述衬底的方向依次设置于所述堆叠结构上方的位线，用于向所述堆叠结构中的沟道孔传输控制信号。但是对着3DNAND存储器集成密度的不断增大，用于传递控制信号的位线数量不断增大，相邻位线之间的距离不断缩小，相邻位线之间相互影响的问题逐渐凸显，从而间接对3DNAND存储器的存储性能造成影响。例如，位线间的短路将使两条位线上的所有存储单元失去作用，使得存储芯片的存储容量降低，因此，针对3D存储器件的位线失效分析是非常重要的。
现有技术中，为了准确找出位线上的失效点，首先将3D存储器件的CMOS部分研磨掉直至露出核心区域的通孔层，然后用扫描电子显微镜(SEM)沿着失效地址位线从上向下一帧一帧扫描拍图直至发现位线上的失效点为止。由于位线横贯整个芯片，且位线长度可达5mm。按照上述方法确定位线上的失效点，耗费大量时间和精力，效率低。
发明内容
鉴于上述问题，本发明的目的在于提供一种3D存储器件的失效定位方法，从而减少确定位线之间失效位置的时间，提高效率。
根据本发明的一方面，提供一种3D存储器件的失效定位方法，所述3D存储器件包括存储单元阵列和位于所述存储单元阵列上方的CMOS电路，所述存储单元阵列和所述CMOS电路通过互联结构电连接，所述互联结构包括金属层，所述失效定位方法包括：
去除所述CMOS电路，以暴露出所述互联结构中的互联金属层；
使用聚焦离子束机台，在与失效的位线电连接的金属层上沉积金属垫体；
通过微光显微镜向所述金属垫体施加一定的电压，从而突出失效处的热点信号；
通过所述微光显微镜，在失效点处用激光标记热点信号；
使用所述聚焦离子束机台在所述激光标记处进行剖面切削，同时观察所述失效点，制备透射电子显微镜试片；以及
使用所述透射电子显微镜对所述试片进行表征。
优选地，在失效点处标记激光标记具体为：给失效点标记十字交叉形的激光标记，所述标记的精确度达到1μm。
优选地，所述失效是短路。
优选地，所述存储单元阵列中沿一方向排布的存储单元电连接至一条位线，所述3D存储器件存在位线失效，
本发明提供的3D存储器件的失效定位方法，在与失效的位线电连接的金属层上沉积金属垫体，通过微光显微镜向所述金属垫体施加一定的电压，从而突出失效处的热点信号；通过所述微光显微镜，在失效点处用激光标记热点信号；使用所述聚焦离子束机台在所述激光标记处进行剖面切削，同时观察所述失效点，制备透射电子显微镜试片；以及使用所述透射电子显微镜对所述试片进行表征，可以快速实现对位线短路点的定位和表征，而且避免在沉积金属垫体时人为造成位线短路点。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据本发明实施例的3D存储器件的俯视示意图；
图2是根据本发明实施例的3D存储器件的截面示意图；
图3是根据本发明实施例的3D存储器件的失效定位方法的流程图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明中描述的“上方”，是指位于基板平面的上方，可以是指材料之间的直接接触，也可以是间隔设置。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1示出根据本发明实施例的3D存储器件的俯视示意图；图2是根据本发明实施例的3D存储器件的截面示意图。从图中可以看出，本发明的3D存储器件包括存储单元阵列10和位于所述存储单元阵列上方的CMOS电路20，所述存储单元阵列10和所述CMOS电路20通过互联结构30电连接。所述存储单元阵列10中沿一方向排布的存储单元电连接至一条位线11，所述3D存储器件存在位线失效。所述互联结构30包括互联金属层31和互联通孔32。将3D存储器件的CMOS电路20和互联结构30研磨掉，直至暴露出位线；在失效的位线上沉积金属垫体。
在一个优选地实施例中，将3D存储器件的CMOS电路20研磨掉，直至暴露出互联结构30中的互联金属层31。
图3是根据本发明实施例的3D存储器件的失效定位方法的流程图。所述失效定位方法包括以下步骤。
在步骤S101中，将3D存储器件的CMOS电路20研磨掉，直至暴露出互联结构30中的互联金属层31。
在步骤S102中，使用聚焦离子束机台，在与失效的位线电连接的金属层上沉积金属垫体。
在步骤S103中，通过微光显微镜向所述金属垫体施加一定的电压，从而突出失效处的热点信号。
在步骤S104中，通过所述微光显微镜，在失效点处用激光标记热点信号。
在步骤S105中，使用所述聚焦离子束机台在所述激光标记处进行剖面切削，同时观察所述失效点，制备透射电子显微镜试片。
在步骤S106中，使用所述透射电子显微镜对所述试片进行表征。
在本实施例中，在失效点处标记激光标记具体为：给失效点标记十字交叉形的激光标记，所述标记的精确度达到1μm。优选地，在上述技术方案中，所述失效是短路。
本发明实施例提供的3D存储器件的失效定位方法，在与失效的位线电连接的金属层上沉积金属垫体，避免在沉积金属垫体时人为造成位线短路点，可以快速实现对位线短路点的定位和表征。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。
Claims (4)
1.一种3D存储器件的失效定位方法，所述3D存储器件包括存储单元阵列和位于所述存储单元阵列上方的CMOS电路，所述存储单元阵列和所述CMOS电路通过互联结构电连接，所述互联结构包括金属层，所述失效定位方法包括：
去除所述CMOS电路，以暴露出所述互联结构中的互联金属层；
使用聚焦离子束机台，在与失效的位线电连接的金属层上沉积金属垫体；
通过微光显微镜向所述金属垫体施加一定的电压，从而突出失效处的热点信号；
通过所述微光显微镜，在失效点处用激光标记热点信号；
使用所述聚焦离子束机台在所述激光标记处进行剖面切削，同时观察所述失效点，制备透射电子显微镜试片；以及
使用所述透射电子显微镜对所述试片进行表征。
2.根据权利要求1所述的失效定位方法，其中，在失效点处标记激光标记具体为：给失效点标记十字交叉形的激光标记，所述标记的精确度达到1μm。
3.根据权利要求1或2所述的失效定位方法，其中，所述失效是短路。
4.根据权利要求1所述的失效定位方法，其中，所述存储单元阵列中沿一方向排布的存储单元电连接至一条位线，所述3D存储器件存在位线失效。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911366197.XA CN111179995A (zh) | 2019-12-26 | 2019-12-26 | 3d存储器件的失效定位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911366197.XA CN111179995A (zh) | 2019-12-26 | 2019-12-26 | 3d存储器件的失效定位方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111179995A true CN111179995A (zh) | 2020-05-19 |
Family
ID=70657485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911366197.XA Pending CN111179995A (zh) | 2019-12-26 | 2019-12-26 | 3d存储器件的失效定位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111179995A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113724772A (zh) * | 2021-07-12 | 2021-11-30 | 深圳市美信咨询有限公司 | 存储器失效位置查找方法、装置和计算机设备 |
-
2019
- 2019-12-26 CN CN201911366197.XA patent/CN111179995A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113724772A (zh) * | 2021-07-12 | 2021-11-30 | 深圳市美信咨询有限公司 | 存储器失效位置查找方法、装置和计算机设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8952716B2 (en) | Method of detecting defects in a semiconductor device and semiconductor device using the same | |
| CN109872766B (zh) | 三维存储器的失效分析方法 | |
| CN107863305B (zh) | 一种sono刻蚀工艺的检测方法 | |
| CN103811079B (zh) | 半导体器件的测试方法和半导体测试装置 | |
| CN107993951A (zh) | 用于快速定位三维存储器阵列区短路的方法 | |
| KR20160031935A (ko) | 3차원 수직 채널 메모리를 위한 워드 라인 리페어 | |
| CN111524899A (zh) | 半导体存储装置 | |
| US11348848B2 (en) | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device | |
| CN111179995A (zh) | 3d存储器件的失效定位方法 | |
| JP2021040002A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| WO2004082012A1 (ja) | ダミーパターンを有する半導体装置 | |
| US11411016B2 (en) | Semiconductor memory device | |
| CN102456666B (zh) | 数字坐标轴及栅氧化膜可靠性测试方法 | |
| CN102928764A (zh) | 定位半导体芯片长距离金属线间缺陷的方法 | |
| CN113871315A (zh) | 管芯失效分析方法及堆叠封装芯片失效分析方法 | |
| CN109767807A (zh) | 3d nand存储器位线的电阻测试方法 | |
| US7547979B2 (en) | Semiconductor device and method of locating a predetermined point on the semiconductor device | |
| CN110706728B (zh) | 芯片存储区域失效地址物理位置的确认方法及装置 | |
| CN107369670A (zh) | 一种三维存储器电迁移测试结构及其制作方法 | |
| CN109935271B (zh) | 存储器及其获取方法、失效定位方法 | |
| CN107991598B (zh) | 一种用于三维存储器沟道导通性的测量方法 | |
| US20110195578A1 (en) | Planar cell on cut using in-situ polymer deposition and etch | |
| CN115117008A (zh) | 半导体装置 | |
| JP2021190536A (ja) | 半導体ウェハ、半導体チップおよびダイシング方法 | |
| CN107993950A (zh) | 一种用于三维存储器阵列区共源极的测量方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |