CN102456666B - 数字坐标轴及栅氧化膜可靠性测试方法 - Google Patents
数字坐标轴及栅氧化膜可靠性测试方法 Download PDFInfo
- Publication number
- CN102456666B CN102456666B CN 201010511194 CN201010511194A CN102456666B CN 102456666 B CN102456666 B CN 102456666B CN 201010511194 CN201010511194 CN 201010511194 CN 201010511194 A CN201010511194 A CN 201010511194A CN 102456666 B CN102456666 B CN 102456666B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- bar shaped
- polysilicon bar
- test structure
- digital coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种数字坐标轴，由硅衬底上的栅氧化膜上的多晶硅图案组成且位于测试结构的周围，测试结构和数字坐标轴制作在同一层光罩中。数字坐标轴包括水平数字坐标轴和垂直数字坐标轴，水平数字坐标轴和垂直数字坐标轴的长度分别大于测试结构的长度和宽带、满足能够对测试结构的所有点进行定位。本发明还公开了一种栅氧化膜可靠性测试方法，包步骤：形成数字坐标轴、对测试结构进行EMMI测试并用数字坐标轴记录发光点位置、进行FIB测试。本发明数字坐标轴能够为测试结构提供精确的坐标，能为栅氧化膜可靠性测试方法中的发光点进行精确定位并提供数字化坐标，能为FIB切割定位提供准确位置，能提高失效分析的成功率。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种数字坐标轴；本发明还涉及一种栅氧化膜可靠性测试方法。
背景技术
栅氧化膜可靠性测试(gate oxide reliability evaluation)是半导体工艺中常用的栅氧化膜质量监控方法，它可以用于测量半导体中的栅氧化膜的本征缺陷如固定电荷和工艺中所产生的表征缺陷如表面陷阱缺陷。栅氧化膜可靠性测试必须在一种特定设计的测试结构上实施，测试结构在设计时模拟了栅氧化膜在真实电路中的三种结构，即为块状结构(Bulk)，栅边缘结构(Gate Edge)，沟渠隔绝边缘结构(STI Edge)。栅氧化膜可靠性测试时在连接栅端的焊盘一(PAD1)加电压、在连接到衬底的焊盘二(PAD2)接地，由于栅氧化膜本征缺陷和表征缺陷的作用，栅氧化膜会在一定的电压下击穿，击穿时的电压即为击穿电压(break down voltage)。对击穿后的栅氧化膜能通过微光显微镜(Emission Microscope，EMMI)的分析手段找出电压击穿点，即电压击穿时，在电压击穿点处形成一发光点，通过侦测所述发光点来确定所述电压击穿点。其中，EMMI是当前半导体器件失效分析的一种常用手段，其基本原理是：利用电学激励的方式，使半导体材料发光(源于电子空穴复合等机理)，随后通过专用的相机，如CCD相机，将发光捕捉，并重叠在相应的半导体芯片的图片上，从而确认芯片的发光位置，而发光位置往往就是存在缺陷及漏电流的位置。但是现有栅氧化膜可靠性测试只能模糊记录击穿位置即不能准确定位，对随后的聚焦粒子束电子显微镜(Focused Ion Beam，FIB)的定位切割产生很大不便之处，因为缺少可以作为记录的参照物或者坐标，使得在FIB中准确定位到这个电压击穿点变得非常困难。其中，FIB是利用聚焦后的镓正离子束作为入射粒子(或叫一次离子)撞击样品表面，通过收集二次电子成像，又由于镓离子的原子量大，加速后动能大，所以有很好的溅射刻蚀功能，FIB常见用途有断面精细切割、成像(包括电压衬度像)、透射电镜制样、线路修复等。
发明内容
本发明所要解决的技术问题是提供一种数字坐标轴，能为栅氧化膜可靠性测试中的测试结构的所有位置提供精确的坐标位置，能对测试过程中电压击穿点进行准确定位、能提高失效分析的成功率。本发明还要提供一种栅氧化膜可靠性测试方法。
为解决上述技术问题，本发明提供的数字坐标轴，在硅衬底上形成有测试结构，所述测试结构由依次形成于所述硅衬底上的栅氧化膜和多晶硅栅组成；所述数字坐标轴由形成于所述硅衬底上的栅氧化膜上的多晶硅图案组成；所述数字坐标轴位于所述测试结构的周围，所述数字坐标轴包括互相垂直的水平数字坐标轴和垂直数字坐标轴，所述水平数字坐标轴和所述垂直数字坐标轴的长度分别大于所述测试结构的长度和宽带、满足能够对所述测试结构的所有点进行定位。
进一步的改进是，形成所述水平数字坐标轴和所述垂直数字坐标轴的所述多晶硅图案由多个多晶硅条形组成，各多晶硅条形沿着短边方向呈直线排列，每一个所述多晶硅条形都标记一个坐标位置，各所述多晶硅条形的短边宽度都相等、每两个相邻的所述多晶硅条形间的间距相等，各所述多晶硅条形的长边长度分为第一尺寸和第二尺寸且第一尺寸大于第二尺寸，在每两个所述第一尺寸的多晶硅条形间排列着数量相同多个所述第二尺寸的多晶硅条形，每两个所述第一尺寸的多晶硅条形间的间距比每两个相邻的所述多晶硅条形间的间距大一个数量级；在各所述第一尺寸的多晶硅条形的一侧形成有多晶硅数字标示图案，所述多晶硅数字标示图案标示对应的所述第一尺寸的多晶硅条形的位置坐标，通过所述多晶硅数字标示图案、各所述多晶硅条形形成所述水平数字坐标轴和所述垂直数字坐标轴的坐标刻度。
进一步的改进是，各所述多晶硅条形的短边宽度都为2.5微米、每两个相邻的所述多晶硅条形间的间距都为5微米，所述第一尺寸的值为10微米、所述第二尺寸的值为7微米，每两个所述第一尺寸的多晶硅条形间排列着19个所述第二尺寸的多晶硅条形、每两个所述第一尺寸的多晶硅条形的间距为100微米，各多晶硅数字标示图案为0或100的倍数。
进一步的改进是，所述测试结构和所述数字坐标轴制作在同一层光罩中。
为解决上述技术问题，本发明提供的栅氧化膜可靠性测试方法，包括如下步骤：
步骤一、在硅衬底上形成测试结构和数字坐标轴；所述测试结构由依次形成于所述硅衬底上的栅氧化膜和多晶硅栅组成；所述数字坐标轴由形成于所述硅衬底上的栅氧化膜上的多晶硅图案组成；所述数字坐标轴位于所述测试结构的周围，所述数字坐标轴包括互相垂直的水平数字坐标轴和垂直数字坐标轴，所述水平数字坐标轴和所述垂直数字坐标轴的长度分别大于所述测试结构的长度和宽带、满足能够对所述测试结构的所有点进行定位；
步骤二、对所述测试结构进行微光显微镜测试；当所述栅氧化膜中存在电压击穿点时，所述微光显微镜会在所述电压击穿点处测试到发光点，通过所述数字坐标轴记录所述发光点位置；
步骤三、按照所记录的所述发光点位置进行聚焦粒子束电子显微镜测试。
进一步的改进是，形成所述水平数字坐标轴和所述垂直数字坐标轴的所述多晶硅图案由多个多晶硅条形组成，各多晶硅条形沿着短边方向呈直线排列，每一个所述多晶硅条形都标记一个坐标位置，各所述多晶硅条形的短边宽度都相等、每两个相邻的所述多晶硅条形间的间距相等，各所述多晶硅条形的长边长度分为第一尺寸和第二尺寸且第一尺寸大于第二尺寸，在每两个所述第一尺寸的多晶硅条形间排列着数量相同多个所述第二尺寸的多晶硅条形，每两个所述第一尺寸的多晶硅条形间的间距比每两个相邻的所述多晶硅条形间的间距大一个数量级；在各所述第一尺寸的多晶硅条形的一侧形成有多晶硅数字标示图案，所述多晶硅数字标示图案标示对应的所述第一尺寸的多晶硅条形的位置坐标，通过所述多晶硅数字标示图案、各所述多晶硅条形形成所述水平数字坐标轴和所述垂直数字坐标轴的坐标刻度。
进一步的改进是，各所述多晶硅条形的短边宽度都为2.5微米、每两个相邻的所述多晶硅条形间的间距都为5微米，所述第一尺寸的值为10微米、所述第二尺寸的值为7微米，每两个所述第一尺寸的多晶硅条形间排列着19个所述第二尺寸的多晶硅条形、每两个所述第一尺寸的多晶硅条形的间距为100微米，各多晶硅数字标示图案为0或100的倍数。
进一步的改进是，所述测试结构和所述数字坐标轴制作在同一层光罩中。
本发明数字坐标轴能为栅氧化膜可靠性测试中的测试结构的所有位置提供精确的坐标位置，能为栅氧化膜可靠性测试方法的EMMI测试中的发光点进行精确的定位并数字化记录下栅氧化膜的电压击穿点即发光点的坐标，为随后的FIB切割定位提供了准确的位置，从而能大大提高失效分析的成功率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是本发明实施例一数字坐标轴的结构俯视示意图；
图1B是本发明实施例一数字坐标轴的结构剖面示意图；
图2A是本发明实施例二数字坐标轴的结构俯视示意图；
图2B是本发明实施例二数字坐标轴的结构剖面示意图；
图3A是本发明实施例三数字坐标轴的结构俯视示意图；
图3B是本发明实施例三数字坐标轴的结构剖面示意图；
图4是本发明实施例数字坐标轴的数字坐标图案示意图；
图5A是现有栅氧化膜可靠性测试方法中微光显微镜测试结果示意图；
图5B是本发明实施例栅氧化膜可靠性测试方法中微光显微镜测试结果示意图。
具体实施方式
如图1A、图1B所示，分别是本发明实施例一数字坐标轴的结构俯视示意图和结构剖面示意图，图1B的示意图是沿图1A中的虚线位置处的剖面示意图。本发明实施例一数字坐标轴，在硅衬底1的有源区2由浅沟槽场氧3(STI)进行隔离，在所述硅衬底1的有源区2上形成有测试结构。所述测试结构由依次形成于所述硅衬底1上的栅氧化膜6和多晶硅栅4组成，且所述测试结构为块状氧化膜结构，即形成于所述有源区2上的所述栅氧化膜6为一整块结构，在所述多晶硅栅4的周侧还形成有侧墙。所述数字坐标轴由形成于所述硅衬底1的浅槽场氧3上的栅氧化膜6上的多晶硅图案组成；所述数字坐标轴位于所述测试结构的周围，且所述测试结构和所述数字坐标轴制作在同一层光罩中。所述数字坐标轴包括互相垂直的水平数字坐标轴5a和垂直数字坐标轴5b，所述水平数字坐标轴5a和所述垂直数字坐标轴5b的长度分别大于所述测试结构的长度和宽带、满足能够对所述测试结构的所有点进行定位。
如图4所示，是本发明实施例数字坐标轴的多晶硅图案示意图。形成所述水平数字坐标轴5a和所述垂直数字坐标轴5b的所述多晶硅图案由多个多晶硅条形组成，各多晶硅条形沿着短边方向呈直线排列，每一个所述多晶硅条形都标记一个坐标位置。各所述多晶硅条形的短边宽度都2.5微米、每两个相邻的所述多晶硅条形间的间距都为5微米。各所述多晶硅条形的长边长度分为第一尺寸和第二尺寸，其中第一尺寸为10微米、第二尺寸为7微米，在每两个所述第一尺寸的多晶硅条形间排列着19个所述第二尺寸的多晶硅条形，每两个所述第一尺寸的多晶硅条形间的间距为100微米、比每两个相邻的所述多晶硅条形间的5微米间距大一个数量级。在各所述第一尺寸的多晶硅条形的一侧形成有多晶硅数字标示图案，如图4中的两个第一尺寸的多晶硅条形的一侧形成的多晶硅数字标示图案分别0和100，其它各所述第一尺寸的多晶硅条形的一侧形成的多晶硅数字标示图案也分别为100的倍数。所述多晶硅数字标示图案标示对应的所述第一尺寸的多晶硅条形的位置坐标，通过所述多晶硅数字标示图案、各所述多晶硅条形形成所述水平数字坐标轴5a和所述垂直数字坐标轴5b的坐标刻度。
如图2A、图2B所示，分别是本发明实施例二数字坐标轴的结构俯视示意图和结构剖面示意图，图2B的示意图是沿图2A中的虚线位置处的剖面示意图。本发明实施例二和实施例一的区别在于，本发明实施例二的所述测试结构为栅边缘氧化膜结构，形成于所述有源区2上的所述栅氧化膜6和多晶硅栅4被分割为多个条形结构。
如图3A、图3B所示，分别是本发明实施例三数字坐标轴的结构俯视示意图和结构剖面示意图，图3B的示意图是沿图3A中的虚线位置处的剖面示意图。其中图3A把形成于所述有源区2上的所述测试结构省略了，用以突出显示形成于所述有源区2中多个浅沟槽场氧3。本发明实施例三和本发明实施例一的区别在于所述测试结构为沟渠隔绝边缘结构，即形成所述测试结构的有源区2中形成有多个浅沟槽场氧3，再在所述有源区2上形成所述测试结构的所述栅氧化膜6和所述多晶硅栅4。
本发明实施例一栅氧化膜可靠性测试方法，包括如下步骤：
步骤一、形成如图1A、图1B所示的本发明实施例一数字坐标轴。
步骤二、对所述测试结构进行微光显微镜测试；当所述栅氧化膜中存在电压击穿点时，所述微光显微镜会在所述电压击穿点处测试到发光点，通过所述数字坐标轴记录所述发光点位置。
步骤三、按照所记录的所述发光点位置进行聚焦粒子束电子显微镜测试。
如图5A、5B所示，分别是现有栅氧化膜可靠性测试方法和本发明实施例栅氧化膜可靠性测试方法中微光显微镜测试结果示意图，可知现有栅氧化膜可靠性测试方法无法对测试出的发光点进行定位，而本发明实施例栅氧化膜可靠性测试方法能对发光点进行精确定位，图5B中发光点定位为(345，250)，其中345为所述水平数字坐标轴5a的对应坐标；250为所述垂直数字坐标轴5b的对应坐标。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (6)
1.一种数字坐标轴，在硅衬底上形成有测试结构，所述测试结构由依次形成于所述硅衬底上的栅氧化膜和多晶硅栅组成；其特征在于：所述数字坐标轴由形成于所述硅衬底上的栅氧化膜上的多晶硅图案组成；所述数字坐标轴位于所述测试结构的周围，所述数字坐标轴包括互相垂直的水平数字坐标轴和垂直数字坐标轴，所述水平数字坐标轴和所述垂直数字坐标轴的长度分别大于所述测试结构的长度和宽度、满足能够对所述测试结构的所有点进行定位；
形成所述水平数字坐标轴和所述垂直数字坐标轴的所述多晶硅图案由多个多晶硅条形组成，各多晶硅条形沿着短边方向呈直线排列，每一个所述多晶硅条形都标记一个坐标位置，各所述多晶硅条形的短边宽度都相等、每两个相邻的所述多晶硅条形间的间距相等，各所述多晶硅条形的长边长度分为第一尺寸和第二尺寸且第一尺寸大于第二尺寸，在每两个所述第一尺寸的多晶硅条形间排列着数量相同多个所述第二尺寸的多晶硅条形，每两个所述第一尺寸的多晶硅条形间的间距比每两个相邻的所述多晶硅条形间的间距大一个数量级；在各所述第一尺寸的多晶硅条形的一侧形成有多晶硅数字标示图案，所述多晶硅数字标示图案标示对应的所述第一尺寸的多晶硅条形的位置坐标，通过所述多晶硅数字标示图案、各所述多晶硅条形形成所述水平数字坐标轴和所述垂直数字坐标轴的坐标刻度。
2.如权利要求1所述数字坐标轴，其特征在于：各所述多晶硅条形的短边宽度都为2.5微米、每两个相邻的所述多晶硅条形间的间距都为5微米，所述第一尺寸的值为10微米、所述第二尺寸的值为7微米，每两个所述第一尺寸的多晶硅条形间排列着19个所述第二尺寸的多晶硅条形、每两个所述第一尺寸的多晶硅条形的间距为100微米，各多晶硅数字标示图案为0或100的倍数。
3.如权利要求1所述栅氧化膜可靠性测试方法，其特征在于：所述测试结构和所述数字坐标轴制作在同一层光罩中。
4.一种栅氧化膜可靠性测试方法，其特征在于，包括如下步骤：
步骤一、在硅衬底上形成测试结构和数字坐标轴；所述测试结构由依次形成于所述硅衬底上的栅氧化膜和多晶硅栅组成；所述数字坐标轴由形成于所述硅衬底上的栅氧化膜上的多晶硅图案组成；所述数字坐标轴位于所述测试结构的周围，所述数字坐标轴包括互相垂直的水平数字坐标轴和垂直数字坐标轴，所述水平数字坐标轴和所述垂直数字坐标轴的长度分别大于所述测试结构的长度和宽度、满足能够对所述测试结构的所有点进行定位；形成所述水平数字坐标轴和所述垂直数字坐标轴的所述多晶硅图案由多个多晶硅条形组成，各多晶硅条形沿着短边方向呈直线排列，每一个所述多晶硅条形都标记一个坐标位置，各所述多晶硅条形的短边宽度都相等、每两个相邻的所述多晶硅条形间的间距相等，各所述多晶硅条形的长边长度分为第一尺寸和第二尺寸且第一尺寸大于第二尺寸，在每两个所述第一尺寸的多晶硅条形间排列着数量相同多个所述第二尺寸的多晶硅条形，每两个所述第一尺寸的多晶硅条形间的间距比每两个相邻的所述多晶硅条形间的间距大一个数量级；在各所述第一尺寸的多晶硅条形的一侧形成有多晶硅数字标示图案，所述多晶硅数字标示图案标示对应的所述第一尺寸的多晶硅条形的位置坐标，通过所述多晶硅数字标示图案、各所述多晶硅条形形成所述水平数字坐标轴和所述垂直数字坐标轴的坐标刻度；
步骤二、对所述测试结构进行微光显微镜测试；当所述栅氧化膜中存在电压击穿点时，所述微光显微镜会在所述电压击穿点处测试到发光点，通过所述数字坐标轴记录所述发光点位置；
步骤三、按照所记录的所述发光点位置进行聚焦粒子束电子显微镜测试。
5.如权利要求4所述栅氧化膜可靠性测试方法，其特征在于：各所述多晶硅条形的短边宽度都为2.5微米、每两个相邻的所述多晶硅条形间的间距都为5微米，所述第一尺寸的值为10微米、所述第二尺寸的值为7微米，每两个所述第一尺寸的多晶硅条形间排列着19个所述第二尺寸的多晶硅条形、每两个所述第一尺寸的多晶硅条形的间距为100微米，各多晶硅数字标示图案为0或100的倍数。
6.如权利要求4所述栅氧化膜可靠性测试方法，其特征在于：所述测试结构和所述数字坐标轴制作在同一层光罩中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010511194 CN102456666B (zh) | 2010-10-19 | 2010-10-19 | 数字坐标轴及栅氧化膜可靠性测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010511194 CN102456666B (zh) | 2010-10-19 | 2010-10-19 | 数字坐标轴及栅氧化膜可靠性测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102456666A CN102456666A (zh) | 2012-05-16 |
| CN102456666B true CN102456666B (zh) | 2013-12-18 |
Family
ID=46039657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010511194 Active CN102456666B (zh) | 2010-10-19 | 2010-10-19 | 数字坐标轴及栅氧化膜可靠性测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102456666B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779326B (zh) * | 2012-10-18 | 2016-09-21 | 中芯国际集成电路制造(上海)有限公司 | Goi测试电路结构 |
| CN103811466B (zh) * | 2012-11-07 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Goi_tddb测试电路结构 |
| CN104793129B (zh) * | 2015-05-04 | 2018-01-30 | 上海坤锐电子科技有限公司 | 利用emmi检测芯片静态漏电的辅助电路的设计方法 |
| CN108398383A (zh) * | 2018-03-23 | 2018-08-14 | 苏州原位芯片科技有限责任公司 | 观测薄膜窗口 |
| CN114325289B (zh) * | 2022-03-10 | 2022-06-17 | 合肥晶合集成电路股份有限公司 | 一种goi测试电路结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1953172A (zh) * | 2005-10-20 | 2007-04-25 | 上海华虹Nec电子有限公司 | 一种数字晶体管栅介质层工艺可靠性鉴定的测试结构 |
| CN101123245A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | Mos电容测试结构及失效点定位方法 |
| CN101281898A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层完整性的测试结构、其形成方法及其测试方法 |
| CN101807535A (zh) * | 2009-02-12 | 2010-08-18 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法及所用测试结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080286888A1 (en) * | 2007-05-18 | 2008-11-20 | International Business Machines Corporation | Test structures and methodology for detecting hot defects |
-
2010
- 2010-10-19 CN CN 201010511194 patent/CN102456666B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1953172A (zh) * | 2005-10-20 | 2007-04-25 | 上海华虹Nec电子有限公司 | 一种数字晶体管栅介质层工艺可靠性鉴定的测试结构 |
| CN101123245A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | Mos电容测试结构及失效点定位方法 |
| CN101281898A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层完整性的测试结构、其形成方法及其测试方法 |
| CN101807535A (zh) * | 2009-02-12 | 2010-08-18 | 中芯国际集成电路制造(上海)有限公司 | 栅氧化层失效分析方法及所用测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102456666A (zh) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102456666B (zh) | 数字坐标轴及栅氧化膜可靠性测试方法 | |
| CN103913358B (zh) | Tem样品的制备方法和失效分析方法 | |
| CN103926264B (zh) | 栅氧化层失效点的定位方法 | |
| CN102466778B (zh) | 用于功率金属氧化物晶体管芯片的缺陷失效定位方法 | |
| CN103808540B (zh) | 透射电子显微镜样品的制作方法 | |
| CN110783214B (zh) | 晶片级测试方法及其测试结构 | |
| JP2016503890A (ja) | 荷電粒子ビームを用いた傾斜ミリングまたは視射角ミリング操作用の基準マーク設計 | |
| US20160148781A1 (en) | Charged particle beam apparatus and inspection method using the same | |
| JP3755228B2 (ja) | 荷電粒子線露光装置 | |
| CN109920742B (zh) | 一种半导体器件失效检测方法 | |
| CN103760177A (zh) | 一种基于三维tem样品进行缺陷分析的方法 | |
| CN109946586B (zh) | 芯片电连接缺陷的检测方法 | |
| CN103871922A (zh) | 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 | |
| CN103456654B (zh) | 测量方法 | |
| Vianello et al. | Optimization of double-side 3D detector technology for first productions at FBK | |
| CN102339815A (zh) | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 | |
| CN106373905A (zh) | 一种栅氧化层漏电点的定位方法 | |
| CN103943527B (zh) | 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法 | |
| Lorusso et al. | Electron beam metrology for advanced technology nodes | |
| CN112868082B (zh) | 图像形成方法以及图像形成系统 | |
| CN106353353A (zh) | 超级结沟槽底部定点分析方法 | |
| US11852674B2 (en) | Method for locating open circuit failure point of test structure | |
| CN105628460A (zh) | 透射电镜样品的形成方法 | |
| CN114695317A (zh) | 一种浮置源极接触刻蚀工艺的测试结构以及监控方法 | |
| CN113871311A (zh) | 第一层金属与其下层栅极物理短接缺陷的检测方法及结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131225 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131225 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |