CN103871922A - 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 - Google Patents

采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 Download PDF

Info

Publication number
CN103871922A
CN103871922A CN201410059975.1A CN201410059975A CN103871922A CN 103871922 A CN103871922 A CN 103871922A CN 201410059975 A CN201410059975 A CN 201410059975A CN 103871922 A CN103871922 A CN 103871922A
Authority
CN
China
Prior art keywords
voltage contrast
contrast test
test structure
etching
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410059975.1A
Other languages
English (en)
Inventor
范荣伟
王恺
龙吟
倪棋梁
陈宏璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410059975.1A priority Critical patent/CN103871922A/zh
Publication of CN103871922A publication Critical patent/CN103871922A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法，涉及集成电路制造工艺领域。该方法为：建立电压衬度测试结构；将所述电压衬度测试结构放置于监控产品测试位置，在所述电压衬度测试结构的表面沉积掩模层，根据前段工艺进行流片；采用刻蚀工艺对所述电压衬度测试结构进行刻蚀；采用所述电子束检测仪对刻蚀后的所述电压衬度测试结构进行检测，判断所述电压衬度测试结构与底部的有源区是否短路，若是则存在刻蚀残留缺陷，若否则所述电压衬度测试结构不存在刻蚀残留缺陷。采用该方法能够及时发现在线缺陷，为研发阶段良率提升提供数据参考，缩短研发周期；为产品提供监控手段，缩短影响区间，为产品良率提供保障。

Description

采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法
技术领域
本发明涉及集成电路制造工艺领域，尤其涉及多晶硅刻蚀缺陷的检测。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，能够在线及时检测到极限尺寸的缺陷对良率提升至关重要，为此半导体制造采用多种检测方法，例如：暗场扫描、亮场扫描和电子束（E-beam）扫描等。然而并非所有缺陷均能被检测到，例如处于极限尺寸的多晶硅栅极刻蚀残留缺陷A就不容易被检测出来，如图1a和图1b所示。
其原因在于，该类缺陷的尺寸与厚度超出了光学检测的能力范围，且没有电压衬度的差异，其与背景的二次电子信号差异非常弱，很难被电子束检测仪检测到。但对于产品的良率而言，此种缺陷为绝对的杀手缺陷之一。目前针对此种缺陷，通常需要在工艺结束后的电性测试才能有所反应，但这大大增加了在线分析的难度。如图1a为工艺结束后的电性测试失效的分布图，图1b为造成电性失效的典型的多晶硅刻蚀残留缺陷图。
中国专利（CN103346076A）公开了改善栅氧有源区缺陷的方法,该在衬底上生长栅氧化层；在栅氧化层上淀积多晶硅层；进行N型多晶硅栅预掺杂；在多晶硅层上形成包括PEOX层和O3TEOS层的叠层的多晶硅栅掩模层；在多晶硅栅掩模层上形成抗反射层；在抗反射层上形成光刻胶，并利用光刻胶刻蚀多晶硅层以形成多晶硅栅。
该专利供了一种能够在多晶硅栅结构的制作过程中防止有源区产生缺陷的改善栅氧有源区缺陷的方法。但并没有解决处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题。
中国专利（CN102420116B）公开了消除栅极凹形缺陷的方法，其中，在基底上自下而上依次生成第一氧化层、多晶硅层、第二氧化层、氮化硅层、无定形碳层；刻蚀氮化硅层及无定形碳层形成由氮化硅及无定形碳构成的掩膜，以掩膜作为硬掩模对多晶硅层、第二氧化层进行刻蚀，形成栅极及位于栅极之上的部分第二氧化层；之后在栅极的两侧生长侧壁氧化层；清除基底表面的第一氧化层并仅保留位于栅极下方的栅氧化物层；在基底上生长一层硅层；去除氮化硅层。
该专利解决了现有技术中半导体器件中存在凹形缺陷导致器件性能下降的问题，通过在多晶硅层以及多晶硅下的基底增加保护层实现避免栅极凹形缺陷。但并没有解决处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题。
发明内容
本发明为解决目前处于极限尺寸的多晶硅栅极刻蚀残留缺陷不容易被检测出来的问题，从而提供采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法的技术方案。
发明所述采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法，包括下述步骤：
步骤1.建立电压衬度测试结构；
步骤2.将所述电压衬度测试结构放置于电子束检测仪的监控产品测试位置，在所述电压衬度测试结构的表面沉积掩模层，根据前段工艺进行流片；
步骤3.采用刻蚀工艺对所述电压衬度测试结构进行刻蚀；
步骤4.采用所述电子束检测仪对刻蚀后的所述电压衬度测试结构进行检测，判断所述电压衬度测试结构与底部的有源区是否短路，若是则存在刻蚀残留缺陷，若否则所述电压衬度测试结构不存在刻蚀残留缺陷。
优选的，步骤1所述电压衬度测试结构包括：有源区、多晶硅和栅氧化层，所述有源区上等间距的设有多条所述栅氧化层，每条所述栅氧化层上设有多晶硅，所述多晶硅宽度小于栅氧化层的宽度。
优选的，所述多晶硅线间距离与监控产品的多晶硅的线间距离相同，所述有源区结构与所述监控产品的有源区结构相同，所述栅氧化层的结构与所述监控产品的栅氧化层结构相同。
优选的，步骤2所述测试位置为切割道的位置。
优选的，步骤2所述掩模层沉积于所述电容测试结构的所述有源区、所述多晶硅和所述栅氧化层表面。
本发明的有益效果：
本发明通过建立电压衬度测试结构，采用电子束检测仪对该结构和待检测多晶硅栅极进行检测，由于此类缺陷对特殊结构敏感，电子束检测仪对材质表面结构的敏感度很高，同时待检测多晶硅栅极中的多晶硅结构有所差异，连接电压衬度测试结构的多晶硅在正电势条件下，将更难以达到表面电势平衡，从而在扫描条件下会产生与常规多晶硅的影像差异，存在桥连。采用该方法能够及时发现在线缺陷，为研发阶段良率提升提供数据参考，缩短研发周期；为产品提供监控手段，缩短影响区间，为产品良率提供保障。
附图说明
图1a为工艺结束后的电性测试失效分布图；
图1b为造成电性失效的典型的多晶硅刻蚀残留缺陷图；
图2为本发明所述采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法流程图；
图3a为电压衬度测试结构俯视示意图；
图3b为图3a的剖面示意图；
图4a为刻蚀残留缺陷导致的多晶硅漏电俯视示意图；
图4b为图4a的剖面示意图；
附图中：1.多晶硅；2.有源区；3.栅氧化层；4.多晶硅与有源区短路；A.刻蚀残留缺陷。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图2所示，本发明提供采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法，包括下述步骤：
以55纳米逻辑产品建立电压衬度测试结构为例：
步骤1.根据待检测多晶硅1栅极表面材质结构的敏感特性建立电压衬度测试结构（如图3a和图3b所示）；
步骤2.将电压衬度测试结构放置于电子束检测仪的监控产品测试位置，在电压衬度测试结构的表面沉积掩模层，根据前段工艺进行流片；
步骤3.采用刻蚀工艺对电压衬度测试结构进行刻蚀；
步骤4.采用电子束检测仪对刻蚀后的电压衬度测试结构进行检测，判断电压衬度测试结构的多晶硅1与有源区2是否短路4，若是（如图4a和图4b所示）则多晶硅1将与底部的有源区2产生短路，从而改变多晶硅1在电子束缺陷扫描仪下的影像结果，如图4a和图4b所示，存在刻蚀残留缺陷；若否则电压衬度测试结构不存在刻蚀残留缺陷。
本实施例中采用的电子束检测仪参数调节关键在于调整电子束作用于电压衬度测试结构表面的时间，其中一种实现方法如下：着陆电压能量：1000eV，电流：10nA，像素尺寸：60nm。
本发明的原理为，利用此类缺陷对特殊结构敏感的特性，以及电子束检测仪对表面材质结构敏感的特性，建立电压衬度测试结构，通过电子束检测仪进行检查。此类缺陷对特殊结构敏感，即此类缺陷在某种特定位置更容易产生，由于此位置为窄的有源区与多晶硅形成的沟槽的结合处，而且多晶硅沟槽在此位置最小，此种结构由于有源区与隔离层之间的高低差较其他位置更大，从而导致后续的抗反射层的厚度更大，最终更容易产生刻蚀的缺陷。该方法能够及时有效地检测在线产品的缺陷问题，减少产品影响。
在优选的实施例中，如图3a和图3b所示，步骤1电压衬度测试结构包括：有源区2、多晶硅1和栅氧化层3，有源区2上等间距的设有多条栅氧化层3，每条栅氧化层3上设有多晶硅1，多晶硅1宽度小于栅氧化层3的宽度。
在优选的实施例中，多晶硅1线间距离与监控产品的多晶硅1的线间距离相同，有源区2结构与监控产品的有源区2结构相同，栅氧化层3的结构与监控产品的栅氧化层3结构相同。
在优选的实施例中，步骤2测试位置为不影响正常功能的空闲区，如切割道的位置。
在优选的实施例中，步骤2掩模层沉积于电容测试结构的有源区2、多晶硅1、栅氧化层3和P阱区离子注入区表面。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (5)

1.采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，包括下述步骤：
步骤1.建立电压衬度测试结构；
步骤2.将所述电压衬度测试结构放置于电子束检测仪的监控产品测试位置，在所述电压衬度测试结构的表面沉积掩模层，根据前段工艺进行流片；
步骤3.采用刻蚀工艺对所述电压衬度测试结构进行刻蚀；
步骤4.采用所述电子束检测仪对刻蚀后的所述电压衬度测试结构进行检测，判断所述电压衬度测试结构与底部的有源区是否短路，若是则存在刻蚀残留缺陷，若否则所述电压衬度测试结构不存在刻蚀残留缺陷。
2.如权利要求1所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，步骤1所述电压衬度测试结构包括：有源区、多晶硅和栅氧化层，所述有源区上等间距的设有多条所述栅氧化层，每条所述栅氧化层上设有多晶硅，所述多晶硅宽度小于栅氧化层的宽度。
3.如权利要求2所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，所述多晶硅线间距离与监控产品的多晶硅的线间距离相同，所述有源区结构与所述监控产品的有源区结构相同，所述栅氧化层的结构与所述监控产品的栅氧化层结构相同。
4.如权利要求1所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，步骤2所述测试位置为切割道的位置。
5.如权利要求1所述采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法，其特征在于，步骤2所述掩模层沉积于所述电容测试结构的所述有源区、所述多晶硅和所述栅氧化层表面。
CN201410059975.1A 2014-02-21 2014-02-21 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法 Pending CN103871922A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410059975.1A CN103871922A (zh) 2014-02-21 2014-02-21 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410059975.1A CN103871922A (zh) 2014-02-21 2014-02-21 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法

Publications (1)

Publication Number Publication Date
CN103871922A true CN103871922A (zh) 2014-06-18

Family

ID=50910329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410059975.1A Pending CN103871922A (zh) 2014-02-21 2014-02-21 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法

Country Status (1)

Country Link
CN (1) CN103871922A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076268A (zh) * 2014-07-11 2014-10-01 上海华力微电子有限公司 测试结构的断路定位方法
CN104217974A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN104733343A (zh) * 2015-03-30 2015-06-24 上海华力微电子有限公司 栅氧层缺陷检测方法及器件漏电检测方法
CN106098583A (zh) * 2016-08-19 2016-11-09 上海华力微电子有限公司 针对多晶硅氧化物栅极缺失的电子束扫描检测方法
CN104217974B (zh) * 2014-09-02 2017-01-04 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN106449456A (zh) * 2016-10-24 2017-02-22 上海华力微电子有限公司 一种检测多晶硅栅极刻蚀能力的方法
CN107991599A (zh) * 2017-11-24 2018-05-04 长江存储科技有限责任公司 一种用于叉指状栅goi结构漏电点精确定位的方法
CN109243991A (zh) * 2017-07-10 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种金属电化学反应的测试结构及测试方法、电子装置
CN112117207A (zh) * 2020-09-25 2020-12-22 上海华力微电子有限公司 晶圆缺陷的监控方法
CN113192931A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 残留多晶硅监测结构、结构版图、方法及半导体器件
CN114252680A (zh) * 2021-12-16 2022-03-29 上海华虹宏力半导体制造有限公司 检测源漏间漏电的电压衬度方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239777A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 晶片检测方法
CN101025427A (zh) * 2006-02-17 2007-08-29 台湾积体电路制造股份有限公司 集成电路及金属氧化物半导体元件中判断漏电流的方法
CN101877326A (zh) * 2009-04-30 2010-11-03 台湾积体电路制造股份有限公司 集成电路的制造方法
CN102193062A (zh) * 2010-03-19 2011-09-21 中芯国际集成电路制造(上海)有限公司 Pmos器件源漏泄漏缺陷的检测方法
CN103346076A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 改善栅氧有源区缺陷的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239777A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 晶片检测方法
CN101025427A (zh) * 2006-02-17 2007-08-29 台湾积体电路制造股份有限公司 集成电路及金属氧化物半导体元件中判断漏电流的方法
CN101877326A (zh) * 2009-04-30 2010-11-03 台湾积体电路制造股份有限公司 集成电路的制造方法
CN102193062A (zh) * 2010-03-19 2011-09-21 中芯国际集成电路制造(上海)有限公司 Pmos器件源漏泄漏缺陷的检测方法
CN103346076A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 改善栅氧有源区缺陷的方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076268B (zh) * 2014-07-11 2016-08-17 上海华力微电子有限公司 测试结构的断路定位方法
CN104076268A (zh) * 2014-07-11 2014-10-01 上海华力微电子有限公司 测试结构的断路定位方法
CN104217974B (zh) * 2014-09-02 2017-01-04 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN104217974A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN104733343A (zh) * 2015-03-30 2015-06-24 上海华力微电子有限公司 栅氧层缺陷检测方法及器件漏电检测方法
CN106098583B (zh) * 2016-08-19 2018-09-18 上海华力微电子有限公司 针对多晶硅氧化物栅极缺失的电子束扫描检测方法
CN106098583A (zh) * 2016-08-19 2016-11-09 上海华力微电子有限公司 针对多晶硅氧化物栅极缺失的电子束扫描检测方法
CN106449456A (zh) * 2016-10-24 2017-02-22 上海华力微电子有限公司 一种检测多晶硅栅极刻蚀能力的方法
CN109243991A (zh) * 2017-07-10 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种金属电化学反应的测试结构及测试方法、电子装置
CN109243991B (zh) * 2017-07-10 2020-12-15 中芯国际集成电路制造(上海)有限公司 一种金属电化学反应的测试结构及测试方法、电子装置
CN107991599A (zh) * 2017-11-24 2018-05-04 长江存储科技有限责任公司 一种用于叉指状栅goi结构漏电点精确定位的方法
CN112117207A (zh) * 2020-09-25 2020-12-22 上海华力微电子有限公司 晶圆缺陷的监控方法
CN113192931A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 残留多晶硅监测结构、结构版图、方法及半导体器件
CN113192931B (zh) * 2021-04-27 2024-04-16 上海华虹宏力半导体制造有限公司 残留多晶硅监测结构、结构版图、方法及半导体器件
CN114252680A (zh) * 2021-12-16 2022-03-29 上海华虹宏力半导体制造有限公司 检测源漏间漏电的电压衬度方法
CN114252680B (zh) * 2021-12-16 2023-10-20 上海华虹宏力半导体制造有限公司 检测源漏间漏电的电压衬度方法

Similar Documents

Publication Publication Date Title
CN103871922A (zh) 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
JP5837012B2 (ja) モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム
JP5407019B2 (ja) プラズマモニタリング方法
CN102832152B (zh) 一种在线检测接触孔的方法
JP2005340632A (ja) プラズマ処理装置およびプラズマ処理方法
CN204155929U (zh) 等离子体引入损伤的测试结构
CN103943527B (zh) 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
CN107316823A (zh) 一种离子注入层图形套准偏差的检测方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN102509767A (zh) 一种正八边形霍尔盘结构的cmos传感器及其制作方法
US7858425B2 (en) Monolithic nuclear event detector and method of manufacture
CN103943608B (zh) 一种检测多晶硅残留的测试结构
CN102544185A (zh) 一种光点位置检测传感器
CN103887195B (zh) 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法
CN104217973B (zh) 检测多晶硅栅极氧化层缺失的方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
CN103887196A (zh) 采用小窗口图形测试结构检测多晶硅底部桥连缺陷的方法
CN103400824B (zh) 检测件和晶圆
CN103824802B (zh) 半导体结构的形成方法
CN101996909B (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN103762264A (zh) GaN基UV探测传感器
US20180277453A1 (en) Semiconductor device and method for manufacturing the same
CN203800065U (zh) GaN基UV探测传感器
CN103377939B (zh) 沟槽式功率半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618

RJ01 Rejection of invention patent application after publication