CN103377939B - 沟槽式功率半导体结构的制造方法 - Google Patents

Abstract

本发明提供一种沟槽式功率半导体结构的制造方法。所述方法包括下列步骤：提供基板并形成第一磊晶层于基板上；形成介电层在第一磊晶层上；形成遮蔽层于介电层上，并移除部分遮蔽层与介电层，以形成遮蔽结构与介电结构在第一磊晶层上，其中遮蔽结构堆栈在介电结构上；以选择性磊晶成长技术，形成第二磊晶层覆盖在裸露的第一磊晶层上，并环绕介电结构与遮蔽结构；移除遮蔽结构以形成沟槽在介电结构上方；形成栅极氧化层在沟槽的内侧表面，形成导电结构在沟槽内；上述第二磊晶层内具有以磊晶成长或是离子植入方式形成的本体区与源极区。本发明制造过程简单，可以准确地控制栅极沟槽底部的氧化层厚度，并且降低栅极电荷，以达到降低切换损失的效果。

Description

沟槽式功率半导体结构的制造方法

技术领域

本发明涉及一种功率半导体结构的制造方法，特别涉及一种沟槽式功率半导体结构的制造方法。

背景技术

在半导体元件的应用领域中，随着电路应用的高频化，更注重的是切换速度的改善，借此，可以降低切换损失，进一步地提升效率。为了有效降低切换损失，公知方法之一，即在沟槽式半导体元件的栅极沟槽底部形成厚氧化层(bottomoxide)，获得较低的栅极-漏极电容(Cgd)，以降低栅极电荷。但传统的制作方法不是制造过程复杂，就是栅极沟槽底部的厚氧化层的厚度不易控制。

图1A至图1B为传统的沟槽式半导体结构的制作方法。首先，如图1A中所示，在一N型重掺杂的基板100上成长一N型轻掺杂的磊晶层110，接下来，形成多个栅极沟槽120在磊晶层110内。然后，沉积氧化层在栅极沟槽120与磊晶层110的表面，并以回蚀(etchback)的方式，将位于栅极沟槽120内的部分氧化层与磊晶层110表面的氧化层移除，以形成一底部氧化层130在栅极沟槽120的底部。

接下来，如图1B中所示，形成一栅极氧化层140在栅极沟槽120的内侧表面与磊晶层110表面。接着，形成一多晶硅栅极150在栅极沟槽120内。然后，形成一P型的本体区160在磊晶层110内，随即，形成一N型重掺杂的源极区170在磊晶层110的上部分。

上述传统的沟槽式半导体结构的制作方法，在制造底部氧化层130的步骤中，必须施以氧化层回蚀的步骤，将多余的氧化层移除，以获得欲留下厚度的氧化层。在此蚀刻步骤中，因为蚀刻速度不易控制，所以常会有过度蚀刻或蚀刻不足的现象，导致底部氧化层130的厚度不易控制的问题，且在蚀刻步骤中，亦会造成氧化层的破坏与蚀刻厚度不均匀的问题，以上问题，均会造成非预期的栅极-漏极电容值产生，例如厚度太薄会造成电容值无法降低，导致无法达到降低切换损失的预期。而厚度太厚，则会造成导通阻值上升，甚至通道无法导通而失效。

发明内容

有鉴于此，本发明的目的是提出一种沟槽式功率半导体结构的制造方法，其制造过程简单，并且可以准确地控制栅极沟槽底部的氧化层厚度，避免在制造氧化层的蚀刻步骤中，造成过度蚀刻或蚀刻不足、氧化层被破坏或氧化层厚度不均匀的种种问题，如此，可以制作出预期的栅极-漏极电容值，并降低栅极电荷，达到降低切换损失的效果。

为达到上述目的，本发明提供一种沟槽式功率半导体结构的制造方法。首先，提供一基板，随后，形成一第一磊晶层在基板上。接下来，形成一介电层在第一磊晶层上。随后，形成一遮蔽层在介电层上，接下来，移除部分该遮蔽层与该介电层，以形成一遮蔽结构与一介电结构在第一磊晶层上，并且，遮蔽结构堆栈在介电结构上。接下来，以选择性磊晶成长技术，形成一第二磊晶层覆盖在裸露的第一磊晶层上，并且环绕介电结构与遮蔽结构。接下来，移除遮蔽结构，以形成一沟槽在该介电结构上方。最后，形成一栅极氧化层在该沟槽的内侧表面，以及形成一导电结构在沟槽内。上述第二磊晶层内，具有一本体区与一源极区。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述遮蔽层与介电层为不同的材料。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述移除部分该遮蔽层与该介电层的步骤，是以同一道光罩完成，且该遮蔽结构与该介电结构的宽度相同。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述移除部分该遮蔽层与该介电层的步骤，是以蚀刻方式先移除部分该遮蔽层，以形成该遮蔽结构，再以该遮蔽结构为蚀刻屏蔽，蚀刻部分该介电层，以形成该介电结构。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述移除该遮蔽结构的步骤，以选择性蚀刻方式移除该遮蔽结构。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述遮蔽层包括一蚀刻终止层与一覆盖层。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述覆盖层与该介电层为氧化物，该蚀刻终止层为氮化硅。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述本体区与源极区的形成步骤，是在栅极氧化层的形成步骤后。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述本体区或源极区系以离子植入的方式形成在第二磊晶层内。

依据本发明的其中一实施例的沟槽式功率半导体结构的制造方法，所述本体区或源极区是以磊晶成长的方式形成在第二磊晶层内。

本发明制造过程简单，并且可以准确地控制栅极沟槽底部的氧化层厚度，并降低栅极电荷，以达到降低切换损失的效果。

以上的概述与接下来的详细说明都是示范性质的说明，是为了进一步说明本发明的保护范围。而有关本发明的其他目的与优点，将在后续的说明与附图中加以阐述。

附图说明

图1A至图1B为传统的沟槽式半导体结构的制作方法；

图2A至图2E为本发明沟槽式功率半导体结构的制造方法的实施例一；

图3A至图3C为本发明沟槽式功率半导体结构的制造方法的实施例二；

图4A至图4B为本发明沟槽式功率半导体结构的制造方法的实施例三；

图5为本发明沟槽式功率半导体结构的制造方法的实施例四。

【主要元件附图标记说明】

基板100、200、300

磊晶层110

栅极沟槽120

底部氧化层130

栅极氧化层140

多晶硅栅极150

本体区160

源极区170

第一磊晶层210、310

沟槽220、420

介电层230、330

介电结构230’、330’

栅极氧化层232、432

导电结构250

本体区260、460、560

源极区270、470、570

遮蔽层280

遮蔽结构280’

第二磊晶层290、390

覆盖层331

覆盖结构331’

蚀刻终止层381

蚀刻终止结构381’

第三磊晶层590

具体实施方式

本发明沟槽式功率半导体结构的制造方法的主要技术特征为通过先形成一预定厚度的介电层在第一磊晶层上，因为介电层成长速度易于掌控，因此，介电层的厚度可以准确的形成在第一磊晶层上，当获得预定厚度的介电层后，再形成一遮蔽层在介电层上。因此，在本发明中，能避免蚀刻介电层的步骤，可获得准确与均匀的介电层厚度在栅极沟槽的底部，并避免蚀刻步骤造成的介电层破坏。

实施例一

图2A至图2E为本发明沟槽式功率半导体结构的制造方法的实施例一。首先，如图2A所示，提供一N型重掺杂的基板200，并在基板200上形成一N型轻掺杂的第一磊晶层210。本实施例以N型掺杂为例，但本发明并不限于此，P型掺杂也可为本发明的实施方式。接下来，利用沉积方式，形成一介电层230在第一磊晶层210上，然后，形成一遮蔽层280在介电层230上。上述介电层230的形成方式，也可利用气体与第一磊晶层210反应，以形成介电层230在第一磊晶层210上。所述的遮蔽层280为与介电层230不同的物质，例如，当介电层230为氧化硅时，遮蔽层280可选择氮化硅。如此，在后续形成沟槽于介电结构(氧化硅)上方的步骤时，可利用选择性蚀刻的方式，仅把介电结构上方的遮蔽结构(氮化硅)移除，以保持介电结构的厚度。

接下来，如图2B所示，形成光阻层在蚀刻遮蔽层280上，并定义出后续步骤中沟槽的宽度与位置所需要的图案层后，利用图案层当蚀刻屏蔽，蚀刻遮蔽层280与介电层230，以形成一遮蔽结构280’与一介电结构230’在第一磊晶层210上，且遮蔽结构280’堆栈在介电结构230’上。所述遮蔽结构280’的宽度与所述介电结构230’的宽度大致相同，但本实施例并不以此为限。

随后，如图2C所示，以选择性磊晶成长技术，形成一第二磊晶层290在第一磊晶层210上，且第二磊晶层290仅成长覆盖在裸露的第一磊晶层210，并环绕着介电结构230’与遮蔽结构280’。其中，第二磊晶层290的厚度必须大于介电结构230’的厚度，以利于后续工艺中，形成沟槽在介电结构230’上。在此实施例中，第二磊晶层290与第一磊晶层210为同一物质，且拥有同一导电型的掺杂物。但本发明不限于此，第二磊晶层290也可为与第一磊晶层210不同物质，或为不同导电型的掺杂物。

接下来，如图2D所示，移除遮蔽结构280’，以形成一沟槽220在介电结构230’上方。因为遮蔽结构280’与介电结构230’为不同的物质，因此可以利用选择性蚀刻的方式，仅将遮蔽结构280’移除，如此，以维持介电结构230’预定的厚度，也不会对介电结构230’造成破坏。接下来，形成一栅极氧化层232在沟槽220的内侧表面与第二磊晶层290裸露的上表面。接着，形成一导电结构250在沟槽220内。随后，如图2E所示，以离子植入的方式形成一本体区260在第二磊晶层290内，然后，以离子植入的方式形成一源极区270在本体区260的上部分。

实施例二

图3A至图3C为本发明沟槽式功率半导体结构的制造方法的实施例二。不同于上述本发明的实施例一，在介电层230上仅形成层遮蔽层280，以形成双层的堆栈结构(遮蔽结构280’与介电结构230’)在第一磊晶层210上。本实施例可形成多层堆栈结构在第一磊晶层上，如图3A所示，在一N型重掺杂的基板300上，先形成一N型轻掺杂的第一磊晶层310，接下来，形成一介电层330在第一磊晶层310上，随后，形成一蚀刻终止层381在介电层330上，然后形成一覆盖层331在蚀刻终止层381上，蚀刻终止层381与覆盖层331可作为实施例一中的遮蔽层280。

所述介电层330与覆盖层331为氧化物，蚀刻终止层381为氮化硅，如此，可为后续蚀刻终止层381与覆盖层331移除时，选择性蚀刻之用。但本发明并不限于上述的材料，只要蚀刻终止层381的物质选择，与介电层330和覆盖层331的材料相异即可。

接下来，如图3B所示，形成感光材料在覆盖层331上，并施以微影工艺，定义覆盖层331的宽度(即后续沟槽的宽度)后，以选择性非等向蚀刻的方式蚀刻覆盖层331，形成一覆盖结构331’。随后，以覆盖结构331’当成蚀刻屏蔽，并以选择性非等向蚀刻的方式，依序蚀刻终止层381与介电层330，以形成一蚀刻终止结构381’与一介电结构330’堆栈在第一磊晶层310上。

接下来，如图3C所示，以选择性磊晶成长技术，形成一第二磊晶层390在第一磊晶层310上，随后，依序将覆盖结构331’与蚀刻终止结构381’移除。本实施例的后续步骤与实施例一大致相同，在此不予赘述。

实施例三

图4A至图4B为本发明沟槽式功率半导体结构的制造方法的实施例三。不同于上述实施例一，形成源极区270在本体区260的步骤，是在栅极氧化层232形成之后，本实施例完成在栅极氧化层形成之前。如图4A所示，紧接实施例一的图2C中，第二磊晶层290完成后，以离子植入的方式，形成一本体区460于第二磊晶层290内，接下来，形成一源极区470在本体区460的上部分。

接下来，如图4B所示，移除遮蔽结构280’，并形成一沟槽420在介电结构230’上方。随后，形成一栅极氧化层432在沟槽420内侧表面与第二磊晶层290上方。本实施例的后续步骤与实施例一大致相同，在此不予赘述。

实施例四

图5为本发明沟槽式功率半导体结构的制造方法的实施例四。不同于上述实施例一，本体区260与源极区270以离子植入的方式形成，本实施例的本体区560与源极区570是以磊晶的方式形成。如图5所示，紧接实施例一的图2B中，遮蔽结构280’与介电结构230’完成后，以选择性磊晶成长技术，先形成一N型第三磊晶层590在第一磊晶层210上，然后，以选择性磊晶成长技术，形成第二磊晶层在第三磊晶层590上，其中，第二磊晶层包括P型的一本体区560与N型的一源极区570。上述源极区570的形成，可以离子植入的方式，形成在本体区560的上部分，也可以磊晶成长方式，形成在本体区560之上。此外，上述第三磊晶层590的厚度必须大于介电结构230’的厚度。

本发明沟槽式功率半导体结构的制造方法制造出的半导体结构的介电层厚度可以准确地形成在第一磊晶层上，当获得预定厚度的介电层后，再形成一遮蔽层在介电层上。因此，在本发明中，能避免蚀刻介电层的步骤，可获得准确与均匀的介电层厚度在栅极沟槽的底部，并避免过度蚀刻或蚀刻不足、氧化层被破坏或氧化层厚度不均匀等种种问题，因此，可以制作出预期的栅极-漏极电容值，并降低栅极电荷，达到降低切换损失的效果。

但是以上所述，仅为本发明的较佳实施例，不能以此限定本发明的范围，即凡依本发明权利要求及说明书内容所作的简单的等效变化与修改，皆仍属本发明涵盖的范围。另外本发明的任一实施例或权利要求不须达到本发明所揭示的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文献检索，并非用来限制本发明的保护范围。

Claims (10)

1.一种沟槽式功率半导体结构的制造方法，其特征在于，包括以下步骤：

提供一基板；

形成一第一磊晶层在该基板上；

形成一介电层在该第一磊晶层上；

形成一遮蔽层在该介电层上；

移除部分该遮蔽层与该介电层，以形成一遮蔽结构与一介电结构在该第一磊晶层上，且该遮蔽结构堆栈在该介电结构上；

以选择性磊晶成长技术，形成一第二磊晶层覆盖在裸露的该第一磊晶层，并环绕该介电结构与该遮蔽结构；

移除该遮蔽结构，以形成一沟槽在该介电结构上方；

形成一栅极氧化层在该沟槽的内侧表面；以及

形成一导电结构在该沟槽内；

其中，该第二磊晶层内具有一本体区与一源极区。

2.如权利要求1所述的沟槽式功率半导体结构的制造方法，其特征在于，该遮蔽层与该介电层为不同的材料。

3.如权利要求1所述的沟槽式功率半导体结构的制造方法，其特征在于，所述移除部分该遮蔽层与该介电层的步骤是以同一道光罩完成，且该遮蔽结构与该介电结构的宽度相同。

4.如权利要求3所述的沟槽式功率半导体结构的制造方法，其特征在于，所述移除部分该遮蔽层与该介电层的步骤是以蚀刻方式先移除部分该遮蔽层，以形成该遮蔽结构，再以该遮蔽结构为蚀刻屏蔽，蚀刻部分该介电层，以形成该介电结构。

5.如权利要求4所述的沟槽式功率半导体结构的制造方法，其特征在于，所述移除该遮蔽结构的步骤，是以选择性蚀刻方式移除该遮蔽结构。

6.如权利要求1所述的沟槽式功率半导体结构的制造方法，其特征在于，该遮蔽层包括一蚀刻终止层与一覆盖层。

7.如权利要求6所述的沟槽式功率半导体结构的制造方法，其特征在于，该覆盖层与该介电层为氧化物，该蚀刻终止层为氮化硅。

8.如权利要求1所述的沟槽式功率半导体结构的制造方法，其特征在于，所述该本体区与该源极区的形成步骤，是完成于该栅极氧化层的形成步骤之后。

9.如权利要求1所述的沟槽式功率半导体结构的制造方法，其特征在于，该本体区或该源极区是以离子植入的方式形成在该第二磊晶层内。

10.如权利要求1所述的沟槽式功率半导体结构的制造方法，其特征在于，该本体区或该源极区是以磊晶成长的方式形成在该第二磊晶层内。