CN108054099B - 半导体功率器件的制作方法 - Google Patents
半导体功率器件的制作方法 Download PDFInfo
- Publication number
- CN108054099B CN108054099B CN201711325070.4A CN201711325070A CN108054099B CN 108054099 B CN108054099 B CN 108054099B CN 201711325070 A CN201711325070 A CN 201711325070A CN 108054099 B CN108054099 B CN 108054099B
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- region
- oxide layer
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 130
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000002513 implantation Methods 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 19
- -1 boron ions Chemical class 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本发明提供了一种半导体功率器件的制作方法，所述半导体功率器件的制作方法包括：在N型衬底形成N型外延层，并在所述N型外延层表面依次形成栅氧化层和多晶硅层；对所述多晶硅层进行不完全刻蚀，以在未刻蚀区域保留多晶硅层，并在刻蚀区域形成多晶硅薄层；通过所述多晶硅薄层对所述N型外延层进行P‑注入，来在所述N型外延层表面形成P‑体区；通过所述多晶硅薄层对所述P‑体区进行N+型注入，来在所述P‑体区形成N+源区；对所述多晶硅层进行氧化处理，其中所述多晶硅薄层被完全氧化成氧化层，并通过所述氧化层对所述P‑体区进行P+注入，以在所述N+源区周围形成P+区。
Description
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种半导体功率器件的制作方法。
【背景技术】
垂直双扩散场效应晶体管(VDMOS)是一种常见的半导体功率器件，在平面型VDMOS的制作工艺中，在多晶硅的刻蚀时，经常会遇到离子损伤问题。具体而言，在对多晶硅膜层进行干法刻蚀过程中，可能会存在大量的离子积累在多晶硅膜层里面，随着多晶硅膜层的刻蚀过程的进行，离子越积累越多，最后可能会造成部分区域的栅极氧化层发生击穿现象。并且，上述栅极氧化层的击穿现象，跟多晶硅刻蚀的区域大小有关。
有鉴于此，有必要提供一种半导体功率器件的制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种半导体功率器件的制作方法。
本发明提供的半导体功率器件的制作方法，包括：在N型衬底形成N型外延层，并在所述N型外延层表面依次形成栅氧化层和多晶硅层；对所述多晶硅层进行不完全刻蚀，以在未刻蚀区域保留多晶硅层，并在刻蚀区域形成多晶硅薄层；通过所述多晶硅薄层对所述N型外延层进行P-注入，来在所述N型外延层表面形成P-体区；通过所述多晶硅薄层对所述P-体区进行N+型注入，来在所述P-体区形成N+源区；对所述多晶硅层进行氧化处理，其中所述多晶硅薄层被完全氧化成氧化层，并通过所述氧化层对所述P-体区进行P+注入，以在所述N+源区周围形成P+区。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，所述栅氧化层在900～1100℃的温度条件下对所述N型外延层进行氧化处理得到，且其厚度为0.05～0.20um；所述多晶硅层在500～900℃的温度条件下在所述栅氧化层制作而成，且其厚度为0.3～1.0um。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，所述多晶硅层进行不完全刻蚀的步骤包括：选择性地对预定的刻蚀区域的多晶硅层进行不完全刻蚀处理，其中所述刻蚀区域的多晶硅层保留一部分多晶硅材料而形成多晶硅薄层，其中，所述多晶硅薄层的厚度为0.01～0.10um。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，通过所述多晶硅薄层进行P-注入的离子为硼离子，所述硼离子的注入剂量为1.014～1.015个/cm，且其注入能量为100KEV～300KEV。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，所述硼离子注入到所述N型外延层之后通过驱入处理使得所述硼离子在所述N型外延层进行扩展而形成所述P-体区，其中所述驱入处理的驱动温度为1100～1200℃，而驱入时间为50～200分钟。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，通过所述多晶硅薄层对所述P-体区进行N+型注入的步骤包括：在所述多晶硅薄层表面的预定位置涂覆光刻胶；通过所述多晶硅薄层对所述P-体区进行N+型注入，在所述N+注入过程中，所述多晶硅薄层表面除了被所述光刻胶遮挡的区域以外，所述注入离子直接通过所述多晶硅薄层及其下方的栅氧化层注入到所述P-体区，从而在所述P-体区中未被所述光刻胶遮挡的区域形成N+源区。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，所述N+型注入的注入离子为磷离子，所述磷离子的注入剂量为1.013～1.014个/cm，且其注入能量为100KEV～300KEV。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，所述多晶硅层在经过氧化处理之后其表面形成氧化层，所述多晶硅薄层也被氧化而形成氧化层，其中所述氧化层的厚度为0.02～0.20um；其中，所述P+注入过程直接利用所述多晶硅层侧壁的氧化层做阻挡并直接通过所述P-体区表面的氧化层进行P+离子注入，从而在所述P-体区中所述N+源区的周围形成P+区。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，还包括：将所述栅氧化层和所述氧化层进行刻蚀处理，以在所述P+区表面的形成接触孔，且所述接触孔延伸到所述N+源区表面。
作为在本发明提供的半导体功率器件的制作方法的一种改进，在一种优选实施例中，还包括：在所述氧化层表面以及所述N型衬底背面分别形成正面金属层和背面金属层，其中，所述正面金属层直接利用所述氧化层来作为所述多晶硅层表面的介质层，所述正面金属层通过所述接触孔与所述N+源区和所述P+区相接触。
相较于现有技术，本发明提供的半导体功率器件的制作方法通过工艺流程进行优化，在进行多晶硅层刻蚀的时候，所述多晶硅层不完全刻蚀穿，而是保留少量多晶硅薄层；通过上述多晶硅层的不完全刻蚀处理可以保证，在整个多晶硅层刻蚀过程中，所述多晶硅层没有被彻底分隔开，即是不存在实际上的刻开区和非刻开区，由此避免了因为刻蚀过程中的离子积累、刻开区疏密的因素造成的栅极氧化层损伤的问题。在后续通过氧化工艺，将这部分多晶硅薄层进行氧化形成氧化层，利用多晶硅层侧壁生长出的氧化层，做P+区的注入。并且利用多晶硅层表面以及侧壁生长的氧化层做介质层，可以直接生长金属层。这样就可以进一步简化了工艺，节约了制造成本。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的半导体功率器件的制作方法一种实施例的流程示意图；
图2～图8为图1所示的半导体功率器件的制作方法各个工艺步骤的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术半导体功率器件在多晶硅层离子注入过程中容易发生栅极氧化层击穿的问题，本发明提供一种半导体功率器件的制作方法，其通过工艺流程进行优化，在进行多晶硅层刻蚀的时候，所述多晶硅层不完全刻蚀穿，而是保留少量多晶硅薄层；通过上述多晶硅层的不完全刻蚀处理可以保证，在整个多晶硅层刻蚀过程中，所述多晶硅层没有被彻底分隔开，即是不存在实际上的刻开区和非刻开区，由此避免了因为刻蚀过程中的离子积累、刻开区疏密的因素造成的栅极氧化层损伤的问题。在后续通过氧化工艺，将这部分多晶硅薄层进行氧化形成氧化层，利用多晶硅层侧壁生长出的氧化层，做P+区的注入。并且利用多晶硅层表面以及侧壁生长的氧化层做介质层，可以直接生长金属层。这样就可以进一步简化了工艺，节约了制造成本。
请参阅图1，其为本发明提供的半导体功率器件的制作方法一种实施例的流程示意图。所述半导体功率器件的制作方法可以用于制作如垂直双扩散场效应晶体管(VDMOS)等半导体功率器件，具体地，所述半导体功率器件的制作方法包括以下步骤：
步骤S1，在N型衬底形成N型外延层，并在所述N型外延层表面依次形成栅氧化层和多晶硅层；
具体地，请参阅图2，首先提供一个N型衬底，并通过外延生长工艺在所述N型衬底表面形成N型外延层；接着，在所述N型外延层表面生长出栅氧化层，所述栅氧化层可以在900～1100℃的温度条件下对所述N型外延层进行氧化处理得到，且其厚度可以为0.05～0.20um。在所述栅氧化层形成之后，可以进一步在所述栅氧化层表面生长出多晶硅层，所述多晶硅层可以在500～900℃的温度条件下制作而成，且其厚度可以为0.3～1.0um。
步骤S2，对所述多晶硅层进行不完全刻蚀，以在未刻蚀区域保留多晶硅层，并在刻蚀区域形成多晶硅薄层；
具体地，请参阅图3，在步骤S2中，可以对所述多晶硅层进行选择性地不完全刻蚀处理，即是对预设区域(即刻蚀区域)进行刻蚀，刻蚀要求是不能刻穿所述刻蚀区域的整个多晶硅层，而是保留一部分多晶硅，即形成多晶硅薄层；而在所述预设区域以外的区域(即非刻蚀区域)的多晶硅层不进行刻蚀，即在所述非刻蚀区域仍保留所述多晶硅层。其中，所述多晶硅薄层的厚度可以为0.01～0.10um。
步骤S3，通过所述多晶硅薄层对所述N型外延层进行P-注入，来在所述N型外延层表面形成P-体区；
请参阅图4，在步骤S3中，由于所述刻蚀区域保留的多晶硅薄层的厚度比较小，因此可以直接通过所述多晶硅薄层和所述栅氧化层对所述N型外延层进行P-注入。所述P-注入采用的注入离子可以为硼离子，且所述硼离子的注入剂量可以为1.014～1.015个/cm，注入能量可以为100KEV～300KEV。在所述硼离子注入完成之后，进一步对所述硼离子进行高温驱入处理，以使得所述硼离子在所述N型外延层进行扩展而形成所述P-体区，其中所述驱入处理的驱动温度可以为1100～1200℃，而驱入时间可以为50～200分钟。
步骤S4，通过所述多晶硅薄层对所述P-体区进行N+型注入，来在所述P-体区形成N+源区；
请参阅图5，在步骤S4中，首先在所述多晶硅薄层表面的预定位置涂覆光刻胶，所述预定位置具体可以为不进行N+注入的区域；接着，通过所述多晶硅薄层对所述P-体区进行N+型注入，其中注入离子可以具体为磷离子。所述磷离子的注入剂量可以为1.013～1.014个/cm，注入能量可以为100KEV～300KEV。在所述N+注入过程中，所述多晶硅薄层表面除了被所述光刻胶遮挡的区域以外，所述注入离子直接通过所述多晶硅薄层及其下方的栅氧化层注入到所述P-体区，从而在所述P-体区中未被所述光刻胶遮挡的区域形成N+源区。
步骤S5，对所述多晶硅层进行氧化处理，其中所述多晶硅薄层被完全氧化成氧化层，并通过所述氧化层对所述P-体区进行P+注入，以在所述N+源区周围形成P+区；
具体地，请参阅图6，在所述N+源区形成之后，去除所述多晶硅薄层表面的光刻胶，然后通过氧化工艺对所述多晶硅层进行氧化处理，其中被氧化的多晶硅层包括所述栅氧化层表面在步骤S2中未被刻蚀而保留的多晶硅层以及被不完全刻蚀而形成的所述多晶硅薄层。所述氧化处理使得所述未被刻蚀的多晶硅层的表面和侧壁形成氧化层，且所述多晶硅薄层被完全氧化为氧化层。其中，所述氧化工艺所采用的氧化温度可以具体为800～1200℃，且形成的氧化层的厚度可以为0.02～0.20um。
在所述氧化层形成之后，通过所述氧化层对所述P-体区进行P+注入；在本实施例中，所述P+注入前，不需要在所述氧化层表面来单独生长氮化硅层，而是利用所述多晶硅层侧壁的氧化层做阻挡并直接通过所述P-体区表面的氧化层进行P+区的注入，从而在所述P-体区中所述N+源区的周围形成P+区。
步骤S6，将所述栅氧化层和所述氧化层进行刻蚀处理，以在所述P+区表面的形成接触孔，且所述接触孔延伸到所述N+源区表面；
具体地，请参阅图7，在所述P+区形成之后，在步骤S6中，通过刻蚀工艺对所述P+区表面的栅氧化层和由所述多晶硅薄层氧化而形成的氧化层进行刻蚀处理，从而在所述P+区表面的形成接触孔；并且，在本实施例中，所述接触孔从所述P+区表面还延伸到所述N+源区表面。
步骤S7，在所述氧化层表面以及所述N型衬底背面分别形成正面金属层和背面金属层，其中所述正面金属层通过所述接触孔与所述N+源区和所述P+区相接触。
请参阅图8，由于所述多晶硅层的表面被氧化而形成所述氧化层，因此在本实施例在所述半导体功率器件(比如垂直双扩散场效应晶体管)的正面金属层制作过程中，不需要在所述正面金属层生长之前在所述多晶硅层表面额外地去生长一层介质层，而是直接利用所述氧化层来作为所述多晶硅层表面的介质层。因此，在步骤S7中，所述正面金属层和所述背面金属层可以直接地分别形成在所述氧化层表面和所述N型衬底背面。其中，如图8所示，所述正面金属层通过所述接触孔与所述N+和所述P+区相接触。
相较于现有技术，本发明提供一种半导体功率器件的制作方法，其通过工艺流程进行优化，在进行多晶硅层刻蚀的时候，所述多晶硅层不完全刻蚀穿，而是保留少量多晶硅薄层；通过上述多晶硅层的不完全刻蚀处理可以保证，在整个多晶硅层刻蚀过程中，所述多晶硅层没有被彻底分隔开，即是不存在实际上的刻开区和非刻开区，由此避免了因为刻蚀过程中的离子积累、刻开区疏密的因素造成的栅极氧化层损伤的问题。在后续通过氧化工艺，将这部分多晶硅薄层进行氧化形成氧化层，利用多晶硅层侧壁生长出的氧化层，做P+区的注入。并且利用多晶硅层表面以及侧壁生长的氧化层做介质层，可以直接生长金属层。这样就可以进一步简化了工艺，节约了制造成本。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (7)
1.一种半导体功率器件的制作方法，其特征在于，包括：
在N型衬底形成N型外延层，并在所述N型外延层表面依次形成栅氧化层和多晶硅层；
对所述多晶硅层进行不完全刻蚀，以在未刻蚀区域保留多晶硅层，并在刻蚀区域形成多晶硅薄层；
通过所述多晶硅薄层对所述N型外延层进行P-注入，来在所述N型外延层表面形成P-体区；
通过所述多晶硅薄层对所述P-体区进行N+型注入，来在所述P-体区形成N+源区；
对所述多晶硅层进行氧化处理，其中所述多晶硅薄层被完全氧化成氧化层，并通过所述氧化层对所述P-体区进行P+注入，以在所述N+源区周围形成P+区；
所述多晶硅层进行不完全刻蚀的步骤包括：
选择性地对预定的刻蚀区域的多晶硅层进行不完全刻蚀处理，其中所述刻蚀区域的多晶硅层保留一部分多晶硅材料而形成多晶硅薄层，其中，所述多晶硅薄层的厚度为0.01～0.10µm ；
通过所述多晶硅薄层对所述P-体区进行N+型注入的步骤包括：
在所述多晶硅薄层表面的预定位置涂覆光刻胶；
通过所述多晶硅薄层对所述P-体区进行N+型注入，在所述N+注入过程中，所述多晶硅薄层表面除了被所述光刻胶遮挡的区域以外，所述注入离子直接通过所述多晶硅薄层及其下方的栅氧化层注入到所述P-体区，从而在所述P-体区中未被所述光刻胶遮挡的区域形成N+源区；
所述多晶硅层在经过氧化处理之后其表面形成氧化层，所述多晶硅薄层也被氧化而形成氧化层，其中所述氧化层的厚度为0.02～0.20µ m；
其中，所述P+注入过程直接利用所述多晶硅层侧壁的氧化层做阻挡并直接通过所述P-体区表面的氧化层进行P+离子注入，从而在所述P-体区中所述N+源区的周围形成P+区。
2.根据权利要求1所述的方法，其特征在于，所述栅氧化层在900～1100℃的温度条件下对所述N型外延层进行氧化处理得到，且其厚度为0.05～0.20µ m；所述多晶硅层在500～900℃的温度条件下在所述栅氧化层制作而成，且其厚度为0.3～1.0µ m。
3.根据权利要求1所述的方法，其特征在于，通过所述多晶硅薄层进行P-注入的离子为硼离子，所述硼离子的注入剂量为1.014～1.015个/cm，且其注入能量为100KEV～300KEV。
4.根据权利要求3所述的方法，其特征在于，所述硼离子注入到所述N型外延层之后通过驱入处理使得所述硼离子在所述N型外延层进行扩展而形成所述P-体区，其中所述驱入处理的驱动温度为1100～1200℃，而驱入时间为50～200分钟。
5.根据权利要求1所述的方法，其特征在于，所述N+型注入的注入离子为磷离子，所述磷离子的注入剂量为1.013～1.014个/cm，且其注入能量为100KEV～300KEV。
6.根据权利要求1所述的方法，其特征在于，还包括：
将所述栅氧化层和所述氧化层进行刻蚀处理，以在所述P+区表面的形成接触孔，且所述接触孔延伸到所述N+源区表面。
7.根据权利要求6所述的方法，其特征在于，还包括：
在所述氧化层表面以及所述N型衬底背面分别形成正面金属层和背面金属层，其中，所述正面金属层直接利用所述氧化层来作为所述多晶硅层表面的介质层，所述正面金属层通过所述接触孔与所述N+源区和所述P+区相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711325070.4A CN108054099B (zh) | 2017-12-12 | 2017-12-12 | 半导体功率器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711325070.4A CN108054099B (zh) | 2017-12-12 | 2017-12-12 | 半导体功率器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054099A CN108054099A (zh) | 2018-05-18 |
| CN108054099B true CN108054099B (zh) | 2020-08-28 |
Family
ID=62132327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711325070.4A Expired - Fee Related CN108054099B (zh) | 2017-12-12 | 2017-12-12 | 半导体功率器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054099B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109119478A (zh) * | 2018-09-04 | 2019-01-01 | 深圳市南硕明泰科技有限公司 | 一种芯片及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5248627A (en) * | 1992-03-20 | 1993-09-28 | Siliconix Incorporated | Threshold adjustment in fabricating vertical dmos devices |
| US8476697B1 (en) * | 2003-04-11 | 2013-07-02 | Purdue Research Foundation | Short-channel silicon carbide power MOSFET |
| CN105470297A (zh) * | 2014-09-10 | 2016-04-06 | 北大方正集团有限公司 | 一种vdmos器件及其制作方法 |
-
2017
- 2017-12-12 CN CN201711325070.4A patent/CN108054099B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5248627A (en) * | 1992-03-20 | 1993-09-28 | Siliconix Incorporated | Threshold adjustment in fabricating vertical dmos devices |
| US8476697B1 (en) * | 2003-04-11 | 2013-07-02 | Purdue Research Foundation | Short-channel silicon carbide power MOSFET |
| CN105470297A (zh) * | 2014-09-10 | 2016-04-06 | 北大方正集团有限公司 | 一种vdmos器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054099A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| KR100218260B1 (ko) | 트랜치 게이트형 모스트랜지스터의 제조방법 | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN103871887B (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| CN108155244B (zh) | 沟槽型联栅晶体管及其制作方法 | |
| CN107293486B (zh) | 带有esd结构的沟槽型半导体器件及其制造方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN111128725B (zh) | 一种igbt器件制备方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| KR100636674B1 (ko) | 반도체 소자의 게이트 및 이의 형성 방법 | |
| CN108133894B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
| CN105845569B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103377939B (zh) | 沟槽式功率半导体结构的制造方法 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| CN103165453A (zh) | 高介电金属栅mos及其制造方法 | |
| CN108039372B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN108010968B (zh) | 鳍式场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200805 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Electronic Commerce Incubation Base of Tenglong Road Gold Rush, Longhua Street, Longhua New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen Meliao Technology Transfer Center Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210114 Address after: 211299 science and technology innovation center, No.5 Shiqiu Avenue, Shiqiu street, Lishui District, Nanjing City, Jiangsu Province Patentee after: Jiangsu Qinglian Optoelectronic Technology Research Institute Co., Ltd Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 Termination date: 20201212 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |