CN102543823B - 一种浅沟槽隔离制作方法 - Google Patents
一种浅沟槽隔离制作方法 Download PDFInfo
- Publication number
- CN102543823B CN102543823B CN201010609554.3A CN201010609554A CN102543823B CN 102543823 B CN102543823 B CN 102543823B CN 201010609554 A CN201010609554 A CN 201010609554A CN 102543823 B CN102543823 B CN 102543823B
- Authority
- CN
- China
- Prior art keywords
- heavy metal
- metal ion
- shallow trench
- silicon dioxide
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种浅沟槽隔离制作方法，该方法在填充浅沟槽的二氧化硅中掺杂重金属离子，形成的重金属离子掺杂层与后续制作的PMOS导电沟道处在同一水平位置，由重金属离子掺杂层形成具有张应力的浅沟槽隔离，进而通过有源区向PMOS器件的导电沟道施加压应力，增强PMOS器件的导电沟道中载流子的迁移率，从而降低PMOS的功耗，提高PMOS器件的响应速度。
Description
技术领域
本发明涉及一种半导体制造方法，特别涉及浅沟槽隔离制作方法。
背景技术
目前的半导体集成电路(IC)器件普遍制作在衬底上。IC器件通常包括各种分立电路元件(discrete circuit elements)。为了隔离分立电路元件，使得每个分立电路元件都能够独立工作且不会受到其他元件状态的影响，在制作IC器件之前，先将衬底分为彼此隔离的有源区(Active Area，AA)，然后在AA中制作分立电路元件。随着IC器件集成度的提高，现在通常采用浅沟槽隔离(Shallow Trench Insulation，STI)技术在衬底中形成STI。典型的分立电路元件有金属氧化物半导体场效应晶体管(Metal-Oxide SemiconductorField Effect Transistor，MOS)器件。MOS器件的结构包括：AA、源极、漏极和栅极；其中，有源区位于衬底中，栅极位于AA上方，栅极两侧的AA分别进行离子注入形成源极和漏极，源极与衬底之间，及漏极与衬底之间的界面形成PN结。MOS器件加电压后，栅极下方由于电场的作用形成导电沟道。根据导电沟道中掺杂杂质形成的载流子类型，MOS又分为空穴型导电沟道(p型沟道)的空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型导电沟道(n型沟道)的电子型金属氧化物半导体场效应晶体管(NMOS)。众所周知，在同样条件下，空穴的迁移率远小于电子的迁移速率，所以与NMOS相比PMOS有功耗大且响应速度慢的显著缺点。随着半导体IC器件对功耗和响应速度的要求越来越高，如何增大PMOS导电沟道中空穴的迁移率成为了亟待解决的问题。
现有技术中普遍采用的增大PMOS的导电沟道中空穴的迁移率，减小PMOS功耗和提高响应速度的方法有：有源区表面注入重金属原子，例如：锗原子或锡原子，利用锗和锡的原子量大于硅的特点，使有源区表面非晶化，提高PMOS的导电沟道中掺杂杂质的激活浓度，从而增大PMOS导电沟道中载流子(空穴)的迁移率。但是，随着IC技术的发展，仅采用有源区表面注入重金属原子使有源区表面非晶化的方法已经不能满足PMOS器件性能的需要。
发明内容
有鉴于此，本发明解决的技术问题是采用一种有别于有源区表面非晶化的技术，来增大PMOS的导电沟道中载流子的迁移率，从而降低PMOS的功耗，提高响应速度。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种浅沟槽隔离制作方法，提供具有衬底的晶片，所述衬底表面依次具有二氧化硅衬垫和氮化硅层，依次刻蚀所述氮化硅层、所述二氧化硅衬垫和所述衬底，在所述氮化硅层和所述二氧化硅衬垫中形成窗口，在所述衬底中形成浅沟槽，该方法还包括：
所述氮化硅层表面和所述浅沟槽表面沉积二氧化硅，填充所述浅沟槽；
化学机械研磨去除所述氮化硅层上沉积的二氧化硅，露出所述氮化硅层时停止所述化学机械研磨；
以所述氮化硅层和所述二氧化硅衬垫为掩膜，重金属离子掺杂所述浅沟槽中的二氧化硅，形成重金属离子掺杂层，所述重金属离子掺杂层与后续制作的空穴型金属氧化物半导体场效应晶体管导电沟道处在同一水平位置；
所述晶片退火。
所述重金属离子掺杂的方法是离子注入。
所述重金属离子掺杂的杂质是锗或者锑。
所述重金属离子掺杂锗的能量范围是30千电子伏特到160千电子伏特；所述重金属离子掺杂锗的剂量范围是1E15原子/平方厘米到1E16原子/平方厘米；
所述重金属离子掺杂锑的能量范围是40千电子伏特到250千电子伏；所述重金属离子掺杂锑的剂量范围是1E15原子/平方厘米到1E16原子/平方厘米；
所述重金属离子掺杂的方法是离子注入，所述离子注入的离子束与晶片器件面的法线所成角度的范围是0度到11度。
所述晶片退火采用普通的退火热处理工艺或快速高温退火工艺；普通的退火热处理的温度范围是800摄氏度到1100摄氏度，退火的时间范围是30分钟到120分钟；快速高温退火的退火温度范围是1000～1300摄氏度，退火时间范围是10秒到1分钟，温度变化速率是50摄氏度每秒到250摄氏度每秒。
一种浅沟槽隔离制作方法，该方法进一步包括：
所述重金属离子掺杂之前，形成光刻图案，以光刻图案为掩膜进行重金属离子掺杂；
所述重金属离子掺杂之后去除残留光刻图案。
所述光刻图案的开口宽度小于所述氮化硅层和所述二氧化硅衬垫的开口宽度；所述光刻图案的开口宽度范围是50纳米到200纳米。
一种浅沟槽隔离制作方法，该方法进一步包括：
露出所述氮化硅层时，所述化学机械研磨再持续2～10秒。
所述化学机械研磨后，所述窗口中沉积的二氧化硅的高度大于或等于所述浅沟槽的深度。
由上述的技术方案可见，本发明在填充浅沟槽的二氧化硅中掺杂重金属离子，形成的重金属离子掺杂层，与PMOS导电沟道处在同一水平位置，由重金属离子掺杂层形成具有张应力的浅沟槽隔离，进而通过有源区向PMOS器件导电沟道施加压应力，增大PMOS导电沟道中载流子的迁移率，从而降低PMOS器件功耗，提高PMOS器件响应速度。
附图说明
图1为本发明STI制作方法流程图；
图2～7为按图1流程制作STI的各剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提出一种浅沟槽隔离(STI)制作方法，在STI的表面掺杂重金属离子，增加STI的压应力，从而通过有源区将STI产生的压应力施加到PMOS器件的导电沟道中，从而提高PMOS器件的响应速度。
具体实施例一
现有技术中多采用硅材料作为衬底，称为硅衬底。硅衬底可以是掺杂类型为电子型的n型硅衬底或者掺杂类型为空穴型的p型硅衬底。下面以具有硅衬底的晶片(Wafer)为例，结合图2～7，详细说明图1所示的本发明NMOS器件的STI制作方法，其步骤如下：
步骤101、图2为本发明中STI制作方法的步骤101的剖面结构示意图，如图2所示，晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202；
本步骤中，本步骤中，在晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202，就是在硅衬底200的表面依次沉积二氧化硅衬垫201和氮化硅层202，沉积二氧化硅衬垫201和氮化硅层202是为了在后续步骤中起到遮蔽和保护有源区的作用，沉积二氧化硅衬垫201和氮化硅层202的方法可以采用低压化学气相沉积(LPCVD)等方法，具体步骤为现有技术，不再赘述。
步骤102、图3为本发明中STI制作方法的步骤102的剖面结构示意图，如图3所示，晶片器件面第一光刻后，依次刻蚀氮化硅层202、二氧化硅衬垫201和硅衬底200，在氮化硅层202和二氧化硅衬垫201中形成窗口，在硅衬底200中形成浅沟槽203；
本步骤中，第一光刻是指，在晶片表面涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影，使光刻胶图案化形成第一光刻图案；接着，以第一光刻图案为掩膜，刻蚀去除没有被第一光刻图案覆盖的部分氮化硅层202和部分二氧化硅衬垫201，并在去除了二氧化硅衬垫201的硅衬底200位置形成浅沟槽203，刻蚀之后还要去除残留的光刻胶。
步骤103、图4为本发明中STI制作方法的步骤103的剖面结构示意图，如图4所示，晶片器件面沉积二氧化硅204，填充浅沟槽203；
本步骤中，沉积二氧化硅204的方法是高密度等离子体化学气相沉积(HDPCVD)、电子回旋加速共振(Electron Cycling Oxidetron Resonance，ECR)等离子体化学气相沉积(PECVD)或普通化学气相沉积(CVD)；沉积的二氧化硅204穿过氮化硅层202和二氧化硅衬垫201中的窗口填充浅沟槽203，同时也会沉积在氮化硅层202上。
在本步骤沉积二氧化硅204之前，还可以先在浅沟槽203表面生长柔性氧化层(Lining Oxide，LO)，其作用是防止STI中二氧化硅204与硅衬底200的界面处发生尖端放电。
步骤104、图5为本发明中STI制作方法的步骤104的剖面结构示意图，如图5所示，化学机械研磨(Chemical Mechanical Polishing，CMP)去除部分二氧化硅204，露出氮化硅层202；
本步骤中，氮化硅层202作为CMP的停止层；采用终点检测法控制CMP的结束，当露出氮化硅层202时，立即停止CMP。
为了便于后续步骤105的重金属离子(heavy ion)掺杂，还可以延长CMP时间，也就是在露出氮化硅层202时，并不立即停止CMP，而是再将CMP持续2～10秒的时间，例如：2秒、5秒和10秒。在适当减小氮化硅层202和二氧化硅衬垫201的窗口中沉积的二氧化硅204高度的同时，还必须保证二氧化硅204的高度大于等于浅沟槽203的深度。降低二氧化硅204高度的目的是为了减小重金属离子掺杂的深度，使重金属离子掺杂更容易控制。
步骤105、图6为本发明中STI制作方法的步骤105的剖面结构示意图，如图5所示，晶片器件面第二光刻后，重金属离子掺杂206二氧化硅204；
本步骤中，第二光刻是指，在晶片表面涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影，使光刻胶图案化形成第二光刻图案205；接着，以第二光刻图案205为掩膜，对填充在浅沟槽203中的二氧化硅204进行重金属离子掺杂206；重金属离子掺杂206采用离子注入的方法，重金属离子掺杂206的杂质是重金属离子，例如：锗或者锑；以重金属离子掺杂锗为例，重金属离子掺杂206的能量范围是30千电子伏特(KeV)到160KeV，例如，30KeV、100KeV和160KeV；重金属离子掺杂206的剂量范围是1E15原子/平方厘米到1E16原子/平方厘米，例如，1E15原子/平方厘米、0.5E16原子/平方厘米和1E16原子/平方厘米；离子注入的离子束与晶片器件面的法线所成角度称为注入角度，注入角度的范围是0度到11度，例如0度、5度和11度；重金属离子掺杂锑为例，重金属离子掺杂206的能量范围是40KeV到250KeV，例如，40KeV、150KeV和250KeV；重金属离子掺杂206的剂量范围是1E15原子/平方厘米到1E16原子/平方厘米，例如，1E15原子/平方厘米、0.5E16原子/平方厘米和1E16原子/平方厘米；注入角度范围是0度到11度，例如0度、5度和11度；本步骤会在填充浅沟槽203的二氧化硅204中形成重金属离子掺杂层207，重金属离子掺杂层207与后续制作的PMOS的导电沟道处在同一水平位置；在后续退火形成STI的步骤中，由于重金属的原子量大于硅原子和氧原子，因此会在重金属离子掺杂层207的所在位置产生张应力，具有张应力的STI通过有源区向PMOS器件的导电沟道施加压应力，从而增强PMOS器件的导电沟道中载流子的迁移率，降低PMOS器件的功耗，提高PMOS器件的响应速度。
本步骤中，第二光刻图案205的开口宽度比以第一光刻图案为掩膜刻蚀形成的氮化硅层202和二氧化硅衬垫201的开口略窄，这是因为浅沟槽203的侧壁与底部的夹角并不垂直而是一个约80度的夹角(锐角)，浅沟槽203呈从开口到底部逐渐变窄的形状，所以使用比氮化硅层202和二氧化硅衬垫201的开口略窄的第二光刻图案205为掩膜，可以更好地避免重金属离子掺杂的的杂质进入硅衬底200。防止由于重金属离子进入硅衬底200从而改变硅衬底200的表面特性，导致硅衬底200龟裂；第二光刻图案205的开口范围是50纳米(nm)到200nm，例如，50nm，100nm和200nm。
需要说明的是，也可以不进行晶片器件面第二光刻，以氮化硅层202和二氧化硅衬垫201为掩膜进行重金属离子掺杂。
步骤106、图7为本发明中STI制作方法的步骤105的剖面结构示意图，如图7所示，去除残留的第二光刻图案205后，晶片退火形成STI208。
本步骤中，去除残留的第二光刻图案可以采用本领域技术人员习知的方法；退火后形成的STI208将硅衬底200隔离为彼此绝缘的有源区。
本步骤中，退火可以采用普通的退火热处理工艺或快速高温退火(RTA)工艺；其中，普通的退火热处理的温度范围是800～1100摄氏度，退火的时间范围是30分钟到120分钟；RTA退火温度范围是1000～1300摄氏度，退火时间范围是10秒到1分钟，温度变化速率使50摄氏度每秒到250摄氏度每秒。
至此，本发明提出的STI制作完毕。
本发明提出了一种STI制作方法，该方法在填充浅沟槽的二氧化硅中掺杂重金属离子，形成具有张应力的STI后，STI通过有源区向PMOS器件的导电沟道施加压应力，从而增强PMOS导电沟道中载流子的迁移率，降低PMOS器件功耗，提高PMOS器件响应速度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (9)
1.一种浅沟槽隔离制作方法，提供具有衬底的晶片，所述衬底表面依次具有二氧化硅衬垫和氮化硅层，依次刻蚀所述氮化硅层、所述二氧化硅衬垫和所述衬底，在所述氮化硅层和所述二氧化硅衬垫中形成窗口，在所述衬底中形成浅沟槽，其特征在于，该方法还包括：
所述氮化硅层表面和所述浅沟槽表面沉积二氧化硅，填充所述浅沟槽；
化学机械研磨去除所述氮化硅层上沉积的二氧化硅，露出所述氮化硅层时停止所述化学机械研磨；
以所述氮化硅层和所述二氧化硅衬垫为掩膜，重金属离子掺杂所述浅沟槽中的二氧化硅，形成重金属离子掺杂层，所述重金属离子掺杂层与后续制作的空穴型金属氧化物半导体场效应晶体管导电沟道处在同一水平位置；
所述晶片退火；
其中，所述重金属离子掺杂之前，光刻形成光刻图案，以光刻图案为掩膜进行重金属离子掺杂；
所述重金属离子掺杂之后去除残留光刻图案；
所述光刻图案的开口宽度小于所述浅沟槽的开口宽度。
2.根据权利要求1所述的方法，其特征在于，所述重金属离子掺杂的方法是离子注入。
3.根据权利要求1或2所述的方法，其特征在于，所述重金属离子掺杂的杂质是锗或者锑。
4.根据权利要求3所述的方法，其特征在于，所述重金属离子掺杂锗的能量范围是30千电子伏特到160千电子伏特；所述重金属离子掺杂锗的剂量范围是1E15原子/平方厘米到1E16原子/平方厘米；
所述重金属离子掺杂锑的能量范围是40千电子伏特到250千电子伏特；所述重金属离子掺杂锑的剂量范围是1E15原子/平方厘米到1E16原子/平方厘米；
所述重金属离子掺杂的方法是离子注入，所述离子注入的离子束与晶片器件面的法线所成角度的范围是0度到11度。
5.根据权利要求1所述的方法，其特征在于，所述晶片退火采用普通的退火热处理工艺或快速高温退火工艺；普通的退火热处理的温度范围是800摄氏度到1100摄氏度，退火的时间范围是30分钟到120分钟；快速高温退火的退火温度范围是1000～1300摄氏度，退火时间范围是10秒到1分钟，温度变化速率是50摄氏度每秒到250摄氏度每秒。
6.根据权利要求1所述的方法，其特征在于，所述光刻图案的开口宽度范围是50纳米到200纳米。
7.根据权利要求1所述的方法，其特征在于，该方法进一步包括：
露出所述氮化硅层时，所述化学机械研磨再持续2～10秒。
8.根据权利要求7所述的方法，其特征在于，所述化学机械研磨后，所述窗口中沉积的二氧化硅的高度大于或等于所述浅沟槽的深度。
9.根据权利要求1所述的方法，其特征在于，该方法进一步包括：
沉积所述二氧化硅之前，在所述浅沟槽中生长柔性氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010609554.3A CN102543823B (zh) | 2010-12-28 | 2010-12-28 | 一种浅沟槽隔离制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010609554.3A CN102543823B (zh) | 2010-12-28 | 2010-12-28 | 一种浅沟槽隔离制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543823A CN102543823A (zh) | 2012-07-04 |
| CN102543823B true CN102543823B (zh) | 2015-01-28 |
Family
ID=46350379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010609554.3A Active CN102543823B (zh) | 2010-12-28 | 2010-12-28 | 一种浅沟槽隔离制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543823B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795442A (zh) * | 2014-01-20 | 2015-07-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN104795412B (zh) * | 2014-01-20 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316330B1 (en) * | 1997-08-21 | 2001-11-13 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4664760B2 (ja) * | 2005-07-12 | 2011-04-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2007134492A (ja) * | 2005-11-10 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2010
- 2010-12-28 CN CN201010609554.3A patent/CN102543823B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316330B1 (en) * | 1997-08-21 | 2001-11-13 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102543823A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101689885B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| JP3415459B2 (ja) | 半導体装置及びその製造方法 | |
| TW200428602A (en) | Method of manufacturing flash memory device | |
| CN104269376B (zh) | 浅沟槽隔离的制造方法 | |
| CN103456673A (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| CN103021849A (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
| KR20120123766A (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| CN104952783A (zh) | 浅沟槽隔离结构、其制作方法及包括其的半导体器件 | |
| US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| US20150024564A1 (en) | Method for manufacturing semiconductor device | |
| KR100840684B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050000059A (ko) | 반도체 소자의 제조방법 | |
| CN108682649B (zh) | Soi衬底、半导体器件及其形成方法 | |
| CN102543824B (zh) | 一种浅沟槽隔离制作方法 | |
| US7338870B2 (en) | Methods of fabricating semiconductor devices | |
| CN108630535A (zh) | 半导体结构及其形成方法 | |
| KR100807501B1 (ko) | 반도체 소자의 제조방법 | |
| CN101937848B (zh) | Mos晶体管及其制作方法 | |
| KR100798790B1 (ko) | 반도체 소자 제조 방법 | |
| CN108630521A (zh) | 一种半导体器件的制造方法 | |
| CN112349586A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |