CN112349586A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN112349586A CN112349586A CN201910733153.XA CN201910733153A CN112349586A CN 112349586 A CN112349586 A CN 112349586A CN 201910733153 A CN201910733153 A CN 201910733153A CN 112349586 A CN112349586 A CN 112349586A
- Authority
- CN
- China
- Prior art keywords
- active region
- forming
- ion implantation
- silicon nitride
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 150000002500 ions Chemical class 0.000 claims description 17
- 239000000243 solution Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- -1 phosphorous ions Chemical class 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 1
- 239000000376 reactant Substances 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005516 deep trap Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构隔离出若干有源区；对所述有源区进行离子注入；离子注入后，在所述衬底上形成氮化硅层；进行退火处理，在所述有源区形成深阱；去除所述氮化硅层。本发明提供的半导体结构的形成方法，可以解决有源区损伤的问题，有利于提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的发展，高压器件应用于很多集成电路中，为了满足高压器件有较高操作电压的要求，需要有很深的离子注入。离子注入的深度与退火处理工艺的温度和时间有关，退火温度越高，离子注入的深度越深，半导体器件的耐压性越好。
然而，随着半导体器件集成度的不断提高，为使制作在同一硅片上的器件之间互不打扰，需要在硅片上制作器件之间的隔离结构。目前浅沟槽隔离结构是高密度集成硅片上广泛采用的隔离技术。形成浅沟槽隔离结构以后，浅沟槽中填充的氧化硅与有源区的硅衬底接触，在较高的退火温度下，Si、O原子结合并生成气态SiO，气态SiO的流失会导致浅沟槽隔离结构与有源区的接触处形成空洞，会严重影响半导体器件的性能。
因此，如何在较高的退火温度下避免有源区的损伤，是目前亟待解决的问题。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，在形成深阱时，采用较高的退火温度也不会造成有源区的损伤。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构隔离出若干有源区；对所述有源区进行离子注入；离子注入后，在所述衬底上形成氮化硅层；进行退火处理，在所述有源区形成深阱；去除所述氮化硅层。
可选的，形成所述氮化硅层的方法为化学气相沉积法。
可选的，所述化学气相沉积法的反应气体为SiH2Cl2和NH3，反应温度为650～800℃。
可选的，所述反应气体SiH2Cl2和NH3的摩尔比例为1:2～1:1。
可选的，所述有源区包括第一有源区和第二有源区，对有源区进行离子注入包括：在所述第一有源区注入N型离子，形成N阱区；在所述第二有源区注入P型离子，形成P阱区。
可选的，注入的N型离子为磷离子，离子注入剂量为1E12～2E12atoms/cm2，注入能量为200～400KV。
可选的，注入的P型离子为硼离子，离子注入剂量为1.5E12～3.5E12atoms/cm2，注入能量为80～150KV。
可选的，所述退火处理的退火温度问1100～1200℃，退火时间为30～60min。
可选的，所述深阱的离子注入深度为800～900nm。
可选的，采用湿法腐蚀去除所述氮化硅层，所述湿法腐蚀的腐蚀液为磷酸溶液。
可选的，在进行离子注入前，还包括：在所述衬底上形成牺牲氧化层。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在进行退火处理的步骤前，在所述衬底上先形成一层氮化硅层，所述氮化硅层覆盖所述有源区和所述浅沟槽隔离结构，防止在后续的退火工艺中，由于退火温度高导致Si原子和O原子生成气态SiO跑出，造成有源区的损伤，有利于提高半导体器件的性能。
附图说明
图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，为了满足高压器件的耐高压需求，需要形成离子注入深度较深的深阱，从而需要较高的退火温度，然而，较高的退火温度会导致衬底中的硅与浅沟槽隔离结构中的氧化硅发生反应，生成气态的SiO后流失，使衬底与浅沟槽隔离结构的接触区域形成空洞，造成有源区的损伤，有源区损伤会导致后续形成的栅氧层生长不平整，容易被击穿，从而影响半导体器件的耐压性和可靠性。
现有的解决有源区损伤的方法是降低退火的温度，防止生成气态SiO。但是，退火温度降低会使离子注入的深度不够，离子注入的均匀性不好，从而导致高压器件的耐压性不好。
为了解决上述技术问题，发明人经过研究，提供了一种半导体结构的形成方法，在进行离子注入后，先在所述衬底上形成一层氮化硅层，所述氮化硅层覆盖所述有源区和浅沟槽隔离结构。后续进行退火工艺时，所述氮化硅层起到保护作用，防止在较高的退火温度下生成的气态SiO流失造成有源区损伤，并且不需降低退火温度，可以形成离子注入较深的深阱，有利于提高半导体器件的耐压性和可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供衬底10。
本实施例中，所述衬底10为硅衬底；其他实施例中，所述衬底10也可以是硅锗(GeSi)、碳化硅、绝缘体上硅(SOI)等半导体材料。
提供所述衬底10后，在所述衬底10内形成浅沟槽隔离结构。
需要说明的是，具体形成所述浅沟槽隔离结构的步骤包括：
继续参考图1，在所述衬底10上形成氮化硅层20；在所述氮化硅层20上形成光刻胶层(图未示)；对所述光刻胶层进行曝光显影，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述氮化硅层20及所述衬底10，在所述衬底10内形成隔离沟槽110；去除所述图形化的光刻胶层。
所述氮化硅层20在浅沟槽隔离结构的形成过程中有两个作用：一方面，在后续进行化学机械研磨的过程中，所述氮化硅层20充当研磨的阻挡材料，使研磨停止于所述氮化硅层20，不会研磨过度；另一方面，可以通过控制所述氮化硅层20的厚度，来控制所述浅沟槽隔离结构高出所述衬底10的高度。
本实施例中，形成所述氮化硅层20的方法为炉管生长。
本实施例中，刻蚀所述氮化硅层20及所述衬底10的方法为湿法腐蚀，所述湿法腐蚀的腐蚀液为磷酸溶液。
参考图2，形成所述隔离沟槽110后，在所述隔离沟槽110表面沉积一层衬垫层111。
本实施例中，所述衬垫层111的材料为二氧化硅，沉积所述衬垫层111的方法为高密度等离子体法。
继续参考图2，在所述隔离沟槽110中填充介质层112，所述介质层112覆盖整个隔离沟槽110及所述氮化硅层20。
本实施例中，所述介质层112材料为二氧化硅，填充所述介质层112的方法为高密度等离子体沉积法。
用高密度等离子体填充所述隔离沟槽110时会有离子轰击，为了避免造成沟槽侧壁损伤，通过在所述隔离沟槽110表面沉积所述衬垫层111来保护隔离沟槽的侧壁。
参考图3，填充所述介质层112后，利用化学机械研磨平坦化所述介质层112，当研磨至所述氮化硅层20时，停止研磨，使所述介质层112与所述氮化硅层20齐平。
继续参考图3，去除所述氮化硅层20后，形成浅沟槽隔离结构11。
本实施例中，去除所述氮化硅层20的方法为湿法腐蚀，所述湿法腐蚀的腐蚀液为磷酸溶液。
所述浅沟槽隔离结构11隔离出若干有源区，所述浅沟槽隔离结构11和所述有源区的接触区域，在进行高温退火时，所述浅沟槽隔离结构11中的氧原子和所述衬底10中的硅原子游离出来，结合生成气态SiO后流失，会造成接触区域出现空洞，有源区的损伤会导致半导体器件的耐压性、可靠性降低。
所述有源区包括第一有源区和第一有源区，对所述有源区进行离子注入，所述离子注入包括：向所述第一有源区注入N型离子，形成N阱区(图未示)；向所述第二有源区注入P型离子，形成P阱区(图未示)。
具体而言，对所述有源区进行离子注入的步骤包括：在所述衬底10上形成光阻层(图未示)；刻蚀所述光阻层形成开口，所述开口对应后续进行离子注入的区域；沿所述开口分别对所述第一、第二有源区进行离子注入，形成N阱区、P阱区(图未示)。
所述N型离子可以是磷离子、砷离子或锑离子中的一种或几种；所述P型离子可以是硼离子、铟离子或镓离子中的一种或几种。
本实施例中，注入的N型离子为磷离子，离子注入剂量为1E12～2E12atoms/cm2，离子注入能量为200～400KV。
本实施例中，注入的P型离子为硼离子，离子注入剂量为1.5E12～3.5E12atoms/cm2，离子注入能量为80～150KV。
参考图4，需要说明的是，在进行离子注入前，在所述衬底10上形成一层牺牲氧化层30。所述牺牲氧化层30的作用是控制离子注入的深度。
本实施例中，所述牺牲氧化层30的材料是二氧化硅，形成所述牺牲氧化层30的方法是炉管热氧化法。由于所述方法需要消耗衬底材料来形成氧化层，所以所述牺牲氧化层30不会在浅沟槽隔离结构上形成。
参考图5，离子注入后，在所述衬底10上形成氮化硅层40。
本实施例中，所述氮化硅层40的厚度是
如果所述氮化硅层40的厚度太薄，无妨阻止生成的气态SiO跑出，如果所述氮化硅层40的厚度太厚，会导致应力太大，会造成衬底有缺陷，并且所述氮化硅层40后续需要去除，不需要沉积太厚以免造成材料浪费。
本实施例中，形成所述氮化硅层40的方法为化学气相沉积法。具体而言，所述化学气相沉积法采用SiH2Cl2和NH3作为反应气体，所述SiH2Cl2和NH3的摩尔比例为1:2～1:1，反应温度为650～800℃。
采用化学气相沉积法形成所述氮化硅层40的工艺简单，成本低，能很好地解决有源区损伤的问题。
形成所述氮化硅层40后，再对所述有源区进行退火处理，形成深阱。本实施例中，所述深阱包括深N阱12和深P阱13。
本实施例中，所述退火处理的退火温度为1100～1200℃，退火时间为30～60min。
本实施例中，所述深阱的离子注入深度为800～900nm，此深度范围可以满足器件耐高压的需求。
在退火处理前形成所述氮化硅层40，所述氮化硅层40覆盖所述有源区和所述浅沟槽隔离结构11，在后续进行高温退火时，即使所述衬底10中的Si原子和所述浅沟槽隔离结构11介质层中的O原子反应生成气态的SiO，由于存在所述氮化硅层40，气态SiO也不会流失，等到退火工艺完成，温度回降，所述气态SiO会恢复，不会造成所述有源区和所述浅沟槽隔离结构11接触区域出现空洞，避免有源区的损伤，从而提高半导体器件的耐压性和可靠性。
另外，采用沉积一层氮化硅层来防止气态SiO流失，不需要通过降低退火温度来防止生成气态SiO，更高的退火温度能使形成的阱区离子注入的深度更深，离子扩散的均匀性更好，使形成的阱区有更好的耐压性，有利于提高半导体器件的性能。
参考图6，去除所述氮化硅层40。
本实施例中，去除所述氮化硅层40的方法为湿法腐蚀，所述湿法腐蚀的腐蚀液为磷酸溶液。
所述氮化硅层40和所述牺牲氧化层30的刻蚀选择比不同，湿法腐蚀所述氮化硅层40时，不会对所述牺牲氧化层30造成损伤，所述牺牲氧化层30可以保护所述衬底10及所述浅沟槽隔离结构11等，避免形貌被破坏，对半导体器件的性能造成不利影响。
去除所述氮化硅层40后，去除所述牺牲氧化层30。
本实施例中，去除所述牺牲氧化层30的方法为湿法腐蚀，所述湿法腐蚀的腐蚀液为氢氟酸溶液。
本实施例中，形成的半导体结构有源区边缘处无空洞。
本发明实施例提供的半导体结构的形成方法，在退火处理前，形成一层氮化硅层用来保护所述有源区和浅沟槽隔离结构，避免形成深阱时退火温度过高，导致形成的气态SiO流失造成有源区损伤，有利于提高半导体器件的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构隔离出若干有源区；
对所述有源区进行离子注入；
离子注入后，在所述衬底上形成氮化硅层；
进行退火处理，在所述有源区形成深阱；
去除所述氮化硅层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述氮化硅层的方法为化学气相沉积法。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述化学气相沉积法的反应气体为SiH2Cl2和NH3，反应温度为650～800℃。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述反应气体SiH2Cl2和NH3的摩尔比例为1:2～1:1。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述有源区包括第一有源区和第二有源区，对有源区进行离子注入包括：
在所述第一有源区注入N型离子，形成N阱区；
在所述第二有源区注入P型离子，形成P阱区。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，注入的N型离子为磷离子，离子注入剂量为1E12～2E12 atoms/cm2，注入能量为200～400KV。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，注入的P型离子为硼离子，离子注入剂量为1.5E12～3.5E12 atoms/cm2，注入能量为80～150KV。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的退火温度为1100～1200℃，退火时间为30～60min。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述深阱的离子注入深度为800～900nm。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法腐蚀去除所述氮化硅层，所述湿法腐蚀的腐蚀液为磷酸溶液。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在进行离子注入前，还包括：在所述衬底上形成牺牲氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910733153.XA CN112349586A (zh) | 2019-08-09 | 2019-08-09 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910733153.XA CN112349586A (zh) | 2019-08-09 | 2019-08-09 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112349586A true CN112349586A (zh) | 2021-02-09 |
Family
ID=74367633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910733153.XA Pending CN112349586A (zh) | 2019-08-09 | 2019-08-09 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112349586A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326135A (ja) * | 1993-05-10 | 1994-11-25 | Rohm Co Ltd | 化合物半導体装置の製造方法 |
| KR20040003091A (ko) * | 2002-06-25 | 2004-01-13 | 동부전자 주식회사 | 반도체 소자의 제조 방법 |
| CN102420191A (zh) * | 2011-11-30 | 2012-04-18 | 上海华力微电子有限公司 | 应力记忆作用的半导体器件及其制造方法 |
| CN104332399A (zh) * | 2013-07-22 | 2015-02-04 | 中国科学院微电子研究所 | 半导体器件制造方法 |
-
2019
- 2019-08-09 CN CN201910733153.XA patent/CN112349586A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326135A (ja) * | 1993-05-10 | 1994-11-25 | Rohm Co Ltd | 化合物半導体装置の製造方法 |
| KR20040003091A (ko) * | 2002-06-25 | 2004-01-13 | 동부전자 주식회사 | 반도체 소자의 제조 방법 |
| CN102420191A (zh) * | 2011-11-30 | 2012-04-18 | 上海华力微电子有限公司 | 应力记忆作用的半导体器件及其制造方法 |
| CN104332399A (zh) * | 2013-07-22 | 2015-02-04 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990055121A (ko) | 반도체 소자 제조 방법 | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| TW200411815A (en) | Method of forming an isolation layer in a semiconductor devices | |
| KR100948939B1 (ko) | 소스/드레인 확장부에서 도판트의 확산 유출을 방지하기위한 실리콘 산화물 라이너의 이온 주입 | |
| KR100634260B1 (ko) | 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법 | |
| JP2008277744A (ja) | 半導体素子の製造方法 | |
| KR0152909B1 (ko) | 반도체장치의 격리구조의 제조방법 | |
| KR101033359B1 (ko) | 반도체 소자의 제조 방법 | |
| CN112349586A (zh) | 半导体结构的形成方法 | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
| US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| US6281093B1 (en) | Method to reduce trench cone formation in the fabrication of shallow trench isolations | |
| CN102543824B (zh) | 一种浅沟槽隔离制作方法 | |
| KR20080002613A (ko) | 반도체 소자의 소자분리 형성방법 | |
| KR20030043498A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100382556B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR100595877B1 (ko) | 반도체 소자 제조 방법 | |
| KR100291195B1 (ko) | 에스오아이 기판제조방법 | |
| KR20020037420A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100745056B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100524464B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100335007B1 (ko) | 얕은 트렌치 격리 구조의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |