CN102543824B - 一种浅沟槽隔离制作方法 - Google Patents
一种浅沟槽隔离制作方法 Download PDFInfo
- Publication number
- CN102543824B CN102543824B CN201010609570.2A CN201010609570A CN102543824B CN 102543824 B CN102543824 B CN 102543824B CN 201010609570 A CN201010609570 A CN 201010609570A CN 102543824 B CN102543824 B CN 102543824B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- shallow trench
- sti
- layer
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供了一种STI制作方法，该方法先在衬底中刻蚀形成的浅沟槽表面生长LO，然后对LO第一掺杂硼元素和第二掺杂氮元素，在LO中靠近衬底区域形成硼离子浓度高出P阱1到2个数量级的第一阻挡层，在第一阻挡层上方形成第二阻挡层，最后在浅沟槽中沉积二氧化硅后CMP且STI退火形成STI。本发明利用第二阻挡层将硼离子封锁在第一阻挡层中以保持第一阻挡层中硼离子的浓度；由于第一阻挡层中硼离子浓度远高于P阱，在后续P阱退火过程中，第一阻挡层能够有效阻挡P阱中的硼离子穿过LO扩散到STI中，保持了P阱中注入的硼离子浓度，避免了硼离子浓度降低引起的阈值电压下降，影响NMOS器件性能。
Description
技术领域
本发明涉及一种半导体制造方法，特别涉及浅沟槽隔离制作方法。
背景技术
目前的半导体集成电路(IC)器件普遍制作在衬底上。IC器件通常包括各种分立电路元件(discrete circuit elements)。为了隔离分立电路元件，使得每个分离电路元件都能够独立工作且不会受到其他元件状态的影响，在制作IC器件之前，先将衬底为彼此隔离的有源区(Active Area，AA)，然后在AA中制作分立电路元件。随着IC器件集成度的提高，现在通常采用浅沟槽隔离(Shallow Trench Insulation，STI)技术在衬底中形成STI。典型的分立电路元件有金属氧化物半导体场效应晶体管(Metal-Oxide SemiconductorField Effect Transistor，MOS)器件。MOS器件的结构包括：AA、源极、漏极和栅极；其中，有源区位于衬底中，栅极位于AA上方，栅极两侧的AA分别进行离子注入形成源极和漏极，源极与衬底之间，及漏极与衬底之间的界面形成PN结。MOS器件加电压后，栅极下方由于电场的作用形成导电沟道。根据导电沟道中载流子类型的不同，MOS又分为空穴型导电沟道(p型沟道)的空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型导电沟道(n型沟道)的电子型金属氧化物半导体场效应晶体管(NMOS)。相比PMOS，NMOS具有功耗低、响应速度快的优点，广泛应用于大规模半导体IC中。对于将要制作NMOS的AA而言，在STI制作完成后，需要在AA中离子注入第III主族元素，例如：硼元素，在衬底中形成空穴型掺杂的P阱；接着在P阱中制作n型掺杂的源极和漏极，以及在AA上方的栅极。
现有技术中多采用硅材料作为衬底，称为硅衬底。硅衬底可以是掺杂类型为电子型的n型硅衬底或者掺杂类型为空穴型的p型硅衬底。下面以具有硅衬底的晶片(Wafer)为例，结合图2～6，详细说明图1所示的现有技术浅沟槽隔离制作方法，其步骤如下：
步骤101、图2为现有技术中STI制作方法的步骤101的剖面结构示意图，如图2所示，晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202；
本步骤中，在晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202，就是在硅衬底200的表面依次沉积二氧化硅衬垫201和氮化硅层202，沉积二氧化硅衬垫201和氮化硅层202是为了在后续步骤中起到遮蔽和保护有源区的作用，沉积二氧化硅衬垫201和氮化硅层202的方法可以采用低压化学气相沉积(LPCVD)等方法，具体步骤为现有技术，不再赘述。
步骤102、图3为现有技术中STI制作方法的步骤102的剖面结构示意图，如图3所示，晶片器件面光刻后，依次刻蚀氮化硅层202、二氧化硅衬垫201和硅衬底200，在硅衬底200中形成浅沟槽203；
本步骤中，光刻是指，在晶片表面涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影，使光刻胶图案化形成光刻图案；接着，以光刻图案为掩膜，刻蚀去除没有被光刻图案覆盖的部分氮化硅层202和部分二氧化硅衬垫201，并在去除了二氧化硅衬垫201的硅衬底200位置形成浅沟槽，刻蚀之后还要去除残留的光刻胶。
步骤103、图4为现有技术中STI制作方法的步骤103的剖面结构示意图，如图4所示，浅沟槽203表面生长柔性氧化层204(Lining Oxide，LO)；
本步骤中，LO204是二氧化硅，生长LO204的厚度为几十纳米，其作用是防止后续步骤中STI中填充的二氧化硅与硅衬底200的界面处发生尖端放电。
步骤104、图5为现有技术中STI制作方法的步骤104的剖面结构示意图，如图5所示，晶片器件面沉积二氧化硅205，填充浅沟槽203；
本步骤中，沉积二氧化硅205的方法是高密度等离子体化学气相沉积(HDPCVD)、电子回旋加速共振(Electron Cycling Oxidetron Resonance，ECR)等离子体化学气相沉积(PECVD)或普通化学气相沉积(CVD)；沉积的二氧化硅205填充浅沟槽的同时也会在氮化硅层202上沉积。
步骤105、图6为现有技术中STI制作方法的步骤105的剖面结构示意图，如图6所示，化学机械研磨(Chemical Mechanical Polishing，CMP)去除部分二氧化硅205，露出氮化硅层202，最后STI退火形成STI206。
本步骤中，氮化硅层202作为CMP的停止层；STI退火采用的STI退火的时间范围是30分钟到160分钟，例如：30分钟、和160分钟；STI退火温度范围是900摄氏度到1200摄氏度，例如：900摄氏度、1100摄氏度和1200摄氏度；STI退火后形成的STI206将硅衬底200隔离为彼此绝缘的有源区。
在后续工艺中还包括离子注入AA形成P阱的步骤，对于NMOS而言，n型沟道是在P阱中形成的，P阱位于掺杂类型为电子的n型衬底中，为了在n型衬底的有源区中形成P阱，需要注入第III主族元素，以硼元素为例，注入物质可以是硼(B)、氟化硼(BF2)或者其他硼离子的化合物。但是，由于硼离子在二氧化硅205中的线路系数高于硅中的线路系数，相比硅衬底硼离子更容易向STI206的二氧化硅205扩散，因此在形成P阱的退火过程中，原本注入到有源区的硼离子会穿过有源区与STI206界面处的LO204，大量扩散到STI206的二氧化硅205中。随着P阱中硼离子向STI的扩散，P阱中硼离子的浓度也就是多数载流子浓度降低，造成的阈值电压下降，影响NMOS器件的性能。
发明内容
有鉴于此，本发明解决的技术问题是：NMOS器件有源区中掺杂的硼离子容易在形成P阱的退火过程中扩散到浅沟槽隔离的二氧化硅中，造成P阱中硼离子浓度降低，阈值电压下降影响NMOS器件的性能。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种浅沟槽隔离制作方法，提供具有硅衬底的晶片，所述硅衬底表面依次具有二氧化硅层和氮化硅层；在晶片器件面光刻后，以光刻图案为掩膜依次刻蚀所述氮化硅层、二氧化硅层和硅衬底形成浅沟槽后，该方法还包括：
所述浅沟槽表面生长柔性氧化层；
对所述柔性氧化层第一掺杂硼元素，在所述柔性氧化层中靠近硅衬底的界面处形成第一阻挡层，所述第一阻挡层中的硼离子浓度大于P阱中硼离子浓度1～2个数量级；
对所述柔性氧化层第二掺杂氮元素，在所述柔性氧化层中形成第二阻挡层，所述第二阻挡层位于第一阻挡层上方；
晶片器件面沉积二氧化硅，填充所述浅沟槽；
化学机械研磨去除部分所述二氧化硅，露出氮化硅层后，晶片退火在所述浅沟槽中形成浅沟槽隔离。
所述第一掺杂是等离子体注入，所述第一掺杂的浓度范围是1.0E14原子/平方厘米到2.0E15原子/平方厘米。
所述第二掺杂是等离子体注入或双重等离子体氮注入，所述第二掺杂的浓度范围是1.0E14原子/平方厘米到2.0E15原子/平方厘米。
所述柔性氧化层的厚度范围是4纳米到40纳米。
由上述的技术方案可见，本发明一方面在柔性氧化层与硅衬底的界面处形成硼离子浓度大于后续P阱中注入硼离子浓度的第一阻挡层；另一方面利用第二阻挡层将硼离子封锁在第一阻挡层中，保持第一阻挡层中硼离子的浓度，使得在后续P阱退火过程中，第一阻挡层能够阻止P阱中注入的硼离子扩散到浅沟槽隔离中，从而保持了P阱中注入硼离子的浓度，避免了硼离子的浓度降低引起的NMOS器件的阈值电压下降。
附图说明
图1为现有技术中浅沟槽隔离制作方法的流程图；
图2～6为按图1流程制作STI的各剖面结构示意图；
图7为本发明浅沟槽隔离制作方法的流程图；
图8～14为按图7流程制作STI的各剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
提供具有硅衬底的晶片，硅衬底可以是掺杂类型为电子型的n型衬底或者是掺杂类型为空穴型的p型衬底，结合图8～14，详细说明图7所示的本发明浅沟槽隔离制作方法，其步骤如下：
步骤701、图8为本发明中STI制作方法的步骤701的剖面结构示意图，如图8所示，在晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202；
本步骤中，在晶片器件面依次沉积二氧化硅衬垫201和氮化硅层202，就是在硅衬底200的表面依次沉积二氧化硅衬垫201和氮化硅层202，沉积二氧化硅衬垫201和氮化硅层202是为了在后续步骤中起到遮蔽和保护有源区的作用，沉积二氧化硅衬垫201和氮化硅层202的方法可以采用低压化学气相沉积(LPCVD)等方法，具体步骤为现有技术，不再赘述。
步骤702、图9为本发明中STI制作方法的步骤702的剖面结构示意图，如图9所示，在晶片器件面光刻后，依次刻蚀氮化硅层202、二氧化硅衬垫201和硅衬底200，在硅衬底200中形成浅沟槽203；
本步骤中，光刻是指，在晶片表面涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影，使光刻胶图案化形成光刻图案；接着，以光刻图案为掩膜刻蚀去除没有被光刻图案覆盖的部分氮化硅层202和部分二氧化硅衬垫201，并在硅衬底200中形成浅沟槽203，刻蚀之后还要去除残留的光刻胶。
步骤703、图10为本发明中STI制作方法的步骤703的剖面结构示意图，如图10所示，浅沟槽203表面生长柔性氧化层(Lining Oxide，LO)704；
本步骤中，LO704是二氧化硅，生长LO704的厚度范围是4纳米到40纳米，例如：4纳米、20纳米和40纳米，LO704的作用是防止最终制作完成STI的二氧化硅与硅衬底200的界面处发生尖端放电。
步骤704、图11为本发明中STI制作方法的步骤704的剖面结构示意图，如图11所示，对LO704第一掺杂硼元素，在LO704中形成硼离子浓度高于P阱中注入硼离子浓度1～2个数量级的第一阻挡层705；
本步骤中，第一掺杂的是第III主族元素，本实施例以硼元素为例，第一掺杂的注入物质可以是硼(B)、氟化硼(BF2)或者其他硼离子的化合物，第一掺杂采用各相同性的等离子体掺杂，第一掺杂的浓度范围是1.0E14原子/平方厘米到2.0E15原子/平方厘米，例如：1.0E14原子/平方厘米、1.0E15原子/平方厘米和2.0E15原子/平方厘米；第一阻挡层705位于LO704中靠近硅衬底200的区域。
在后续步骤中，先在P阱中注入硼离子，然后P阱退火。在P阱退火过程中，本步骤形成的第一阻挡层705能够有效阻止注入到P阱中的硼离子穿过LO704，扩散到STI的二氧化硅中。这是因为第一阻挡层705中硼离子浓度接近饱和状态，相比后续P阱中注入硼离子浓度高出1到2个数量级，因此尽管硼离子在第一阻挡层705中的线路系数高于在P阱中的线路系数，P阱中注入的硼离子仍然无法扩散穿过LO704。
步骤705、图12为本发明中STI制作方法的步骤705的剖面结构示意图，如图12所示，LO704中第二掺杂氮(N)元素，在LO704中形成第二阻挡层706，第二阻挡层706位于第一阻挡层705上方；
本步骤中，第二掺杂氮元素采用双重等离子体氮(Dual-Plasma-Nitrogen，DPN)注入，第二掺杂的浓度范围是1.0E14原子/平方厘米到2.0E15原子/平方厘米，例如：1.0E14原子/平方厘米、1.0E15原子/平方厘米和2.0E15原子/平方厘米。
本步骤中，第二阻挡层706的作用是将硼离子封锁在第一阻挡层705中，避免在后续STI退火和P阱退火过程中硼离子向STI中扩散，保持第一阻挡层705中硼离子浓度。
步骤706、图13为本发明中STI制作方法的步骤706的剖面结构示意图，如图13所示，在晶片器件面沉积二氧化硅707，填充浅沟槽203；
本步骤中，沉积二氧化硅707的方法是高密度等离子体化学气相沉积(HDPCVD)、电子回旋加速共振(Electron Cyclining Oxidetron Resonance，ECR)等离子体化学气相沉积(PECVD)或普通化学气相沉积(CVD)；沉积的二氧化硅707填充浅沟槽203的同时也会在氮化硅层202上沉积。
步骤707、图14为本发明中STI制作方法的步骤707的剖面结构示意图，如图14所示，化学机械研磨(Chemical Mechanical Polishing，CMP)去除部分二氧化硅707，露出氮化硅层202后，对晶片进行STI退火形成STI708。
本步骤中，可以采用现有技术的STI退火工艺和参数，比如，STI退火的时间范围是30分钟到160分钟，例如：30分钟、和160分钟；STI退火温度范围是900摄氏度到1200摄氏度，例如：900摄氏度、1100摄氏度和1200摄氏度；STI退火后形成的STI206将硅衬底200隔离为彼此绝缘的AA。
至此，本发明提出的NMOS器件的STI制作完毕。
本发明提出了一种STI制作方法，该方法对柔性氧化层第一掺杂硼元素和第二掺杂氮元素，在柔性氧化层中靠近衬底区域形成硼离子浓度高出P阱1到2个数量级的第一阻挡层，在第一阻挡层上方形成第二阻挡层；一方面利用第二阻挡层中的氮离子将硼离子封锁在第一阻挡层中以保持第一阻挡层中的硼离子浓度；另一方面，在后续P阱退火过程中，因为第一阻挡层中的硼离子浓度高出P阱中注入硼离子浓度1到2个数量级，所以第一阻挡层能够有效阻挡P阱中注入的硼离子穿过柔性氧化层扩散到STI中，从而保持了P阱中注入硼离子浓度，避免了P阱中注入硼离子浓度降低引起的阈值电压下降，影响NMOS器件性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (4)
1.一种浅沟槽隔离制作方法，提供具有硅衬底的晶片，所述硅衬底表面依次具有二氧化硅层和氮化硅层；在晶片器件面光刻后，以光刻图案为掩膜依次刻蚀所述氮化硅层、二氧化硅层和硅衬底形成浅沟槽后，其特征在于，该方法还包括：
所述浅沟槽表面生长柔性氧化层；
对所述柔性氧化层第一掺杂硼元素，在所述柔性氧化层中靠近硅衬底的界面处形成第一阻挡层，所述第一阻挡层中的硼离子浓度大于P阱中硼离子浓度1～2个数量级；
对所述柔性氧化层第二掺杂氮元素，在所述柔性氧化层中形成第二阻挡层，所述第二阻挡层位于第一阻挡层上方；
晶片器件面沉积二氧化硅，填充所述浅沟槽；
化学机械研磨去除部分所述二氧化硅，露出氮化硅层后，晶片退火在所述浅沟槽中形成浅沟槽隔离。
2.根据权利要求1所述的方法，其特征在于，所述第一掺杂是等离子体注入，所述第一掺杂的浓度范围是1.0E14原子/平方厘米到2.0E15原子/平方厘米。
3.根据权利要求1所述的方法，其特征在于，所述第二掺杂是等离子体注入或双重等离子体氮注入，所述第二掺杂的浓度范围是1.0E14原子/平方厘米到2.0E15原子/平方厘米。
4.根据权利要求1所述的方法，其特征在于，所述柔性氧化层的厚度范围是4纳米到40纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010609570.2A CN102543824B (zh) | 2010-12-28 | 2010-12-28 | 一种浅沟槽隔离制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010609570.2A CN102543824B (zh) | 2010-12-28 | 2010-12-28 | 一种浅沟槽隔离制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543824A CN102543824A (zh) | 2012-07-04 |
| CN102543824B true CN102543824B (zh) | 2014-03-26 |
Family
ID=46350380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010609570.2A Active CN102543824B (zh) | 2010-12-28 | 2010-12-28 | 一种浅沟槽隔离制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543824B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115424977A (zh) * | 2022-11-03 | 2022-12-02 | 广州粤芯半导体技术有限公司 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5960276A (en) * | 1998-09-28 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process |
| US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| CN1464544A (zh) * | 2002-06-20 | 2003-12-31 | 旺宏电子股份有限公司 | 浅槽隔离的制造方法 |
-
2010
- 2010-12-28 CN CN201010609570.2A patent/CN102543824B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
| US5960276A (en) * | 1998-09-28 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process |
| CN1464544A (zh) * | 2002-06-20 | 2003-12-31 | 旺宏电子股份有限公司 | 浅槽隔离的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102543824A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537885B1 (en) | Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer | |
| US7943471B1 (en) | Diode with asymmetric silicon germanium anode | |
| CN103021849A (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| CN101840881B (zh) | 制造集成电路元件的方法 | |
| CN102496573B (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
| CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
| US9865702B2 (en) | Method for manufacturing laterally insulated-gate bipolar transistor | |
| CN102543824B (zh) | 一种浅沟槽隔离制作方法 | |
| CN102456627B (zh) | 半导体器件的制作方法 | |
| CN113394087B (zh) | 后栅工艺中伪栅平坦化方法 | |
| CN101930940B (zh) | 一种半导体浅沟槽隔离方法 | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
| KR100848242B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR20030034956A (ko) | 반도체 소자의 제조방법 | |
| KR100850105B1 (ko) | 반도체장치의 제조방법 | |
| CN105845569B (zh) | 鳍式场效应晶体管及其形成方法 | |
| KR101338575B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR101100752B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| KR100527540B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| CN112349586A (zh) | 半导体结构的形成方法 | |
| KR100567032B1 (ko) | 이온 주입법을 이용한 소자 분리 방법 | |
| US7282417B1 (en) | Ion doping method to form source and drain | |
| KR20060077546A (ko) | 반도체 소자의 제조 방법 | |
| CN111276532A (zh) | 一种半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |