CN115424977A - 浅沟槽隔离结构的制备方法及半导体结构的制备方法 - Google Patents
浅沟槽隔离结构的制备方法及半导体结构的制备方法 Download PDFInfo
- Publication number
- CN115424977A CN115424977A CN202211367374.8A CN202211367374A CN115424977A CN 115424977 A CN115424977 A CN 115424977A CN 202211367374 A CN202211367374 A CN 202211367374A CN 115424977 A CN115424977 A CN 115424977A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- layer
- substrate
- oxide layer
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000011049 filling Methods 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 238000005468 ion implantation Methods 0.000 claims abstract description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 4
- -1 boron ions Chemical class 0.000 abstract description 17
- 229910052796 boron Inorganic materials 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本申请涉及一种浅沟槽隔离结构的制备方法及半导体结构的制备方法。浅沟槽隔离结构的制备方法，包括：提供基底；于所述基底内形成浅沟槽；于所述浅沟槽的侧壁及底部形成侧壁氧化层；对所述侧壁氧化层进行离子注入，以形成隔离阻挡层；于所述浅沟槽内形成填充介质层，以形成浅沟槽隔离结构。通过在基底内形成浅沟槽，在浅沟槽的侧壁及底部形成侧壁氧化层，然后对侧壁氧化层进行离子注入，以形成隔离阻挡层，可以对浅沟槽进行隔离保护，在浅沟槽内形成填充介质层以形成浅沟槽隔离结构后，隔离阻挡层可以阻挡后续工艺中产生的硼离子扩散进入填充介质层内，使浅沟槽隔离结构免受破坏，避免器件产生双峰效应。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种浅沟槽隔离结构的制备方法及半导体结构的制备方法。
背景技术
随着半导体工艺技术的不断改进，器件的尺寸也不断缩小。进入深亚微米尺寸后，传统的LOCOS（Local Oxidation of Silicon，局部硅氧化）隔离结构已经不能满足需求。STI（Shallow Trench Isolation，浅沟槽隔离）技术被广泛关注和应用。
在半导体结构的生产工艺中，形成浅沟槽隔离结构之后会在基底内进行硼离子注入形成阱区等，硼离子容易由基底移动到浅沟槽隔离结构中，造成浅沟槽隔离结构的中心区域和边缘区域的掺杂浓度不同，从而导致在低阈值电压下寄生晶体管开启产生漏电流的DH（Double Hump effect，双峰效应）。
发明内容
基于此，有必要针对上述问题提供一种浅沟槽隔离结构的制备方法及半导体结构的制备方法。
为了解决上述问题，一方面，本申请提供了一种浅沟槽隔离结构的制备方法，包括：
提供基底；
于所述基底内形成浅沟槽；
于所述浅沟槽的侧壁及底部形成侧壁氧化层；
对所述侧壁氧化层进行离子注入，以形成隔离阻挡层；
于所述浅沟槽内形成填充介质层，以形成浅沟槽隔离结构。
本申请的浅沟槽隔离结构的制备方法，通过在基底内形成浅沟槽，在浅沟槽的侧壁及底部形成侧壁氧化层，然后对侧壁氧化层进行离子注入，以形成隔离阻挡层，可以对浅沟槽进行隔离保护，在浅沟槽内形成填充介质层以形成浅沟槽隔离结构后，隔离阻挡层可以阻挡后续工艺中产生的硼离子扩散进入填充介质层内，使浅沟槽隔离结构免受破坏，避免器件产生双峰效应。
在其中一个实施例中，所述于所述基底内形成浅沟槽之前，所述方法还包括：于所述基底的上表面形成前置氧化层；所述浅沟槽沿厚度方向贯穿所述前置氧化层并延伸至所述基底内。
在其中一个实施例中，所述于所述基底内形成浅沟槽，包括：
于所述前置氧化层的上表面形成图形化硬掩膜层，所述图形化硬掩膜层内具有第一开口，所述第一开口定义出所述浅沟槽的形状及位置；
基于所述图形化硬掩膜层刻蚀所述前置氧化层，以于所述前置氧化层内形成第二开口；
基于所述第一开口及所述第二开口刻蚀所述基底，以于所述基底内形成所述浅沟槽。
在其中一个实施例中，所述于所述浅沟槽内形成填充介质层，以形成浅沟槽隔离结构，包括：
于所述图形化硬掩膜层的上表面以及所述浅沟槽内形成填充介质材料层；
去除位于所述图形化硬掩膜层上表面的填充介质材料层，保留位于所述浅沟槽内的填充介质材料层作为所述填充介质层；
去除所述图形化硬掩膜层及所述前置氧化层。
在其中一个实施例中，所述于所述基底的上表面形成前置氧化层之前，所述方法还包括：对所述基底进行第一次清洗及第一次干燥；
所述去除所述前置氧化层之后，所述方法还包括：对所述基底进行第二次清洗及第二次干燥。
在其中一个实施例中，对所述侧壁氧化层进行离子注入，以形成隔离阻挡层，包括：
对所述侧壁氧化层进行氮离子注入，以形成氮氧化物层作为所述隔离阻挡层。
在其中一个实施例中，对所述侧壁氧化层进行氮离子注入的过程中，离子注入的能量为40keV~50keV，离子注入的剂量为10E13cm-3~10E15cm-3。
在其中一个实施例中，所述对所述侧壁氧化层进行离子注入，以形成隔离阻挡层之后，所述方法还包括：
对所得结构进行退火处理。
在其中一个实施例中，所述退火处理的温度为900℃~1000℃。
本申请还提供一种半导体结构的制备方法，包括：
采用上述任一项方案所述的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构。
本申请的半导体结构的制备方法，采用本申请任一项方案所述的浅沟槽隔离结构的制备方法制备浅沟槽隔离结构，通过在基底内形成浅沟槽，在浅沟槽的侧壁及底部形成侧壁氧化层，然后对侧壁氧化层进行离子注入，以形成隔离阻挡层，可以对浅沟槽进行隔离保护，在浅沟槽内形成填充介质层以形成浅沟槽隔离结构后，隔离阻挡层可以阻挡后续工艺中产生的硼离子扩散进入填充介质层内，使半导体结构免受破坏，避免器件产生双峰效应。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的浅沟槽隔离结构的制备方法的流程图；
图2为一实施例中提供的浅沟槽隔离结构的制备方法中于基底的上表面形成前置氧化层的步骤所得结构的截面结构示意图；
图3为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S102的步骤流程图；
图4为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S10211所得结构的截面结构示意图；
图5为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S10212所得结构的截面结构示意图；
图6为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S10213所得结构的截面结构示意图；
图7为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S10214所得结构的截面结构示意图；
图8为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1022所得结构的截面结构示意图；
图9为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1023所得结构的截面结构示意图；
图10为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S103所得结构的截面结构示意图；
图11为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S104所得结构的截面结构示意图；
图12为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S105的步骤流程图；
图13为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1051所得结构的截面结构示意图；
图14为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1052所得结构的截面结构示意图；
图15为一实施例中提供的浅沟槽隔离结构的制备方法中步骤S1053所得结构的截面结构示意图；
图16为另一实施例中提供的浅沟槽隔离结构的制备方法的流程图。
附图标记说明：
1-基底；11-浅沟槽隔离结构；111-浅沟槽；112-隔离阻挡层；113-填充介质层；2-前置氧化层；21、第二开口；3-图形化硬掩膜层；31-第一开口；32-掩膜层；4-图形化光阻层；41-第三开口；42-光阻层；5-侧壁氧化层；6-填充介质材料层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
随着半导体工艺技术的不断改进，器件的尺寸也不断缩小。进入深亚微米尺寸后，传统的LOCOS（Local Oxidation of Silicon，局部硅氧化）隔离结构已经不能满足需求。STI（Shallow Trench Isolation，浅沟槽隔离）技术被广泛关注和应用。
在半导体结构的生产工艺中，基底表面上的结构会经过多次的清洗、刻蚀等处理，会造成浅沟槽隔离结构的顶部边缘被腐蚀形成凹槽（Divot），引起器件的功能性失效，并且由于形成浅沟槽隔离结构之后会在基底内进行硼离子注入形成阱区等，硼离子容易由基底移动到浅沟槽隔离结构中，造成浅沟槽隔离结构的中心区域和边缘区域的掺杂浓度不同，从而导致在低阈值电压下寄生晶体管开启产生漏电流的DH（Double Hump effect，双峰效应）。
基于此，有必要针对上述问题提供一种浅沟槽隔离结构的制备方法、浅沟槽隔离结构、半导体结构的制备方法及半导体结构。
为了解决上述问题，如图1所示，本申请提供了一种浅沟槽隔离结构的制备方法，包括：
S101：提供基底；
S102：于基底内形成浅沟槽；
S103：于浅沟槽的侧壁及底部形成侧壁氧化层；
S104：对侧壁氧化层进行离子注入，以形成隔离阻挡层；
S105：于浅沟槽内形成填充介质层，以形成浅沟槽隔离结构。
其中，基底的材料可以包括但不仅限于碳化硅或硅，也可以为其他材料，不受上述例举所限制。
上述实施例中的浅沟槽隔离结构的制备方法，通过在基底内形成浅沟槽，在浅沟槽的侧壁及底部形成侧壁氧化层，然后对侧壁氧化层进行离子注入，以形成隔离阻挡层，可以对浅沟槽进行隔离保护，在浅沟槽内形成填充介质层以形成浅沟槽隔离结构后，隔离阻挡层可以阻挡后续工艺中产生的硼离子扩散进入填充介质层内，使浅沟槽隔离结构免受破坏，避免器件产生双峰效应。
在一个实施例中，于基底1内形成浅沟槽111之前，还包括：于基底1的上表面形成前置氧化层2的步骤，所得结构如图2所示；浅沟槽111沿厚度方向贯穿前置氧化层2并延伸至基底1内，如图9所示。
其中，前置氧化层2可以包括但不仅限于氧化硅层。
在步骤S102中，请参阅图3至图9，于基底1内形成浅沟槽111。
在一些示例中，参阅图9，浅沟槽111的截面形状可以是梯形、矩形或底部为弧形的形状。
在一个实施例中，如图3所示，于基底1内形成浅沟槽111，可以包括：
S1021：于前置氧化层2的上表面形成图形化硬掩膜层3，图形化硬掩膜层3内具有第一开口31，第一开口31定义出浅沟槽111的形状及位置；
S1022：基于图形化硬掩膜层3刻蚀前置氧化层2，以于前置氧化层2内形成第二开口21；
S1023：基于第一开口31及第二开口21刻蚀基底1，以于基底1内形成浅沟槽111。
其中，图形化硬掩膜层3可以包括但不仅限于Si3N4（氮化硅）层；可以采用干法刻蚀或湿法刻蚀的方法基于图形化硬掩膜层3刻蚀前置氧化层2；可以采用等离子体刻蚀工艺基于图形化硬掩膜层3刻蚀基底1。
在步骤S1021中，请参阅图4至图7，于前置氧化层2的上表面形成图形化硬掩膜层3。
在一个实施例中，于前置氧化层2的上表面形成图形化硬掩膜层3，可以包括：
S10211：于前置氧化层2的上表面形成掩膜层32；所得结构如图4所示；
S10212：于掩膜层32远离前置氧化层2的表面形成光阻层42；所得结构如图5所示；
S10213：对光阻层42进行曝光显影，以得到图形化光阻层4，图形化光阻层4包括第三开口41；所得结构如图6所示；
S10214：基于图形化光阻层4刻蚀掩膜层32，以得到具有第一开口31的图形化硬掩膜层3；所得结构如图7所示。
其中，可以采用化学气相沉积或原子层沉积的方式于前置氧化层2的上表面形成掩膜层32，掩膜层32可以包括但不仅限于Si3N4（氮化硅）层；可以采用化学气相沉积或原子层沉积的方式于掩膜层32远离前置氧化层2的表面形成光阻层42，光阻层42可以包括正性光阻层42，也可以包括负性光阻层42；基于图形化光阻层4刻蚀掩膜层32的方法可以采用干法刻蚀或湿法刻蚀的方法。
进一步地，在得到具有第一开口31的图形化硬掩膜层3之后，还包括：去除图形化光阻层4的步骤。
上述实施例中，基于图形化光阻层4得到图形化硬掩膜层3，图形化光阻层4中第三开口41具有精确的形状和尺寸，因此得到的图形化硬掩膜层3中的第一开口31也具备精确的形状和尺寸。
在步骤S1022中，请参阅图8，基于图形化硬掩膜层3刻蚀前置氧化层2，以于前置氧化层2内形成第二开口21。
其中，可以采用干法刻蚀或湿法刻蚀的方法基于图形化硬掩膜层3刻蚀前置氧化层2。
上述实施例中，图形化硬掩膜层3中的第一开口31具备精确的形状和尺寸，基于图形化硬掩膜层3刻蚀前置氧化层2，因此前置氧化层2的第二开口21也具备精确的形状和尺寸。
在步骤S1023中，请参阅图9，基于第一开口31及第二开口21刻蚀基底1，以于基底1内形成浅沟槽111。
上述实施例中，图形化硬掩膜层3中的第一开口31和前置氧化层2的第二开口21具备精确的形状和尺寸，基于第一开口31及第二开口21刻蚀基底1，以于基底1内形成浅沟槽111，因此得到的浅沟槽111也具备精确的形状和尺寸。
在步骤S103中，请参阅图10，于浅沟槽111的侧壁及底部形成侧壁氧化层5。
其中，可以采用热氧化工艺于浅沟槽111的侧壁及底部位置处的基底1中形成侧壁氧化层5；侧壁氧化层5可以包括但不仅限于氧化硅层；侧壁氧化层5的厚度可以是100埃~400埃。
示例性的，侧壁氧化层5的厚度可以是100埃、150埃、180埃、200埃、300埃或400埃，也可以是其他位于10埃0~400埃之间的厚度，不受所例举的具体厚度数值限制。
进一步地，可以采用原位水汽生成（In-Situ Steam Generation，ISSG）工艺对浅沟槽111的侧壁及底部位置处的基底1进行热氧化处理，以得到侧壁氧化层5；其中，原位水气生成技术是一种新型低压快速氧化热退火技术(Rapid Thermal Process，RTP)，目前主要用于超薄氧化薄膜生长、牺牲氧化层以及氮氧薄膜的制备等。
在步骤S104中，请参阅图11，对侧壁氧化层5进行离子注入，以形成隔离阻挡层112。
其中，隔离阻挡层112的厚度可以是100埃~420埃。
示例性的，隔离阻挡层112的厚度可以是100埃、150埃、180埃、200埃、300埃、400埃或420埃，也可以是其他位于100埃~420埃之间的厚度，不受所例举的具体厚度数值限制。
在一个实施例中，对侧壁氧化层5进行离子注入，以形成隔离阻挡层112，可以包括：对侧壁氧化层5进行氮离子注入，以形成氮氧化物层作为隔离阻挡层112。
上述实施例中，对侧壁氧化层5进行氮离子注入，可以减少悬挂键的产生和调节浅沟槽隔离结构11与基底1界面处的界面态密度，且掺杂了氮离子的隔离阻挡层112具有更强的抗腐蚀性，使得浅沟槽隔离结构11侧壁靠上边缘的隔离阻挡层112抗腐蚀性强，能够减弱Divot的深度，提高浅沟槽隔离结构11的隔离能力；若后续工艺中采用HDP（high densityplasma，高密度等离子体）沉积工艺形成浅沟槽隔离结构11的填充介质层113，则隔离阻挡层112也可以提高浅沟槽隔离结构11对HDP沉积工艺的抵抗能力。
在一个实施例中，对侧壁氧化层5进行氮离子注入的过程中，离子注入的能量可以为40keV~50keV，离子注入的剂量为10E13cm-3~10E15cm-3。
示例性的，离子注入的能量可以为40keV、42keV、45keV、48keV或50keV，也可以是其他位于40keV~50keV之间的能量，不受所例举的具体能量数值限制；离子注入的剂量可以为10E13cm-3、10E14cm-3或10E15cm-3，也可以是其他位于10E13cm-3~10E15cm-3之间的剂量，不受所例举的具体剂量数值限制。
上述实施例中，通过对侧壁氧化层5进行氮离子注入，可以有效阻挡后续工艺中引入的硼离子的扩散，降低硼离子对器件稳定性造成的破坏。
在一个实施例中，对侧壁氧化层5进行离子注入，以形成隔离阻挡层112之后，还包括：对所得结构进行退火处理的步骤。
其中，所得结构是指形成隔离阻挡层112之后获得的整体的结构。
上述实施例中，对侧壁氧化层5进行离子注入，以形成隔离阻挡层112后，对所得结构进行退火处理，可以使隔离阻挡层112的表面形成该注入离子的化合物，以阻挡硼离子扩散进入浅沟槽隔离结构11中。
示例性的，可以对侧壁氧化层5进行氮离子注入，以使隔离阻挡层112的表面形成氮化物，有效阻挡后续工艺中引入的硼离子的扩散。
在一个实施例中，退火处理的温度为900℃~1000℃。
示例性的，退火处理的温度可以为900℃、920℃、950℃、960℃、980℃或1000℃，也可以是其他位于900℃~1000℃之间的温度，不受所例举的具体温度数值限制。
在步骤S105中，请参阅图12至图15，于浅沟槽111内形成填充介质层113，以形成浅沟槽隔离结构11。
在一个实施例中，如图12所示，于浅沟槽111内形成填充介质层113，以形成浅沟槽隔离结构11，可以包括：
S1051：于图形化硬掩膜层3的上表面以及浅沟槽111内形成填充介质材料层6；所得结构如图13所示；
S1052：去除位于图形化硬掩膜层3上表面的填充介质材料层6，保留位于浅沟槽111内的填充介质材料层6作为填充介质层113；所得结构如图14所示；
S1053：去除图形化硬掩膜层3及前置氧化层2；所得结构如图15所示。
其中，于图形化硬掩膜层3的上表面以及浅沟槽111内形成填充介质材料层6，可以采用HDP（high density plasma，高密度等离子体）沉积工艺沉积形成填充介质材料层6；填充介质材料层6可以是但不仅限于氧化物材料层；可以采用化学机械研磨的方式去除位于图形化硬掩膜层3上表面的填充介质材料层6，保留位于浅沟槽111内的填充介质材料层6作为填充介质层113，填充介质层113可以是但不仅限于氧化物层；可以采用干法刻蚀或湿法刻蚀的方法去除图形化硬掩膜层3及前置氧化层2。
在一个实施例中，于基底1的上表面形成前置氧化层2之前，方法还包括：对基底1进行第一次清洗及第一次干燥的步骤，以保证基底1表面干净整洁，便于形成前置氧化层2；去除前置氧化层2之后，方法还包括：对基底1进行第二次清洗及第二次干燥的步骤，以使所得结构表面整洁干净，便于进行后续工艺制程等。
在一个实施例中，如图16所示，浅沟槽隔离结构的制备方法可以包括：
S1601：提供基底；
S1602：于基底1的上表面形成前置氧化层2；
S1603：于前置氧化层2的上表面形成掩膜层32；
S1604：于掩膜层32远离前置氧化层2的表面形成光阻层42；
S1605：对光阻层42进行曝光显影，以得到图形化光阻层4，图形化光阻层4包括第三开口41；
S1606：基于图形化光阻层4刻蚀掩膜层32，以得到具有第一开口31的图形化硬掩膜层3；
S1607：基于图形化硬掩膜层3刻蚀前置氧化层2，以于前置氧化层2内形成第二开口21；
S1608：基于第一开口31及第二开口21刻蚀基底1，以于基底1内形成浅沟槽111；
S1609：于浅沟槽111的侧壁及底部形成侧壁氧化层5；
S1610：对侧壁氧化层5进行离子注入，以形成隔离阻挡层112；
S1611：于图形化硬掩膜层3的上表面以及浅沟槽111内形成填充介质材料层6；S1612：去除位于图形化硬掩膜层3上表面的填充介质材料层6，保留位于浅沟槽111内的填充介质材料层6作为填充介质层113；
S1613：去除图形化硬掩膜层3及前置氧化层2。
本申请还提供一种浅沟槽隔离结构11，采用本申请的浅沟槽隔离结构11的制备方法制备而成。
如图15所示，浅沟槽隔离结构11包括隔离阻挡层112和填充介质层113。
其中，隔离阻挡层112为掺杂型隔离阻挡层112，掺杂离子的浓度为10E13cm-3~10E15cm-3；隔离阻挡层112的厚度可以是100~420埃；填充介质层113可以是但不仅限于氧化物层。
示例性的，掺杂离子的浓度可以为10E13cm-3、10E14cm-3或10E15cm-3，也可以是其他位于10E13cm-3~10E15cm-3之间的浓度，不受所例举的具体浓度数值限制；隔离阻挡层112的厚度可以是100埃、150埃、180埃、200埃、300埃、400埃或420埃，也可以是其他位于100~420埃之间的厚度，不受所例举的具体厚度数值限制。
在一个实施例中，掺杂离子可以是氮离子，氮离子的注入，可以减少悬挂键的产生和调节浅沟槽隔离结构11与基底1界面处的界面态密度，且掺杂了氮离子的隔离阻挡层112具有更强的抗腐蚀性，使得浅沟槽隔离结构11侧壁靠上边缘的隔离阻挡层112抗腐蚀性强，能够减弱Divot的深度，提高浅沟槽隔离结构11的隔离能力；若后续工艺中采用HDP（highdensity plasma，高密度等离子体）沉积工艺形成浅沟槽隔离结构11的填充介质层113，则隔离阻挡层112也可以提高浅沟槽隔离结构11对HDP沉积工艺的抵抗能力。
本申请还提供一种半导体结构的制备方法，包括：采用上述任一项方案所述的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构。
上述实施例中的半导体结构的制备方法，采用本申请任一项方案所述的浅沟槽隔离结构的制备方法制备浅沟槽隔离结构，通过在基底内形成浅沟槽，在浅沟槽的侧壁及底部形成侧壁氧化层，然后对侧壁氧化层进行离子注入，以形成隔离阻挡层，可以对浅沟槽进行隔离保护，在浅沟槽内形成填充介质层以形成浅沟槽隔离结构后，隔离阻挡层可以阻挡后续工艺中产生的硼离子扩散进入填充介质层内，使半导体结构免受破坏，避免器件产生双峰效应。
本申请还提供一种半导体结构，采用本申请的半导体结构的制备方法制备而成。
上述实施例中的半导体结构，采用本申请的半导体结构的制备方法制备而成，有益效果可以参照本申请的半导体结构的制备方法的有益效果，此处不做赘述。
应该理解的是，虽然各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：
提供基底；
于所述基底内形成浅沟槽；
于所述浅沟槽的侧壁及底部形成侧壁氧化层；
对所述侧壁氧化层进行离子注入，以形成隔离阻挡层；
于所述浅沟槽内形成填充介质层，以形成浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述基底内形成浅沟槽之前，所述方法还包括：于所述基底的上表面形成前置氧化层；所述浅沟槽沿厚度方向贯穿所述前置氧化层并延伸至所述基底内。
3.根据权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述基底内形成浅沟槽，包括：
于所述前置氧化层的上表面形成图形化硬掩膜层，所述图形化硬掩膜层内具有第一开口，所述第一开口定义出所述浅沟槽的形状及位置；
基于所述图形化硬掩膜层刻蚀所述前置氧化层，以于所述前置氧化层内形成第二开口；
基于所述第一开口及所述第二开口刻蚀所述基底，以于所述基底内形成所述浅沟槽。
4.根据权利要求3所述的浅沟槽隔离结构的制备方法，其特征在于，所述于所述浅沟槽内形成填充介质层，以形成浅沟槽隔离结构，包括：
于所述图形化硬掩膜层的上表面以及所述浅沟槽内形成填充介质材料层；
去除位于所述图形化硬掩膜层上表面的填充介质材料层，保留位于所述浅沟槽内的填充介质材料层作为所述填充介质层；
去除所述图形化硬掩膜层及所述前置氧化层。
5.根据权利要求4所述的浅沟槽隔离结构的制备方法，其特征在于，
所述于所述基底的上表面形成前置氧化层之前，所述方法还包括：对所述基底进行第一次清洗及第一次干燥；
所述去除所述前置氧化层之后，所述方法还包括：对所述基底进行第二次清洗及第二次干燥。
6.根据权利要求1至5中任一项所述的浅沟槽隔离结构的制备方法，其特征在于，对所述侧壁氧化层进行离子注入，以形成隔离阻挡层，包括：
对所述侧壁氧化层进行氮离子注入，以形成氮氧化物层作为所述隔离阻挡层。
7.根据权利要求6所述的浅沟槽隔离结构的制备方法，其特征在于，对所述侧壁氧化层进行氮离子注入的过程中，离子注入的能量为40keV ~50keV，离子注入的剂量为10E13cm-3~10E15cm-3。
8.根据权利要求6所述的浅沟槽隔离结构的制备方法，其特征在于，所述对所述侧壁氧化层进行离子注入，以形成隔离阻挡层之后，所述方法还包括：
对所得结构进行退火处理。
9.根据权利要求8所述的浅沟槽隔离结构的制备方法，其特征在于，所述退火处理的温度为900℃~1000℃。
10.一种半导体结构的制备方法，其特征在于，包括：
采用如权利要求1至9中任一项所述的浅沟槽隔离结构的制备方法制备所述浅沟槽隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211367374.8A CN115424977A (zh) | 2022-11-03 | 2022-11-03 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211367374.8A CN115424977A (zh) | 2022-11-03 | 2022-11-03 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115424977A true CN115424977A (zh) | 2022-12-02 |
Family
ID=84207220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211367374.8A Pending CN115424977A (zh) | 2022-11-03 | 2022-11-03 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115424977A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350662B1 (en) * | 1999-07-19 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method to reduce defects in shallow trench isolations by post liner anneal |
| US20020072177A1 (en) * | 2000-10-19 | 2002-06-13 | Grider Douglas T. | Method for transistor gate dielectric layer with uniform nitrogen concentration |
| CN101989565A (zh) * | 2009-08-07 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102543824A (zh) * | 2010-12-28 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离制作方法 |
| CN103295950A (zh) * | 2012-02-27 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN109524345A (zh) * | 2018-10-19 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
-
2022
- 2022-11-03 CN CN202211367374.8A patent/CN115424977A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350662B1 (en) * | 1999-07-19 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method to reduce defects in shallow trench isolations by post liner anneal |
| US20020072177A1 (en) * | 2000-10-19 | 2002-06-13 | Grider Douglas T. | Method for transistor gate dielectric layer with uniform nitrogen concentration |
| CN101989565A (zh) * | 2009-08-07 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102543824A (zh) * | 2010-12-28 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离制作方法 |
| CN103295950A (zh) * | 2012-02-27 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN109524345A (zh) * | 2018-10-19 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW560044B (en) | Semiconductor memory device having floating gate and manufacturing method of the same | |
| TWI242265B (en) | Method of manufacturing a flash memory cell | |
| US8987112B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI326896B (en) | Amorphous carbon etch stop layer for contact hole etch process | |
| TWI476861B (zh) | 多重深度淺渠槽隔離製程 | |
| KR101667860B1 (ko) | 내장형 비휘발성 메모리 | |
| US8946024B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| TW200532896A (en) | A method of manufacturing a semiconductor device | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| US20060240636A1 (en) | Trench isolation methods of semiconductor device | |
| TW200411815A (en) | Method of forming an isolation layer in a semiconductor devices | |
| KR100369236B1 (ko) | 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법 | |
| TW480715B (en) | Nonvolatile memory structure capable of increasing gate coupling-coefficient | |
| EP1782460A1 (en) | Floating gate memory cell | |
| CN107799470A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN115424977A (zh) | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 | |
| TWI253118B (en) | Method of forming isolation film in semiconductor device | |
| CN101183665B (zh) | 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法 | |
| US9123579B2 (en) | 3D memory process and structures | |
| JP2009027131A (ja) | 半導体装置およびその製造方法 | |
| JP4158621B2 (ja) | 半導体装置の製造方法 | |
| CN113488436B (zh) | 一种半导体结构及其制造方法 | |
| CN102087964B (zh) | Sonos结构及其形成方法 | |
| JP2010067683A (ja) | 半導体装置およびその製造方法 | |
| JP2009004480A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221202 |