CN109524345A - 浅沟槽隔离结构及其制造方法和半导体器件 - Google Patents

浅沟槽隔离结构及其制造方法和半导体器件 Download PDF

Info

Publication number
CN109524345A
CN109524345A CN201811223106.2A CN201811223106A CN109524345A CN 109524345 A CN109524345 A CN 109524345A CN 201811223106 A CN201811223106 A CN 201811223106A CN 109524345 A CN109524345 A CN 109524345A
Authority
CN
China
Prior art keywords
layer
oxide layer
isolation structure
fleet plough
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811223106.2A
Other languages
English (en)
Inventor
赵东光
占琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811223106.2A priority Critical patent/CN109524345A/zh
Publication of CN109524345A publication Critical patent/CN109524345A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构及其制造方法和半导体器件，所述浅沟槽隔离结构的制造方法包括：首先，形成氮化掩膜层于一衬底上，并刻蚀所述氮化掩膜层和所述衬底，以形成沟槽；然后，形成线氧化层于所述沟槽的底表面和侧壁上；然后，形成金属氮化层于所述沟槽中的线氧化层上；最后，填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述沟槽填满，并将所述氮化掩膜层掩埋在内。本发明提供的技术方案能够阻挡硼等离子从有源区扩散到所述浅沟槽隔离结构中的隔离氧化层中，同时又能阻挡氢氟酸等刻蚀剂对所述浅沟槽隔离结构刻蚀造成的缺角，进而减弱或避免了反向窄沟道效应，提高了器件的性能。

Description

浅沟槽隔离结构及其制造方法和半导体器件
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种浅沟槽隔离结构及其制造方法和半导体器件。
背景技术
在半导体集成电路制造领域中，器件的二级效应会给器件的应用带来很大的困扰，例如反向窄沟道效应，其表现为随着沟道宽度的变小，阈值电压快速下降，这样会导致器件的电路漏电和功耗增加的问题。形成反向窄沟道效应的原因包括：
1、浅沟槽隔离(STI)结构中的二氧化硅的吸硼排磷：参阅图1，图1是硼向浅沟槽隔离结构中的二氧化硅层扩散的示意图，从图1中可看出，对于已经掺入硼或磷杂质的硅衬底11，由于硼在二氧化硅里面的溶解度大于在硅里面的溶解度，所以，在退火的工艺下，注入到硅衬底11的有源区12中的P阱里面的硼比较容易扩散到浅沟槽隔离结构中的二氧化硅层13里面，导致硼杂质总量比磷损失的多(即二氧化硅的吸硼排磷现象)。有源区12中的P阱里面注入的硼如果扩散到浅沟槽隔离结构中的二氧化硅层13里面，则会导致靠近浅沟槽隔离结构的P阱区域缺少硼，从而造成电压偏低，形成反向窄沟道效应。
2、浅沟槽隔离(STI)结构中的缺角(divot)：在浅沟槽隔离结构形成过程及后续的工艺中，存在多次采用氢氟酸刻蚀的工艺，由于在实际作业中氢氟酸的用量不容易控制，可能存在过度刻蚀的情况，这样就会导致在浅沟槽隔离结构中的氧化物层的边缘处产生缺角，进而导致器件的电压降低，形成反向窄沟道效应。
以上都是对现有的浅沟槽隔离结构产生影响而导致的反向窄沟道效应。因此，如何改善浅沟槽隔离的结构，以抑制硼从有源区扩散到浅沟槽隔离结构中的二氧化硅中，同时又能减缓或避免浅沟槽隔离结构中的缺角的形成，进而减弱或避免反向窄沟道效应是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构及其制造方法和半导体器件，能够抑制硼等离子从有源区扩散到浅沟槽隔离结构中的隔离氧化层中，同时又能减缓或避免浅沟槽隔离结构中的缺角的产生，进而减弱或避免了反向窄沟道效应。
为实现上述目的，本发明提供了一种浅沟槽隔离结构的制造方法，包括：
形成氮化掩膜层于一衬底上，并刻蚀所述氮化掩膜层和所述衬底，以形成沟槽；
形成线氧化层于所述沟槽的底表面和侧壁上；
形成金属氮化层于所述沟槽中的线氧化层上；以及，
填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述沟槽填满，并将所述氮化掩膜层掩埋在内。
可选的，所述氮化掩膜层和所述衬底之间还形成有垫氧化层。
可选的，所述氮化掩膜层的材质包括氮化硅或氮氧化硅，所述线氧化层、隔离氧化层和垫氧化层的材质包括二氧化硅，所述金属氮化层的材质包括氮化钛、氮化钴、氮化钨、氮化钽中的一种或多种。
可选的，在形成所述金属氮化层之前，先形成阻挡层于所述线氧化层上。
可选的，形成所述阻挡层的方法包括：化学气相沉积工艺，或者，去耦等离子体氮化和后续高温退火工艺，或者，将具有所述线氧化层的所述衬底放置于含氮环境中退火处理；形成所述金属氮化层的方法包括：化学气相沉积工艺或物理气相沉积工艺；填充所述隔离氧化层的方法包括：高深宽比工艺或高密度等离子体化学气相沉积工艺。
可选的，所述浅沟槽隔离结构的制造方法还包括：采用化学机械研磨工艺研磨所述隔离氧化层，并停止在所述氮化掩膜层的顶表面上；以及，去除所述氮化掩膜层。
本发明还提供了一种浅沟槽隔离结构，包括：一具有沟槽的衬底；位于所述沟槽的底表面和侧壁上的线氧化层；位于所述线氧化层上的金属氮化层；以及，填充于所述沟槽中的隔离氧化层。
可选的，所述线氧化层和隔离氧化层的材质包括二氧化硅，所述金属氮化层的材质包括氮化钛、氮化钴、氮化钨、氮化钽中的一种或多种。
可选的，所述浅沟槽隔离结构还包括位于所述线氧化层和所述金属氮化层之间的阻挡层。
本发明还提供了一种半导体器件，包括：具有有源区的衬底和本发明提供的所述浅沟槽隔离结构，所述浅沟槽隔离结构围绕在所述有源区周围。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的浅沟槽隔离结构的制造方法，通过在衬底的沟槽内的线氧化层上形成一层金属氮化层，以阻挡硼等离子从有源区扩散到所述浅沟槽隔离结构中的隔离氧化层中，同时又能阻挡氢氟酸等刻蚀剂对所述浅沟槽隔离结构刻蚀造成的缺角，进而减弱或避免了反向窄沟道效应。
2、本发明的浅沟槽隔离结构，能够使得位于线氧化层上的金属氮化层阻挡有源区中的硼等离子扩散到所述浅沟槽隔离结构中的隔离氧化层中，且能阻挡氢氟酸等刻蚀剂对所述浅沟槽隔离结构刻蚀而造成缺角，进而减弱或避免了反向窄沟道效应。
3、本发明的半导体器件，由于具有本发明提供的所述浅沟槽隔离结构，使得有源区中的硼等离子不会扩散到所述浅沟槽隔离结构中的隔离氧化层中，且能阻挡氢氟酸等刻蚀剂对所述浅沟槽隔离结构刻蚀造成的缺角，进而减弱或避免了所述半导体器件的反向窄沟道效应。
附图说明
图1是硼向浅沟槽隔离结构中的二氧化硅层扩散的示意图；
图2是本发明一实施例的浅沟槽隔离结构的制造方法的流程图；
图3a～3g是图2所示的浅沟槽隔离结构的制造方法中的器件示意图。
其中，附图1～3g的附图标记说明如下：
11-硅衬底；12-有源区；13-二氧化硅层；31-衬底；32-垫氧化层；33-氮化掩膜层；34-线氧化层；35-阻挡层；36-金属氮化层；37-隔离氧化层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图2～3g对本发明提出的浅沟槽隔离结构及其制造方法和半导体器件作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种浅沟槽隔离结构的制造方法，参阅图2，图2是本发明一实施例的浅沟槽隔离结构的制造方法的流程图，所述浅沟槽隔离结构的制造方法包括：
步骤S2-A、形成氮化掩膜层于一衬底上，并刻蚀所述氮化掩膜层和所述衬底，以形成沟槽；
步骤S2-B、形成线氧化层于所述沟槽的底表面和侧壁上；
步骤S2-C、形成金属氮化层于所述沟槽中的线氧化层上；
步骤S2-D、填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述沟槽填满，并将所述氮化掩膜层掩埋在内。
下面参阅图3a～3g更为详细的介绍本实施例提供的浅沟槽隔离结构的制造方法，图3a～3g是图2所示的浅沟槽隔离结构的制造方法中的器件示意图。
首先，参阅图3a，按照步骤S2-A，形成氮化掩膜层33于一衬底31上，并刻蚀所述氮化掩膜层33和所述衬底31，以形成沟槽，所述氮化掩膜层33和所述衬底31之间还形成有垫氧化层32。可以通过沉积的方法形成所述垫氧化层32和所述氮化掩膜层33于所述衬底31上。所述氮化掩膜层33的材质可以为氮化硅或氮氧化硅等，所述垫氧化层32的材质可以为二氧化硅。
然后，参阅图3b，按照步骤S2-B，形成线氧化层34于所述沟槽的底表面和侧壁上。所述线氧化层34的材质可以为二氧化硅，形成所述线氧化层34的方法可以为高密度等离子体化学气相沉积(HDP CVD)工艺。高密度等离子体化学气相沉积工艺是在低压条件下通入工艺气体，并加入射频源产生高密度等离子体后开始生长，其中，工艺气体包括硅源(如硅烷)、氧源(如氧气)以及惰性气体(如氩气)，工艺气体的流量通过质量流量计进行控制，射频可以包括顶源射频、侧源射频以及偏压射频。
然后，参阅图3c，按照步骤S2-C，形成金属氮化层36于所述沟槽中的线氧化层34上。所述金属氮化层36的材质包括氮化钛、氮化钴、氮化钨、氮化钽中的一种或多种。形成所述金属氮化层36的方法包括：化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺。若采用化学气相沉积工艺形成所述金属氮化层36，例如形成氮化钛时，可以将氯化钛作为源物质，在氮气或氨气的环境中沉积形成氮化钛；也可以采用等离子强化化学气相沉积(PE CVD)或等离子辅助化学气相沉积(PA CVD)工艺形成氮化钛，在等离子体的气氛中可以诱发载气分解成沉淀物，扩大沉积材料的范围。若采用物理气相沉积工艺，例如可以通过渐镀制程形成氮化钛，具体地，当氮气与氩气注入反应室时，部分氮分子会受到等离子体内电子的撞击而分解成氮自由基，氮自由基可以与溅射出的钛原子反应形成氮化钛，并沉积在所述线氧化层34上。通过形成的所述金属氮化层36的致密结构对靠近浅沟槽隔离结构的有源区中的硼等离子进行阻挡，同时也能阻挡氢氟酸等刻蚀剂对所述垫氧化层32和所述线氧化层34的刻蚀，以减缓或避免在所述浅沟槽隔离结构的边缘处产生缺角。
另外，参阅图3d，在形成所述金属氮化层36之前，可以先形成阻挡层35于所述线氧化层34上。所述阻挡层35的材质可以为氮化硅或氮氧化硅等。形成所述阻挡层35的方法包括：化学气相沉积(CVD)工艺，或者，去耦等离子体氮化(DPN)和后续高温退火工艺(PNA)，或者，将所述衬底31放置于含氮环境中退火处理。当所述阻挡层35的材质为氮化硅时，若采用化学气相沉积工艺形成所述阻挡层35，可以将气态原料硅烷和氮导入到一个反应室内发生化学反应，以形成氮化硅沉积到所述线氧化层34上；若采用去耦等离子体氮化和后续高温退火工艺形成所述阻挡层35，可以将待氮化的所述衬底31放入去耦等离子体氮化腔室，向腔室内充入氮气，在氮气持续流动的同时轰击等离子体，等离子体使氮电离，电离后的氮扩散进入所述线氧化层34上；然后，将其进行后续高温退火，退火温度可以为800℃～1100℃(例如为900℃、1000℃等)，以稳定扩散到所述线氧化层34中的氮、加强固氮效果及修复所述线氧化层34的等离子体损伤；若采用将所述衬底31放置于含氮环境中退火形成所述阻挡层35，可以将所述衬底31放入含氮的气氛(比如氮气、一氧化二氮,一氧化氮)中退火，以使得氮扩散进入所述线氧化层34上形成所述阻挡层35。所述阻挡层35可以缓解或避免所述金属氮化层36形成过程中产生的金属沾污、应力匹配等问题。
最后，参阅图3e，按照步骤S2-D，填充隔离氧化层37于所述沟槽中，所述隔离氧化层37将所述沟槽填满，并将所述氮化掩膜层33掩埋在内。所述隔离氧化层37的材质可以为二氧化硅。所述隔离氧化层37可以将部分的或全部的所述氮化掩膜层33掩埋在内。填充所述隔离氧化层37的方法包括：高深宽比工艺(HARP)或高密度等离子体化学气相沉积(HDPCVD)工艺。若采用高深宽比工艺(HARP)形成所述隔离氧化层37，可以利用正硅酸乙酯和臭氧作为前驱物进行反应，通过调节正硅酸乙酯与臭氧的比率和正硅酸乙酯的缓慢增加率，以得到很好的填充能力；而且由于高深宽比工艺是通过热过程进行化学气相沉积，所以不会因等离子体轰击产生的对所述衬底31上的各层结构的损坏。若采用高密度等离子体化学气相沉积(HDP)形成所述隔离氧化层37，可以在同一个反应腔中同步进行沉淀(硅烷和氧气反应)和刻蚀工艺(氩气和氧气的溅射)，以实现在较低的温度下对所述沟槽的有效填充。
另外，参阅图3f和图3g，可以采用化学机械研磨工艺研磨所述隔离氧化层37，并停止在所述氮化掩膜层33的顶表面上，以去除所述氮化掩膜层33的顶表面所在平面上方的所述隔离氧化层37，同时也使得所述浅沟槽隔离结构的表面平坦化；且可采用磷酸等溶液将所述氮化掩膜层33去除，以获得具有所述金属氮化层36的所述浅沟槽隔离结构。
综上所述，本发明提供的浅沟槽隔离结构的制造方法，包括：首先，形成氮化掩膜层于一衬底上，并刻蚀所述氮化掩膜层和所述衬底，以形成沟槽；然后，形成线氧化层于所述沟槽的底表面和侧壁上；然后，形成金属氮化层于所述沟槽中的线氧化层上；最后，填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述沟槽填满，并将所述氮化掩膜层掩埋在内。本发明的技术方案制造的所述浅沟槽隔离结构能够阻挡硼等离子从有源区扩散到所述浅沟槽隔离结构中的隔离氧化层中，同时又能阻挡氢氟酸等刻蚀剂对所述浅沟槽隔离结构刻蚀造成的缺角，进而减弱或避免了反向窄沟道效应，提高了器件的性能。
本发明一实施例提供一种浅沟槽隔离结构，参阅图3g，从图3g中可看出，所述浅沟槽隔离结构包括：一具有沟槽的衬底31；位于所述沟槽的底表面和侧壁上的线氧化层34；位于所述线氧化层34上的金属氮化层36；以及，填充于所述沟槽中的隔离氧化层37。所述浅沟槽隔离结构还可包括位于所述线氧化层34和所述金属氮化层36之间的阻挡层35，所述衬底31上还可包含垫氧化层32，所述线氧化层34、阻挡层35、金属氮化层36和隔离氧化层37的顶表面高于所述垫氧化层32的顶表面。所述垫氧化层32、线氧化层34和隔离氧化层37的材质可以为二氧化硅，所述阻挡层35的材质可以为氮化硅或氮氧化硅等，所述金属氮化层36的材质可以为氮化钛、氮化钴、氮化钨、氮化钽中的一种或多种。所述金属氮化层36可以阻挡硼等离子扩散进入到所述隔离氧化层37中；同时，在所述浅沟槽隔离结构形成过程中及后续工艺中的氢氟酸等刻蚀剂刻蚀时，由于氢氟酸对所述金属氮化层36的刻蚀速度慢，所述金属氮化层36可以阻挡氢氟酸对所述垫氧化层32和所述线氧化层34的刻蚀，以减缓或避免在所述浅沟槽隔离结构的边缘处产生缺角，进而减弱或避免了反向窄沟道效应，提高了器件的性能。
本发明一实施例提供一种半导体器件，所述半导体器件包括：具有有源区的衬底和本发明提供的所述浅沟槽隔离结构，所述浅沟槽隔离结构围绕在所述有源区周围，所述有源区包含源极和漏极。当所述衬底为N型衬底时，所述源极和漏极中包含P阱，P阱内可以包含硼、镓、铟等离子。由于在所述浅沟槽隔离结构的沟槽内的线氧化层上形成了一层金属氮化层，使得P阱内的离子很难扩散到填充在所述浅沟槽隔离结构的沟槽内的隔离氧化层中，且同时阻挡了氢氟酸等刻蚀剂对所述线氧化层的刻蚀，减缓或避免了所述浅沟槽隔离结构的边缘处的缺角的产生，进而减弱或避免了所述半导体器件的反向窄沟道效应。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种浅沟槽隔离结构的制造方法，其特征在于，包括：
形成氮化掩膜层于一衬底上，并刻蚀所述氮化掩膜层和所述衬底，以形成沟槽；
形成线氧化层于所述沟槽的底表面和侧壁上；
形成金属氮化层于所述沟槽中的线氧化层上；以及，
填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述沟槽填满，并将所述氮化掩膜层掩埋在内。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述氮化掩膜层和所述衬底之间还形成有垫氧化层。
3.如权利要求2所述的浅沟槽隔离结构的制造方法，其特征在于，所述氮化掩膜层的材质包括氮化硅或氮氧化硅，所述线氧化层、隔离氧化层和垫氧化层的材质包括二氧化硅，所述金属氮化层的材质包括氮化钛、氮化钴、氮化钨、氮化钽中的一种或多种。
4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在形成所述金属氮化层之前，先形成阻挡层于所述线氧化层上。
5.如权利要求4所述的浅沟槽隔离结构的制造方法，其特征在于，形成所述阻挡层的方法包括：化学气相沉积工艺，或者，去耦等离子体氮化和后续高温退火工艺，或者，将具有所述线氧化层的所述衬底放置于含氮环境中退火处理；形成所述金属氮化层的方法包括：化学气相沉积工艺或物理气相沉积工艺；填充所述隔离氧化层的方法包括：高深宽比工艺或高密度等离子体化学气相沉积工艺。
6.如权利要求1至5中任一项所述的浅沟槽隔离结构的制造方法，其特征在于，还包括：采用化学机械研磨工艺研磨所述隔离氧化层，并停止在所述氮化掩膜层的顶表面上；以及，去除所述氮化掩膜层。
7.一种浅沟槽隔离结构，其特征在于，包括：一具有沟槽的衬底；位于所述沟槽的底表面和侧壁上的线氧化层；位于所述线氧化层上的金属氮化层；以及，填充于所述沟槽中的隔离氧化层。
8.如权利要求7所述的浅沟槽隔离结构，其特征在于，所述线氧化层和隔离氧化层的材质包括二氧化硅，所述金属氮化层的材质包括氮化钛、氮化钴、氮化钨、氮化钽中的一种或多种。
9.如权利要求7所述的浅沟槽隔离结构，其特征在于，还包括位于所述线氧化层和所述金属氮化层之间的阻挡层。
10.一种半导体器件，其特征在于，包括：具有有源区的衬底和权利要求7至9中任一项所述的浅沟槽隔离结构，所述浅沟槽隔离结构围绕在所述有源区周围。
CN201811223106.2A 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法和半导体器件 Pending CN109524345A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811223106.2A CN109524345A (zh) 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811223106.2A CN109524345A (zh) 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法和半导体器件

Publications (1)

Publication Number Publication Date
CN109524345A true CN109524345A (zh) 2019-03-26

Family

ID=65772085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811223106.2A Pending CN109524345A (zh) 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法和半导体器件

Country Status (1)

Country Link
CN (1) CN109524345A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424977A (zh) * 2022-11-03 2022-12-02 广州粤芯半导体技术有限公司 浅沟槽隔离结构的制备方法及半导体结构的制备方法
WO2023283973A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构的制作方法
CN116525536A (zh) * 2023-06-30 2023-08-01 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法
CN117690954A (zh) * 2024-02-01 2024-03-12 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法
CN117747535A (zh) * 2024-02-21 2024-03-22 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029353A1 (en) * 2002-08-06 2004-02-12 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US20090267176A1 (en) * 2008-04-29 2009-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. A method for forming a multi-layer shallow trench isolation structure in a semiconductor device
CN101930940A (zh) * 2009-06-23 2010-12-29 无锡华润上华半导体有限公司 一种半导体浅沟槽隔离方法
CN106558527A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029353A1 (en) * 2002-08-06 2004-02-12 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US20090267176A1 (en) * 2008-04-29 2009-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. A method for forming a multi-layer shallow trench isolation structure in a semiconductor device
CN101930940A (zh) * 2009-06-23 2010-12-29 无锡华润上华半导体有限公司 一种半导体浅沟槽隔离方法
CN106558527A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023283973A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构的制作方法
CN115424977A (zh) * 2022-11-03 2022-12-02 广州粤芯半导体技术有限公司 浅沟槽隔离结构的制备方法及半导体结构的制备方法
CN116525536A (zh) * 2023-06-30 2023-08-01 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法
CN116525536B (zh) * 2023-06-30 2023-10-03 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法
CN117690954A (zh) * 2024-02-01 2024-03-12 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法
CN117690954B (zh) * 2024-02-01 2024-05-07 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法
CN117747535A (zh) * 2024-02-21 2024-03-22 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法
CN117747535B (zh) * 2024-02-21 2024-05-28 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法

Similar Documents

Publication Publication Date Title
CN109524345A (zh) 浅沟槽隔离结构及其制造方法和半导体器件
EP1464074B1 (en) Method for limiting divot formation in post shallow trench isolation processes
JP2804037B2 (ja) ドライエッチング方法
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US9437418B2 (en) Method for forming spacers for a transistor gate
US20040007170A1 (en) Method of fabricating a CMOS device with integrated super-steep retrograde twin wells using double selective epitaxial growth
US9780000B2 (en) Method for forming spacers for a transitor gate
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
US7456062B1 (en) Method of forming a semiconductor device
CN102203912B (zh) 改善p3i腔室中共形掺杂的方法
CN101620995A (zh) 栅极介质层及其制造方法、半导体器件及其制造方法
US9607840B2 (en) Method for forming spacers for a transistor gate
US9773674B2 (en) Method for forming patterns by implanting
US10446408B2 (en) Process for etching a SiN-based layer
US6583016B1 (en) Doped spacer liner for improved transistor performance
US20050101111A1 (en) SOI chip with mesa isolation and recess resistant regions
US9324803B2 (en) Superjunction power device and manufacturing method
CN107591323A (zh) 隔离结构的形成方法
CN101989576A (zh) 半导体器件的制作方法
KR20100079149A (ko) Ｓｔｉ구조에서의 실리콘 질화막 라이너 형성방법
JP2007149812A (ja) 半導体装置の製造方法
US7157349B2 (en) Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material
KR100499630B1 (ko) 반도체소자의 제조방법
US20080150028A1 (en) Zero interface polysilicon to polysilicon gate for semiconductor device
JP4302971B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190326

WD01 Invention patent application deemed withdrawn after publication