CN101989576A - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN101989576A CN101989576A CN2009100561236A CN200910056123A CN101989576A CN 101989576 A CN101989576 A CN 101989576A CN 2009100561236 A CN2009100561236 A CN 2009100561236A CN 200910056123 A CN200910056123 A CN 200910056123A CN 101989576 A CN101989576 A CN 101989576A
- Authority
- CN
- China
- Prior art keywords
- side wall
- wall layer
- etching
- grid
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的制作方法，所述半导体器件包括依次位于半导体衬底上的栅氧化层和栅极，位于栅极两侧的第一侧壁层和位于第一侧壁层外侧的第二侧壁层，关键在于，包括：刻蚀去除第二侧壁层；对第一侧壁层进行刻蚀，形成椎状。采用该方法相对扩大了栅极与栅极之间的开口大小，使层间介质层材料更容易沉积在栅极与栅极之间的区域，从而有效消除了层间介质层空隙填充问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制作方法。
背景技术
目前，在制造半导体器件时，可使用氮化硅在晶体管沟道中引发应力，从而调节沟道中载流子迁移率。所引发的应力取决于氮化硅本身的应力状态和相关的这部分沟道的相对位置。应力越大，沟道中载流子的迁移率越大。而且在后续工序中氮化硅还可以作为刻蚀终止层(etch stop layer)。
为了得到具有高张应力的氮化硅层的半导体器件，结合图1a和1b对现有技术中半导体器件的制作方法作详细说明。
如图1a所示，提供一半导体衬底100，在该半导体衬底100上形成半导体器件的有源区和隔离区。通过在半导体衬底100中注入杂质离子形成阱结构11，来定义有源区；在阱结构11之间制作浅沟槽隔离区(STI)12。
在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，然后对多晶硅层102进行刻蚀，形成多晶硅栅极。半导体衬底100可以为注入P型或N型杂质离子的硅衬底。
接下来在栅极两侧形成第一侧壁层103，具体为：可以通过化学气相沉积方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成第一侧壁层103，厚度约为几十纳米。
然后在第一侧壁层103的两侧形成第二侧壁层104，因为氮化物结构比较致密，在后续进行有源区注入时，有较高的抵挡注入离子渗入的能力，能够避免短沟道效应，所以第二侧壁层104一般为氮化物。
显然，为了在刻蚀形成侧壁层时，栅极免于等离子体的轰击，可以在形成栅极之后，在栅极表面沉积一层衬垫氧化层105，以保护栅极。
以栅极、第一侧壁层103及第二侧壁层104为屏蔽，进行有源区注入步骤，以形成源极和漏极106。
实施硅化物工艺(silicide process)，就是沉积镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，由于这些金属可以与硅反应，但是不会与硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)等反应，所以该工艺只会在露出的多晶硅栅极表面或者半导体衬底100表面，硅与沉积的金属反应形成硅化物层107，用于栅极或者源漏与其它半导体器件或者外部电路的电连接。本实施例中只在半导体衬底100表面形成硅化物层。
如图1b所示，对第二侧壁层104进行回刻(etch back)，去除第二侧壁层104，并在栅极、第一侧壁层103及硅化物层107的表面沉积具有应力的氮化硅层108。第二侧壁层104的去除，能够使具有应力的氮化硅层108更接近沟道，从而使沟道获得更大的应力，灵活地调节沟道中载流子迁移率。其中，沟道为半导体衬底中源极和漏极相对的区域。
现有技术中对第二侧壁层104进行回刻时，与刻蚀形成第二侧壁层104时采用的气体相同，为含氟类气体和氧气。含氟类气体主要用于刻蚀氮化物，氧气能够提高刻蚀反应速率，还可以控制消除刻蚀过程中产生的聚合物。
图1c为在上述结构基础上形成层间介质层(ILD)的结构示意图。图1c中所示ILD109为第一层ILD，充当了第一层金属与有源区之间的介质材料。后续会在该ILD上形成连接孔及沟槽(图中未显示)，连接孔和沟槽中有导电金属填充，即第一层金属，与有源区电性连接。需要注意的是，对于飞速发展的亚微米级的半导体器件，栅极与栅极之间的间距是很窄的，在120～160纳米，在栅极与栅极之间的区域填充ILD材料时，很容易导致材料填充不均匀，出现窟窿(void)缺陷，图1c中虚线框中即为出现的void缺陷。
发明内容
有鉴于此，本发明解决的技术问题是：在填充ILD材料时，栅极与栅极之间出现void缺陷。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种半导体器件的制作方法，所述半导体器件包括依次位于半导体衬底上的栅氧化层和栅极，位于栅极两侧的第一侧壁层和位于第一侧壁层外侧的第二侧壁层，包括：
刻蚀去除第二侧壁层；
对第一侧壁层进行刻蚀，形成椎状。
对第一侧壁层进行刻蚀时反应腔内的偏置电压为200～400伏。
所述第一侧壁层的刻蚀采用一氟甲烷，流量为100～300标准立方厘米每分钟sccm。
所述第一侧壁层的刻蚀进一步包括氧气和氦气；
所述氧气的流量为100～400sccm；所述氦气的流量为50～300sccm。
对第一侧壁层进行刻蚀时反应腔内的源功率为500～1000瓦。
对第一侧壁层进行刻蚀时反应腔内的压力为40～100豪托mT。
对第一侧壁层进行刻蚀时反应腔内的温度为20～100摄氏度。
对第一侧壁层进行刻蚀的时间为10～30秒。
由上述的技术方案可见，本发明在回刻氮化物之后，对第一侧壁层的形状进行修正，使第一侧壁层具有锥形的尖角形状，当ILD材料沉积在栅极与栅极之间时，相对扩大了栅极与栅极之间的开口大小，使ILD材料更容易沉积在栅极与栅极之间的区域，从而有效消除了层间介质层空隙填充(ILD gapfill)问题。
附图说明
图1a至图1c为现有技术中半导体器件的制作过程剖面示意图。
图2a至图2c为本发明半导体器件的制作过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明在回刻氮化物之后，对第一侧壁层的形状进行修正，使第一侧壁层具有锥形的尖角形状，当ILD材料沉积在栅极与栅极之间时，相对扩大了栅极与栅极之间的开口大小，使ILD材料更容易沉积在栅极与栅极之间的区域，从而有效消除了层间介质层空隙填充(ILD gap fill)问题。
本发明形成具有ILD的半导体器件的制作方法，下面结合图2a至2c进行详细说明。
如图2a所示，提供一半导体衬底100，在该半导体衬底100上形成半导体器件的有源区和隔离区。通过在半导体衬底100中注入杂质离子形成阱结构11，来定义有源区；在阱结构11之间制作STI12。
在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，然后对多晶硅层102进行刻蚀，形成多晶硅栅极。半导体衬底100可以为注入P型或N型杂质离子的硅衬底。
接下来在栅极两侧形成第一侧壁层103，可以通过化学气相沉积方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成第一侧壁层103，厚度约为几十纳米。
然后在第一侧壁层103的两侧形成第二侧壁层104，因为氮化物结构比较致密，在后续进行有源区注入时，有较高的抵挡注入离子渗入的能力，能够避免短沟道效应，所以第二侧壁层104一般为氮化物。
显然，为了在刻蚀形成侧壁层时，栅极免于等离子体的轰击，可以在形成栅极之后，在栅极表面沉积一层衬垫氧化层105，以保护栅极。
以栅极、第一侧壁层103及第二侧壁层104为屏蔽，进行有源区注入步骤，以形成源极和漏极106。
实施硅化物工艺，就是沉积镍、钛或者钴等任一种金属，由于这些金属可以与硅反应，但是不会与硅氧化物如二氧化硅、硅氮化物如氮化硅或者是硅氮氧化物等反应，所以该工艺只会在露出的多晶硅栅极表面或者半导体衬底100表面，硅与沉积的金属反应形成硅化物层107。本实施例中只在半导体衬底100表面形成硅化物层。
如图2b所示，对第二侧壁层104进行回刻，去除第二侧壁层104，并对第一侧壁层103的形状进行修正，使第一侧壁层103具有锥形的尖角形状。
对第二侧壁层104进行回刻，去除第二侧壁层104时，刻蚀气体主要采用三氟甲烷(CHF3)，利用其对氮化物和氧化物具有很高的刻蚀选择比，即刻蚀氮化物的速率相比于刻蚀氧化物的速率要大很多，流量为20～50标准立方厘米每分钟(sccm)，优选为25sccm、30sccm或35sccm。氧气流量控制在50～300sccm，优选为100sccm、120sccm或150sccm，能够提高刻蚀反应速率，还可以控制消除刻蚀过程中产生的聚合物。刻蚀在低压下进行，刻蚀反应腔内的压力为20～40毫托(mT)，优选为25mT、30mT或35mT。源功率用于提供等离子体的密度，刻蚀反应腔内的源功率在500～1000瓦，优选为600瓦、650瓦或700瓦。偏置电压为0，等离子体没有被加速，所以等离子体的物理轰击效果较弱，在去除第二侧壁层104的同时，尽量不损伤第一侧壁层103。去除第二侧壁层104所需要的时间依据其厚度的不同而定，一般在30～60秒，温度在20～100摄氏度，优选为40摄氏度、60摄氏度或70摄氏度。三氟甲烷与氧气相结合刻蚀去除第二侧壁层104，是本发明的一具体实施例，较佳地，刻蚀时同时还通入一氟甲烷(CH3F)和二氟甲烷(CH2F2)，流量分别为50～300sccm，50～200sccm，上述两种含氟气体虽然对氮化物和氧化物的刻蚀选择比不高，但是可以起到优化刻蚀效果的作用，所以一氟甲烷、二氟甲烷、三氟甲烷以及氧气结合刻蚀去除第二侧壁层104是本发明的优选实施例。
第二侧壁层104经过刻蚀去除后，露出第一侧壁层103，接着对第一侧壁层103的形状进行修正。由于本步骤只去除部分氧化物，所以刻蚀的程度要小一些，刻蚀反应腔内的压力为40～100mT，优选为45mT、50mT或60mT，所以相对于刻蚀去除第二侧壁层104，等离子体的碰撞能量比较低。这样在设置偏置电压的同时，氧化物不至于被严重刻蚀，偏置电压在200～400伏，优选为250伏、300伏或350伏。该步骤中偏置电压的设置比较关键，用于控制等离子体刻蚀的方向性，偏置电压会加速等离子体中的离子，对第一侧壁层103进行轰击，将第一侧壁层103的形状修正为椎状。源功率用于提供等离子体的密度，刻蚀反应腔内的源功率在500～1000瓦，优选为400瓦、500瓦或600瓦。本步骤所采用的气体主要是一氟甲烷，另外加有氧气和氦气。各气体的流量分别为：一氟甲烷为100～300sccm，优选为150sccm、200sccm或250sccm；氧气的流量为100～400sccm，优选为150sccm、200sccm或250sccm；氦气的流量为50～300sccm，优选为100sccm、150sccm或200sccm。一氟甲烷对氧化物的刻蚀速率比较慢，所以用于在一定时间内将第一侧壁层103的形状刻蚀成椎状；氧气能够提高刻蚀反应速率，还可以控制消除刻蚀过程中产生的聚合物；氦气作为稀释气体，用于防止只有一氟甲烷存在的情况下，对第一侧壁层103刻蚀过于严重。将第一侧壁层103进行刻蚀，形成椎状的时间相对较短，一般为10～30秒，温度在20～100摄氏度，优选为40摄氏度、60摄氏度或70摄氏度。
接下来在栅极、第一侧壁层103及硅化物层107的表面沉积具有应力的氮化硅层108。由于第一侧壁层103的形状刻蚀成椎状，所以沉积的具有应力的氮化硅层108也是呈倾斜状覆盖第一侧壁层103，并且第二侧壁层104的去除，能够使具有应力的氮化硅层108更接近沟道，从而使沟道获得更大的应力，灵活地调节沟道中载流子迁移率。
图2c为在上述结构基础上形成ILD的结构示意图。从图2c中可以看出，经过本发明对侧壁层的调整，使第一侧壁层103具有锥形的尖角形状，当ILD材料沉积在栅极与栅极之间时，相对扩大了栅极与栅极之间的开口大小，使ILD材料更容易沉积在栅极与栅极之间的区域，从而有效消除了ILD gap fill问题。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种半导体器件的制作方法，所述半导体器件包括依次位于半导体衬底上的栅氧化层和栅极，位于栅极两侧的第一侧壁层和位于第一侧壁层外侧的第二侧壁层，其特征在于，包括：
刻蚀去除第二侧壁层；
对第一侧壁层进行刻蚀，形成椎状。
2.如权利要求1所述的方法，其特征在于，对第一侧壁层进行刻蚀时反应腔内的偏置电压为200～400伏。
3.如权利要求1所述的方法，其特征在于，所述第一侧壁层的刻蚀采用一氟甲烷，流量为100～300标准立方厘米每分钟sccm。
4.如权利要求3所述的方法，其特征在于，所述第一侧壁层的刻蚀进一步包括氧气和氦气；
所述氧气的流量为100～400sccm；所述氦气的流量为50～300sccm。
5.如权利要求1所述的方法，其特征在于，对第一侧壁层进行刻蚀时反应腔内的源功率为500～1000瓦。
6.如权利要求1所述的方法，其特征在于，对第一侧壁层进行刻蚀时反应腔内的压力为40～100豪托mT。
7.如权利要求1所述的方法，其特征在于，对第一侧壁层进行刻蚀时反应腔内的温度为20～100摄氏度。
8.如权利要求1所述的方法，其特征在于，对第一侧壁层进行刻蚀的时间为10～30秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100561236A CN101989576A (zh) | 2009-08-07 | 2009-08-07 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100561236A CN101989576A (zh) | 2009-08-07 | 2009-08-07 | 半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101989576A true CN101989576A (zh) | 2011-03-23 |
Family
ID=43746038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100561236A Pending CN101989576A (zh) | 2009-08-07 | 2009-08-07 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101989576A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943462A (zh) * | 2014-04-28 | 2014-07-23 | 上海华力微电子有限公司 | 针对薄膜沉积产生负载效应的消除方法 |
| CN104037084A (zh) * | 2013-03-05 | 2014-09-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104078361A (zh) * | 2013-03-29 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制造方法 |
| CN106816469A (zh) * | 2015-11-30 | 2017-06-09 | 台湾积体电路制造股份有限公司 | 用于制造一半导体结构的方法 |
-
2009
- 2009-08-07 CN CN2009100561236A patent/CN101989576A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037084A (zh) * | 2013-03-05 | 2014-09-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104078361A (zh) * | 2013-03-29 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制造方法 |
| CN103943462A (zh) * | 2014-04-28 | 2014-07-23 | 上海华力微电子有限公司 | 针对薄膜沉积产生负载效应的消除方法 |
| CN106816469A (zh) * | 2015-11-30 | 2017-06-09 | 台湾积体电路制造股份有限公司 | 用于制造一半导体结构的方法 |
| US10811423B2 (en) | 2015-11-30 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company Limited | Method of fabricating semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9437418B2 (en) | Method for forming spacers for a transistor gate | |
| KR100899393B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20100193898A1 (en) | Method for forming trench isolation using gas cluster ion beam processing | |
| US9997351B2 (en) | Apparatus and techniques for filling a cavity using angled ion beam | |
| US9780000B2 (en) | Method for forming spacers for a transitor gate | |
| CN107851577B (zh) | 衬底接触蚀刻工艺 | |
| CN102203912B (zh) | 改善p3i腔室中共形掺杂的方法 | |
| US7816209B2 (en) | Method for fabricating semiconductor device | |
| KR101891832B1 (ko) | 스플리트 게이트 비휘발성 메모리 셀의 제조에 유용한 반도체 구조 제조 방법 | |
| CN101989576A (zh) | 半导体器件的制作方法 | |
| TWI607573B (zh) | 半導體結構的製造方法 | |
| CN102034704B (zh) | 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 | |
| CN108010835B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106328707A (zh) | 晶体管及其制作方法 | |
| TWI241660B (en) | Method of forming polysilicon gate structures with specific edge profiles for optimization of LDD offset spacing | |
| US10446408B2 (en) | Process for etching a SiN-based layer | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN103531454B (zh) | 半导体器件制造方法 | |
| US20140011303A1 (en) | Method of manufacturing semiconductor device | |
| CN104465487A (zh) | 浅沟道隔离结构的制作方法 | |
| CN109427540A (zh) | 半导体器件及其形成方法 | |
| CN102054769B (zh) | 互补型金属氧化物半导体结构的形成方法 | |
| CN102054778B (zh) | 互补金属氧化物半导体结构的制作方法 | |
| CN102376573B (zh) | Nmos晶体管及其形成方法 | |
| US11393689B2 (en) | Method for forming spacers of a transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110323 |