CN104465487A - 浅沟道隔离结构的制作方法 - Google Patents

浅沟道隔离结构的制作方法 Download PDF

Info

Publication number
CN104465487A
CN104465487A CN201310435720.6A CN201310435720A CN104465487A CN 104465487 A CN104465487 A CN 104465487A CN 201310435720 A CN201310435720 A CN 201310435720A CN 104465487 A CN104465487 A CN 104465487A
Authority
CN
China
Prior art keywords
shallow trench
isolation structure
manufacture method
trench isolation
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310435720.6A
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310435720.6A priority Critical patent/CN104465487A/zh
Publication of CN104465487A publication Critical patent/CN104465487A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟道隔离结构的制作方法，包括：在半导体衬底形成氧化层和氮化层，并刻蚀形成浅沟道隔离凹槽；对的浅沟道隔离凹槽两侧氮化层进行刻蚀；通过倾斜角度在所述浅沟道隔离凹槽的侧壁上方注入离子；在所述浅沟道隔离凹槽表面形成衬氧化层；并填充隔离材料，进行平坦化处理。通过离子注入，增加AA区顶角处的离子掺杂浓度，避免后续工艺中硼离子的损失，改善双峰颈结效应，最终提高器件的性能。

Description

浅沟道隔离结构的制作方法
技术领域
本发明涉及半导体集成电路及其制造领域，特别涉及一种浅沟道隔离结构的制作方法。
背景技术
在各种元件隔离技术中，局部硅氧化方法（LOCOS）和浅沟道隔离是最常被采用的两种技术，尤其后者因具有隔离区域小和完成后仍保持基底平坦性等优点，更是近来颇受重视的半导体制造技术。
图1a到1f是传统技术中制造浅沟道隔离结构的主要工艺步骤的结构示意图。首先，请参照图1a，在一硅衬底10表面上，依次形成一垫氧化硅层11，及一氮化硅层12。之后，在氮化硅层12上涂覆一光阻层13，经过曝光与刻蚀形成图案化的光阻层，露出预形成浅沟道隔离的部分。接着，利用图案化的光阻层为掩膜，依次刻蚀氮化硅层12和垫氧化硅层11。
接下来，请参照图1b，在剥除光阻层13后，以氮化硅层12和垫氧化硅层11为掩膜，刻蚀暴露出的硅衬底10而形成沟槽20，用以定义器件的主动区（activearea，AA区）。
接下来，请参照图1c，实施一热氧化工艺，以在沟槽02的表面生成一薄氧化硅当作衬氧化硅层14。
接下来，请参照图1d，利用化学气相沉积法在氮化硅层12上形成一氧化硅层15，并填满沟槽20。然后，施行化学机械研磨工艺，去除氮化硅层12上多余的氧化硅层15，以形成表面平坦的浅沟道隔离凹槽结构30。最后，去除氮化硅层12和垫氧化硅层11，以完成浅沟道隔离制程，得到如图1e所示的结构。
然而，因为在氧化生成衬氧化硅层14时，应力会集中在曲率半径小的区域，而沟槽20的顶部两侧为一曲率半径小的尖角，所以氧化硅在沟槽20顶部两侧的地方成长速度较慢，使得所形成的衬氧化层的厚度较薄。并且由于浅沟道隔离区30和垫氧化层11的性质相近，因此当以刻蚀液浸泡去除垫氧化层11时，不可避免地也会侵蚀到器件隔离区30，而使沟道20顶部两侧衬氧化层比较薄的地方暴露出来，并在附近造成凹陷，如图1f所述。
在后续器件的制作过程中，形成LDD步骤中掺杂的硼离子，在AA区顶角处的扩散比较快，会造成该处的硼离子的浓度过低。并且在形成栅极氧化层和栅极导电层时，沉积于凹陷处的导电层不易去除，而易造成相邻的晶体管的短路。此外，由于沟槽20顶部两侧的栅极氧化层较其他地方薄，因而形成一寄生的晶体管，此现象相当于两个具有不同厚度的栅极氧化层的晶体管并联。当电流通过此寄生晶体管时，由于沟槽20顶部两侧的曲率半径小，会造成电场集中，而导致穿遂电流的增加，使顶部两侧处的栅极氧化层的绝缘性质变差，因而造成不正常的器件性质，例如使Id与Vg的I-V曲线中产生双峰（double hump）的颈结效应（kink effect）。
发明内容
本发明提供了一种浅沟道隔离结构的制作方法，以改善在现有技术中由于浅沟道隔离结构制作过程中造成凹陷而产生的双峰颈结效应，提高器件的性能。
本发明提供的浅沟道隔离结构的制作方法，包括：
提供一半导体衬底，在其上依次形成氧化层和氮化层；
对所述氮化层、氧化层及半导体衬底进行刻蚀，形成浅沟道隔离凹槽；
从所述浅沟道隔离凹槽两侧对氮化层进行刻蚀，露出部分氧化层；
进行离子注入，将离子束以倾斜的角度注入所述浅沟道隔离凹槽的侧壁上方；
在所述浅沟道隔离凹槽表面形成衬氧化层；
在所述浅沟道隔离凹槽中填充隔离材料，并进行平坦化处理。
进一步的，所述氧化层为氧化硅和氮氧化硅中的一种或其组合，所述氮化层为氮化硅和氮氧化硅中的一种或其组合。
进一步的，在对所述浅沟道隔离凹槽两侧的氮化层进行刻蚀的步骤中，两侧氮化层的刻蚀宽度均为3nm～10nm。
进一步的，在所述进行离子注入步骤中，注入的离子为锑和碳。
进一步的，所述锑可以用硼、铟、或BF2等代替。
进一步的，所述碳可以用氮代替。
进一步的，所述离子注入的能量为3Kev～30Kev。
进一步的，所述离子注入的剂量为1E15/cm3～1E16/cm2。
进一步的，所述倾斜的角度为10°～35°。
进一步的，所述隔离材料的材质为氧化硅。
与现有技术相比，本发明具有以下优点：
本发明提供的浅沟道隔离结构的制作方法中，通过倾斜角度在浅沟道隔离凹槽的侧壁上方注入锑离子和碳离子，增加AA区顶角处的离子掺杂浓度，避免后续工艺中硼离子的损失，改善双峰颈结效应，最终提高器件的性能。
附图说明
图1a～1f为传统技术中制造浅沟道隔离结构的主要工艺步骤的结构示意图
图2为现有技术中本发明一实施例所提供浅沟道隔离结构的制作方法的流程图。
图3～8为本发明一实施例所提供的浅沟道隔离结构的制作方法的各步骤的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图2为本发明一实施例所提供的浅沟道隔离结构的制作方法的流程图，如图1所示，本发明提出的一种浅沟道隔离结构的制作方法，包括以下步骤：
步骤S01：提供一半导体衬底，在其上依次形成氧化层和氮化层；
步骤S02：对所述氮化层、氧化层及半导体衬底进行刻蚀，形成浅沟道隔离凹槽；
步骤S03：从所述浅沟道隔离凹槽两侧对氮化层进行刻蚀，露出部分氧化层；
步骤S04：进行离子注入，将离子束以倾斜的角度注入所述浅沟道隔离凹槽的侧壁上方；
步骤S05：在所述浅沟道隔离凹槽表面形成衬氧化层；
步骤S06：在所述浅沟道隔离凹槽中填充隔离材料，并进行平坦化处理。
图3～8为本发明一实施例提供的NMOS晶体管制造方法的各步骤结构示意图，请参考图2所示，并结合图3～图8，详细说明本发明提出的浅沟道隔离结构的制作方法：
步骤S01：提供一半导体衬底100，在其上依次形成氧化层101和氮化层102，如图3所示。
在本实施例中所述半导体衬底100可以是硅衬底、锗硅衬底或绝缘体上硅（SOI），或本领域技术人员公知的其他半导体衬底；所述氧化层101为氧化硅和氮氧化硅中的一种或其组合；所述氮化层102为氮化硅和氮氧化硅中的一种或其组合；所述氧化层101采用热氧化法形成、常压化学气相沉积法或低压化学气相沉积法沉积而成，较佳的方法为热氧化法，所述氮化层102采用低压化学气相沉积法，或其他已知的方法形成。
步骤S02：对所述氮化层102、氧化层101及半导体衬底100进行刻蚀，形成浅沟道隔离凹槽200，如图4所示。
在所述氮化层102上沉积一层光刻胶，通过曝光与显影，形成图形化的光刻胶，暴露出预形成浅沟道隔离凹槽的部分，以图形化的光刻胶为掩膜，依次刻蚀掉所述氮化层102、氧化层101以及部分半导体衬底100，形成浅沟道隔离凹槽200，用以定义器件的主动区（active area，AA区）。
步骤S03：从所述浅沟道隔离凹槽200两侧对氮化层102进行刻蚀，露出部分氧化层101，如图5所示。
形成所述浅沟道隔离凹槽200之后，对所述氮化层102进行回拉（pull back），即从所述浅沟道隔离凹槽200两侧对氮化层102进行刻蚀，扩大氮化层浅沟道隔离凹槽的宽度，暴露出部分氧化层101。所述浅沟道隔离凹槽200两侧氮化层的刻蚀宽度均为3nm～10nm。
步骤S04：进行离子注入，将离子束以倾斜的角度注入所述浅沟道隔离凹槽200的侧壁上方，如图6所示。
本实施例中，将离子束以倾斜的角度注入所述浅沟道隔离凹槽200的侧壁上方，所述注入的离子为锑（Sb）和碳（C），两者不分先后，分别注入到所述浅沟道隔离凹槽200的侧壁上方。所述锑可以用硼、铟、或BF2等代替，所述碳可以用氮代替。所述离子注入的能量为3Kev～30Kev，离子注入的剂量为1E15/cm3～1E16/cm3，所述倾斜的角度为10°～35°。为了使浅沟道隔离凹槽200的侧壁两侧都进行离子注入，从两个方向进行离子注入，分别与所述氮化硅102平面的夹角为10°～35°。
本发明中，通过倾斜角度的离子注入，提高浅沟道隔离凹槽两侧的103处离子掺杂浓度，即提高AA区顶角103处的离子掺杂浓度。
步骤S05：在所述浅沟道隔离凹槽200表面形成衬氧化层104，如图7所示。
本步骤中，实施热氧化工艺，以在沟槽200的表面形成一薄氧化硅当作衬氧化层104。
步骤S06：在所述浅沟道隔离凹槽200中填充隔离材料105，并进行平坦化处理，如图8所示。
本实施例中，采用高密度电浆化学气相沉积法、电子回旋加速共振（ECR）等离子体化学气相沉积、常压化学气相沉积，或本领域技术人员公知的其他技术方法来沉积隔离材料，所述隔离材料105填满所述浅沟道隔离凹槽200，在本实施例中所述隔离材料105的材质为氧化硅。在其他实施例中可以根据应用或设备配置进行变通，比如ON（二氧化硅-氮化硅）或者ONO（二氧化硅-氮化硅-二氧化硅）结构等。
然后，利用化学机械研磨的方法进行平坦化，去除所述氮化层102上多余的隔离材料105，以形成表面平坦的浅沟道隔离结构。
接着去除所述氮化层、氧化层，以完成浅沟道隔离结构的制程，然后进行后续的工艺制作。
综上所述，本发明提供的浅沟道隔离结构的制作方法中，通过倾斜角度在浅沟道隔离凹槽的侧壁上方注入锑离子和碳离子，增加AA区顶角处的离子掺杂浓度，避免后续工艺中硼离子的损失，改善双峰颈结效应，最终提高器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种浅沟道隔离结构的制作方法，其特征在于，包括：
提供一半导体衬底，在其上依次形成氧化层和氮化层；
对所述氮化层、氧化层及半导体衬底进行刻蚀，形成浅沟道隔离凹槽；
从所述浅沟道隔离凹槽两侧对氮化层进行刻蚀，露出部分氧化层；
进行离子注入，将离子束以倾斜的角度注入所述浅沟道隔离凹槽的侧壁上方；
在所述浅沟道隔离凹槽表面形成衬氧化层；
在所述浅沟道隔离凹槽中填充隔离材料，并进行平坦化处理。
2.如权利要求1所述的浅沟道隔离结构的制作方法，其特征在于，所述氧化层为氧化硅和氮氧化硅中的一种或其组合，所述氮化层为氮化硅和氮氧化硅中的一种或其组合。
3.如权利要求1所述的浅沟道隔离结构的制作方法，其特征在于，在对所述浅沟道隔离凹槽两侧的氮化层进行刻蚀的步骤中，两侧氮化层的刻蚀宽度均为3nm～10nm。
4.如权利要求1所述的浅沟道隔离结构的制作方法，其特征在于，在所述进行离子注入步骤中，注入的离子为锑和碳。
5.如权利要求4所述的浅沟道隔离结构的制作方法，其特征在于，所述锑可以用硼、铟、或BF2等代替。
6.如权利要求4所述的浅沟道隔离结构的制作方法，其特征在于，所述碳可以用氮代替。
7.如权利要求4所述的浅沟道隔离结构的制作方法，其特征在于，所述离子注入的能量为3Kev～30Kev。
8.如权利要求7所述的浅沟道隔离结构的制作方法，其特征在于，所述离子注入的剂量为1E15/cm3～1E16/cm2。
9.如权利要求8所述的浅沟道隔离结构的制作方法，其特征在于，所述倾斜的角度为10°～35°。
10.如权利要求1至9中任意一项所述的浅沟道隔离结构的制作方法，其特征在于，所述隔离材料的材质为氧化硅。
CN201310435720.6A 2013-09-23 2013-09-23 浅沟道隔离结构的制作方法 Pending CN104465487A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310435720.6A CN104465487A (zh) 2013-09-23 2013-09-23 浅沟道隔离结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310435720.6A CN104465487A (zh) 2013-09-23 2013-09-23 浅沟道隔离结构的制作方法

Publications (1)

Publication Number Publication Date
CN104465487A true CN104465487A (zh) 2015-03-25

Family

ID=52911329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310435720.6A Pending CN104465487A (zh) 2013-09-23 2013-09-23 浅沟道隔离结构的制作方法

Country Status (1)

Country Link
CN (1) CN104465487A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158720A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN107785372A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN111211039A (zh) * 2019-01-18 2020-05-29 合肥晶合集成电路有限公司 沟槽隔离结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150237A (en) * 1999-10-18 2000-11-21 United Silicon Inc. Method of fabricating STI
US20020182826A1 (en) * 2001-05-29 2002-12-05 Shui-Ming Cheng Fabrication method for a shallow trench isolation structure
US20040266199A1 (en) * 2003-06-30 2004-12-30 Lee Keun Woo Method of manufacturing flash memory device
US20050012173A1 (en) * 2003-07-14 2005-01-20 Yi-Ming Sheu Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN101621029B (zh) * 2008-07-03 2011-01-12 中芯国际集成电路制造(上海)有限公司 有选择的反窄宽度效应的dram单元结构及其生成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150237A (en) * 1999-10-18 2000-11-21 United Silicon Inc. Method of fabricating STI
US20020182826A1 (en) * 2001-05-29 2002-12-05 Shui-Ming Cheng Fabrication method for a shallow trench isolation structure
US20040266199A1 (en) * 2003-06-30 2004-12-30 Lee Keun Woo Method of manufacturing flash memory device
US20050012173A1 (en) * 2003-07-14 2005-01-20 Yi-Ming Sheu Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN101621029B (zh) * 2008-07-03 2011-01-12 中芯国际集成电路制造(上海)有限公司 有选择的反窄宽度效应的dram单元结构及其生成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158720A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN107785372A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN111211039A (zh) * 2019-01-18 2020-05-29 合肥晶合集成电路有限公司 沟槽隔离结构及其形成方法

Similar Documents

Publication Publication Date Title
CN100461430C (zh) 半导体结构及其形成方法
US8445356B1 (en) Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same
US20070215936A1 (en) Diffusion topography engineering for high performance CMOS fabrication
CN104241250B (zh) 用于形成接触件的掺杂保护层
JP2006032946A (ja) 半導体装置及びその製造方法
KR20050011881A (ko) 수직 이중 채널을 갖는 ｓｏｉ 트랜지스터의 제조 방법 및그에 따른 구조
US20160372360A1 (en) Semiconductor structure with junction leakage reduction
US20060240636A1 (en) Trench isolation methods of semiconductor device
US20170178968A1 (en) Method and device to improve shallow trench isolation
CN105655284A (zh) 沟槽隔离结构的形成方法
CN106960795B (zh) Pmos晶体管的形成方法
JP2001332615A (ja) 半導体素子の製造方法
CN104465487A (zh) 浅沟道隔离结构的制作方法
US20160322476A1 (en) Method of manufacturing a fin field effect transistor
JPH05206459A (ja) 半導体装置およびその製造方法
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN108074974B (zh) 半导体装置的形成方法
CN106856190A (zh) 半导体结构的形成方法
CN103367226B (zh) 半导体器件制造方法
TWI539559B (zh) 記憶元件及其製造方法
KR20050007637A (ko) 반도체 소자의 트랜지스터 제조방법
JP4178296B2 (ja) 半導体装置及びその製造方法
CN110098150B (zh) 半导体结构及其形成方法
CN111415936A (zh) Nand闪存的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325