CN111415936A - Nand闪存的制作方法 - Google Patents

Nand闪存的制作方法 Download PDF

Info

Publication number
CN111415936A
CN111415936A CN202010345512.7A CN202010345512A CN111415936A CN 111415936 A CN111415936 A CN 111415936A CN 202010345512 A CN202010345512 A CN 202010345512A CN 111415936 A CN111415936 A CN 111415936A
Authority
CN
China
Prior art keywords
isolation
substrate
gate
nand flash
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010345512.7A
Other languages
English (en)
Inventor
刘涛
巨晓华
王奇伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010345512.7A priority Critical patent/CN111415936A/zh
Publication of CN111415936A publication Critical patent/CN111415936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种NAND闪存的制作方法，首先在所述衬底上形成栅极材料层，然后依次刻蚀所述栅极材料层和所述衬底，形成栅极和隔离沟槽，接着在所述隔离沟槽中填充隔离材料，形成隔离结构；之后对所述衬底进行p型离子注入。本发明在形成隔离结构后，通过P型离子注入，提高有源区边缘顶角位置处的P型离子的掺杂浓度，补充沟槽隔离工艺中P型离子的损失，改善双峰效应，提高器件的性能。

Description

NAND闪存的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种NAND闪存的制作方法。
背景技术
NAND闪存(NAND flash)是一种非易失闪存，主要功能是存储资料， 具较高的存储单元密度，写入和擦除速度快，同时NAND闪存的存储单元 尺寸几乎是NOR闪存的存储单元尺寸的一半，可以在给定的模具尺寸内提 供更高的容量，所以广泛的应用于数据中心、个人电脑、手机、智能终 端、消费电子等各个领域，而且仍然呈现需求不断增长的局面。
现有NAND闪存制程中，一般采用浅沟槽隔离(STI)工艺定义出有源 区(AA)，特别是对于NAND闪存中高压NMOS器件的制备，由于受到浅 沟槽隔离结构的影响，衬底P阱(PWell)区中掺杂的硼(B)容易在有源 区的边缘析出，有源区的边缘位置处的P型离子掺杂浓度要小于有源区中间 区域的硼离子掺杂浓度，使最终形成的NMOS器件存在双峰效应。由于双 峰效应的产生会使NAND flash器件出现明显的漏电现象，进而直接导致器 件失效，因此双峰现象在晶体管的工艺要求上应尽量避免。
发明内容
本发明的目的在于提供一种NAND闪存的制作方法，以改善双峰效应， 提高器件的性能。
为达到上述目的，本发明提供一种NAND闪存的制作方法，包括：
提供衬底，并在所述衬底上形成栅极材料层；
依次刻蚀所述栅极材料层和所述衬底，形成栅极和隔离沟槽；
在所述隔离沟槽中填充隔离材料，形成隔离结构；以及，
对所述衬底进行p型离子注入。
可选的，所述p型离子为硼离子。
可选的，注入所述硼离子的能量为100Kev～20Kev，注入所述硼离子 的剂量为1E15/cm2～1E16/cm2。
可选的，所述p型离子的注入角度为10℃～65℃。
可选的，所述隔离材料覆盖部分厚度的所述栅极。
可选的，在所述隔离沟槽中填充隔离材料包括：
在所述隔离沟槽中填充隔离材料，所述隔离材料覆盖所述栅极；
对所述隔离材料进行回刻，以暴露出部分厚度的所述栅极。
可选的，在所述衬底上形成栅极材料层之前包括：在所述衬底上形成 氧化层。
可选的，所述隔离材料包括氧化硅、氮化硅或氮氧化硅中的至少一种。
可选的，所述隔离结构为浅沟槽隔离结构。
可选的，所述栅极的材质为多晶硅。
综上，本发明提供的NAND闪存的制作方法，首先在所述衬底上形成 栅极材料层，然后依次刻蚀所述栅极材料层和所述衬底，形成栅极和隔离 沟槽，接着在所述隔离沟槽中填充隔离材料，形成隔离结构；之后对所述 衬底进行p型离子注入。本发明在形成隔离结构后，通过P型离子注入， 提高有源区边缘顶角位置处的P型离子的掺杂浓度，补充沟槽隔离工艺中 P型离子的损失，改善双峰效应，提高器件的性能。
附图说明
图1A至图1E为一种NAND闪存的制作方法所对应的各步骤的结构示 意图；
图2为本发明一实施例提供的NAND闪存的制作方法的流程示意图；
图3A至图3E为本发明一实施例中NAND闪存的制作方法所对应的各 步骤的结构示意图；
其中，附图标记为：
100、200-衬底；
101′、201′-氧化层；
101、201-栅氧化层；
102′、202′-栅极材料层；
102、202-栅极；
110、210-隔离沟槽；
111、211-隔离材料；
120、220-隔离结构。
具体实施方式
由背景技术可知，在现有NAND flash制程中，由于受到浅沟槽隔离结 构的影响，所述衬底100内P阱在有源区的边缘顶角位置处的P型离子掺 杂浓度要小于有源区中间区域的P型离子掺杂浓度。所述P阱会对最后形 成的NAND闪存(例如HVNMOS)器件的阈值电压进行调节，由于在有 源区的边缘顶角位置处的P型离子掺杂浓度较小，有源区边缘顶角位置处 的阈值电压变小，即在有源区边缘顶角位置处会形成一个阀值电压较小的 寄生NMOS器件。阈值电压的变小，会使有源区边缘顶角处的漏电增大， 且由于寄生NMOS器件的存在，最后在NMOS器件开启过程中，寄生 NMOS器件会先开启，形成一个电流峰，接着当栅极电压到达有源区中间 区域的NMOS器件的开启电压时，有源区中间区域的NMOS器件开启， 形成第二电流峰，即产生双峰(double hump)效应，从而导致器件功耗高， 器件稳定性差。
为解决上述问题，现有技术常用的方法是在隔离沟槽刻蚀后进行离子 注入(corner IMP)来补充析出的硼离子。具体的，首先，在所述衬底100 上形成氧化层101′和栅极材料层102′，如图1A所示；然后，依次刻蚀所述 栅极材料层102′和所述氧化层101′，形成栅极102、栅氧化层101和隔离沟槽 110，如图1B所示；接着，对所述衬底100进行P型离子注入，如图1C所示； 之后，在所述隔离沟槽110中填充隔离材料111并回刻形成隔离结构120，如 图1D和图1E所示。
由于上述改善双峰效应的方法是在隔离沟槽刻蚀后，填充隔离材料之 前进行P型离子注入，如图1C所示，P型离子注入区域包括整个隔离沟槽的 表面(图中粗线位置)，这种P型离子注入方法会导致高压NMOS的击穿电 压(Break down)明显降低，有时会低于需求的下限，影响NAND flash器 件的性能。
本发明的核心思想在于提供一种NAND闪存的制作方法，首先在所述 衬底上形成栅极材料层，然后依次刻蚀所述栅极材料层和所述衬底，形成 栅极和隔离沟槽，接着在所述隔离沟槽中填充隔离材料，形成隔离结构； 之后对所述衬底进行p型离子注入。本发明在形成隔离结构后，通过P型 离子注入，提高有源区边缘顶角位置处的P型离子的掺杂浓度，补充沟槽 隔离工艺中P型离子的损失，改善双峰效应，提高器件的性能。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的 内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术 人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时， 为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的 限定。
图2为本实施例所提供的一种NAND闪存的制作方法的流程示意图， 如图2所示，本实施例提出的一种NAND闪存的制作方法，包括以下步 骤：
步骤S01：提供衬底，并在所述衬底上形成栅极材料层；
步骤S02：依次刻蚀所述栅极材料层和所述衬底，形成栅极和隔离沟 槽；
步骤S03：在所述隔离沟槽中填充隔离材料，形成隔离结构；以及
步骤S04：对所述衬底进行p型离子注入。
图3A至图3E为本发明一实施例中NAND闪存的制作方法所对应的各 步骤的结构示意图。请参考图2所示，并结合图3A至图3E，详细说明本 发明提出的NAND闪存的制作方法。
参考图3A所示，执行步骤S01，提供衬底200，并在所述衬底200上 形成栅极材料层202′。具体的，首先提供衬底200，所述衬底200可以为 单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V 族化合物。本实施例中所述衬底200仅以采用硅衬底为例，此处仅为示 例，本发明并不限于此。较佳的，所述衬底200中形成有深阱，例如所述 深阱的掺杂类型为P型。
然后，在所述衬底200上形成氧化层201′，可以采用热氧化(湿氧化 或者干氧化)工艺、原位蒸汽产生工艺(ISSG)、化学气相沉积(CVD) 工艺或原子层沉积工艺等工艺在所述衬底100的表面上形成氧化层201′， 所述氧化层201′的材质可以为二氧化硅(SiO2)、氮氧化硅(SiOxNy)或氮 化硅(SixN)等，厚度可以为2nm～30nm。
接着，通过化学气相沉积工艺在所述氧化层201′上形成栅极材料层 202′，例如所述栅极材料层202′可以为多晶硅层，厚度范围可以为 500nm～1500nm，如500nm、800nm、1000nm、1200nm或1500nm等。咋 本发明其他实施例中，在所述栅极材料层202′上还形成有氮化硅层，作为 刻蚀所述栅极材料层202′的硬掩膜层。
参考图3B所示，执行步骤S02，依次刻蚀所述栅极材料层202′和所述 衬底200，在所述衬底200上形成栅极202和隔离沟槽210。具体的，首先， 在所述栅极材料层202′上形成光刻胶层(图中未示出)；对所述光刻胶层进 行曝光和显影处理，形成与隔离沟槽对应的图案化的光刻胶层；然后，以 图案化的光刻胶层为掩模，刻蚀所述栅极材料层202′，直至所述隔离凹槽 所述对应的图案转移到所述栅极材料层202′中，即形成与所述隔离沟槽对 应的栅极202，接着，采用灰化工艺或者化学试剂去除工艺去除剩余的光 刻胶层。例如可以采用干法刻蚀工艺刻蚀所述栅极材料层202′，从而形成 栅极202，其具体工艺对于本领域技术人员是熟知的，在此不再赘述。
之后，以所述栅极202为掩模，刻蚀所述氧化层201′和所述衬底200， 形成栅氧化层201和隔离沟槽210。对所述氧化层201′和所述衬底200的 刻蚀例如可以采用等离子干法刻蚀，其中刻蚀气体优选为四氟化碳(CF4)， 压力优选为5mt-30mt，例如15mt，20mt，30mt等；功率优选为400W-800W， 例如500W，600W，700W等；气体流量优选为50-200sccm，例如80sccm， 100sccm，150sccm等。
参考图3C和图3D所示，执行步骤S03，在所述隔离沟槽210中填充 隔离材料211，以形成隔离结构220。具体的，首先，在所述隔离沟槽210 中填充隔离材料211，使所述隔离材料211覆盖所述栅极202，所述隔离材 料211为可以为氧化硅、氮化硅或氮氧化硅中的一种或几种，例如可以采 用高密度电浆化学气相沉积法、电子回旋加速共振(ECR)等离子体化学气 相沉积、常压化学气相沉积或本领域技术人员公知的其他技术方法来沉积 隔离材料。然后，对所述隔离材料211进行回刻，以暴露出部分厚度的所 述栅极202，优选的，先通过化学机械研磨(CMP)工艺对所述隔离材料 211进行平坦化处理，使所述隔离材料211上表面与所述栅极202的上表面 齐平，接着，通过干法刻蚀工艺刻蚀所述隔离材料211，使所述隔离材料 211的上表面低于所述栅极102的上表面，以暴露出部分厚度的所述栅极 202。
本实施例中所述隔离结构可以为浅沟槽隔离结构，通过以上工艺形成 隔离结构220，但由于受到隔离结构的影响，所述衬底200内P阱在有源 区的边缘顶角位置处的P型离子掺杂浓度小于有源区中间区域的所述P型 离子掺杂浓度，导致最终形成的器件存在双峰效应。为改善或避免双峰效 应，执行以下步骤。
参考图3E所示，执行步骤S04，对所述衬底200进行p型离子注入。 可以将p型离子束以倾斜的角度注入所述隔离凹槽210，为了使隔离凹槽 210的两侧都进行p型离子注入，从两个方向覆盖式(Blanket Corner IMP) 进行离子注入，使注入的离子束分别与所述隔离材料211上表面的夹角为 10°～65°，较佳的，所述p型离子注入时的倾斜角度为10°～35°。所述p型 离子例如为硼离子，由于注入的P型离子要穿过位于衬底100上的隔离材 料211，所述硼离子的注入能量较大，例如硼离子的注入能量为100Kev～ 200Kev，注入所述硼离子的剂量为1E15/cm2～1E16/cm2。在本发明其他实 施例中，所述P型离子也可以是其他离子，如锑(Sb)、BF2等。
本实施例在隔离材料211进行回刻后进行P型离子注入，由于隔离材 料211的隔离作用，P型离子注入到所述栅极覆盖的衬底区域，而不是注 入隔离沟槽整个表面，增加有源区边缘顶角位置处P型离子掺杂浓度以改 善双峰效应的同时，避免击穿电压的降低。
综上所述，本实施例提供一种NAND闪存的制作方法，首先在所述衬 底上形成栅极材料层，然后依次刻蚀所述栅极材料层和所述衬底，形成栅 极和隔离沟槽，接着在所述隔离沟槽中填充隔离材料，形成隔离结构；之 后对所述衬底进行p型离子注入。本发明在形成隔离结构后，通过P型离 子注入，提高有源区边缘顶角位置处的P型离子的掺杂浓度，补充沟槽隔 离工艺中P型离子的损失，改善双峰效应，提高器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何 限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修 饰，均属于权利要求书的保护范围。

Claims (10)

1.一种NAND闪存的制作方法，其特征在于，包括：
提供衬底，并在所述衬底上形成栅极材料层；
依次刻蚀所述栅极材料层和所述衬底，形成栅极和隔离沟槽；
在所述隔离沟槽中填充隔离材料，形成隔离结构；以及，
对所述衬底进行p型离子注入。
2.根据权利要求1所述的NAND闪存的制作方法，其特征在于，所述p型离子为硼离子。
3.根据权利要求2所述的NAND闪存的制作方法，其特征在于，注入所述硼离子的能量为100Kev～20Kev，注入所述硼离子的剂量为1E15/cm2～1E16/cm2。
4.根据权利要求2所述的NAND闪存的制作方法，其特征在于，所述p型离子的注入角度为10°～65°。
5.根据权利要求1所述的NAND闪存的制作方法，其特征在于，所述隔离材料覆盖部分厚度的所述栅极。
6.根据权利要求5所述的NAND闪存的制作方法，其特征在于，在所述隔离沟槽中填充隔离材料包括：
在所述隔离沟槽中填充隔离材料，所述隔离材料覆盖所述栅极；
对所述隔离材料进行回刻，以暴露出部分厚度的所述栅极。
7.根据权利要求1所述的NAND闪存的制作方法，其特征在于，在所述衬底上形成栅极材料层之前包括：在所述衬底上形成氧化层。
8.根据权利要求1-7中任一项所述的NAND闪存的制作方法，其特征在于，所述隔离材料包括氧化硅、氮化硅或氮氧化硅中的至少一种。
9.根据权利要求1-7中任一项所述的NAND闪存的制作方法，其特征在于，所述隔离结构为浅沟槽隔离结构。
10.根据权利要求1-7中任一项所述的NAND闪存的制作方法，其特征在于，所述栅极的材质为多晶硅。
CN202010345512.7A 2020-04-27 2020-04-27 Nand闪存的制作方法 Pending CN111415936A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010345512.7A CN111415936A (zh) 2020-04-27 2020-04-27 Nand闪存的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010345512.7A CN111415936A (zh) 2020-04-27 2020-04-27 Nand闪存的制作方法

Publications (1)

Publication Number Publication Date
CN111415936A true CN111415936A (zh) 2020-07-14

Family

ID=71495127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010345512.7A Pending CN111415936A (zh) 2020-04-27 2020-04-27 Nand闪存的制作方法

Country Status (1)

Country Link
CN (1) CN111415936A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345805A (zh) * 2021-06-04 2021-09-03 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197288A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 高压mos晶体管的制作方法
CN107785372A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN107919387A (zh) * 2016-10-10 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197288A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 高压mos晶体管的制作方法
CN107785372A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN107919387A (zh) * 2016-10-10 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345805A (zh) * 2021-06-04 2021-09-03 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件

Similar Documents

Publication Publication Date Title
TWI255012B (en) Method of manufacturing a flash memory cell
TWI253181B (en) Method of manufacturing flash memory device
US7915138B2 (en) Methods of manufacturing non-volatile memory devices
US7199423B2 (en) Non-volatile memory technology compatible with 1T-RAM process
CN104952479A (zh) 嵌入式非易失性存储器
CN111564442B (zh) 半导体结构及制备方法
CN106952922B (zh) 一种半导体器件的制造方法
CN104900594A (zh) 非易失性存储器件的形成方法
CN104576501B (zh) 一种半导体器件及其制造方法
CN105655284A (zh) 沟槽隔离结构的形成方法
CN104124248B (zh) 一种抬升共源区的nor型闪存单元及其制备方法
CN111415936A (zh) Nand闪存的制作方法
CN101685793A (zh) 制造半导体器件的方法
CN104465487A (zh) 浅沟道隔离结构的制作方法
TWI539559B (zh) 記憶元件及其製造方法
KR100865853B1 (ko) 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법
KR20040054146A (ko) 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법
KR20060008594A (ko) 낸드 플래시 메모리 소자의 제조 방법
CN110021604B (zh) 一种存储器及其制备方法
CN109935592B (zh) 一种存储器及其制备方法
CN110858545B (zh) 半导体结构及其形成方法
CN112201660B (zh) 闪存器件的形成方法
KR101097011B1 (ko) 반도체 소자의 제조 방법
KR20070075092A (ko) 플래시 메모리 소자의 제조방법
KR100877002B1 (ko) 소노스 구조의 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination