CN101685793A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101685793A
CN101685793A CN200910140307A CN200910140307A CN101685793A CN 101685793 A CN101685793 A CN 101685793A CN 200910140307 A CN200910140307 A CN 200910140307A CN 200910140307 A CN200910140307 A CN 200910140307A CN 101685793 A CN101685793 A CN 101685793A
Authority
CN
China
Prior art keywords
ion implantation
semiconductor substrate
implantation technology
isolation structure
isolated groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910140307A
Other languages
English (en)
Inventor
徐智贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090031320A external-priority patent/KR101097011B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101685793A publication Critical patent/CN101685793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本公开内容的实施方案涉及制造半导体器件的方法。根据该实施方案，在半导体衬底上依次地形成隧道绝缘层、用于浮置栅极的导电层和硬掩模层。通过蚀刻硬掩模层、用于浮置栅极的导电层、隧道绝缘层和半导体衬底形成隔离沟槽。通过采用绝缘层填充隔离沟槽形成隔离结构。通过蚀刻隔离结构的预定厚度来暴露隔离沟槽的上部侧壁。通过实施离子注入工艺在隔离沟槽的暴露的上部侧壁中形成离子注入区域。

Description

制造半导体器件的方法
相关申请
本申请要求2008年9月22日提交的韩国专利申请10-2008-0092777和2009年4月10日提交的韩国专利申请10-2009-0031320的优先权，通过引用将其全部内容并入本文。
技术领域
本公开内容的实施方案涉及制造半导体器件的方法，并且更特别地涉及形成半导体器件的隔离结构的半导体器件制造方法。
背景技术
通常，为了分隔半导体器件，将半导体衬底限定为有源区和场区，在有源区中形成字线，而在场区中形成用于隔离器件的隔离结构。
为了形成半导体器件的隔离结构，形成具有浅沟槽隔离(STI)结构的各沟槽。以下简述通过形成具有STI结构的各沟槽来分隔器件的方法。通过蚀刻场区中的硅衬底至约
Figure G2009101403070D00011
的深度并在其上沉积高密度等离子体(HDP)氧化物层来形成沟槽。然后，实施化学机械抛光(CMP)工艺，由此实现器件之间的隔离。
在这种情况下，形成隔离结构之前，使用离子注入工艺对半导体衬底实施用于控制阈值电压的离子注入。由于氧化工艺导致出现如下现象：在用于控述阈值电压的离子注入期间所注入的离子扩散进入侧壁氧化物层。因此，由于为了控制阈值电压而注入的离子扩散进入侧壁氧化物层，所以有源区具有不规则的离子浓度分布。因此，不规则的离子浓度分布产生驼峰(hump)现象并引起漏电流泄漏增加。
发明内容
本公开内容的实施方案涉及制造半导体器件的方法，其中通过在隔离工艺期间蚀刻掉与后续待形成的半导体器件中结区深度几乎相同的预定厚度的隔离结构，以暴露半导体衬底的有源区的侧面部分，并对有源区的暴露的侧面部分实施STI离子注入工艺，这样可改善循环特性，因为有源区边缘部分的杂质浓度得到保持并且可均匀地形成后续结区的中心和边缘部分。
本公开内容的一个实施方案涉及制造半导体器件的方法。根据该实施方案，在半导体衬底上依次地形成隧道绝缘层、用于浮置栅极的导电层和硬掩模层。通过蚀刻硬掩模层、用于浮置栅极的导电层、隧道绝缘层和半导体衬底形成隔离沟槽。通过采用绝缘层填充隔离沟槽形成隔离结构。通过蚀刻隔离结构的预定厚度来暴露隔离沟槽的上部侧壁。通过实施离子注入工艺在隔离沟槽的暴露的上部侧壁中形成离子注入区域。
蚀刻掉隔离结构的预定厚度之后的隔离结构暴露的顶表面低于半导体衬底中结区的深度。
通过从半导体衬底的顶表面开始起蚀刻掉隔离结构约
Figure G2009101403070D00021
至约
Figure G2009101403070D00022
来暴露隔离沟槽的上部侧壁。
所述方法优选还包括，形成隔离沟槽之后，在包括隔离沟槽的硬掩模层上形成衬垫绝缘层。
优选使用硼或BF2来实施离子注入工艺。优选使用0.1E12原子/cm2至1.0E13原子/cm2的杂质浓度来实施离子注入工艺。优选以相对于半导体衬底为1°至90°的注入角实施离子注入工艺，并优选以1°至45°的旋转角来实施。
所述方法优选还包括，在实施离子注入工艺之后，通过沿着字线方向蚀刻硬掩模层、用于浮置栅极的导电层和隧道绝缘层来暴露半导体衬底的有源区，并实施源极漏极离子注入工艺。
附图说明
图1至5是显示根据本公开内容的一个实施方案形成半导体器件隔离结构的方法的截面图；和
图6是显示在图5的离子注入工艺期间离子注入工艺的离子注入方向的示意图。
具体实施方式
以下，参考附图并结合一个实施方案详细描述公开的实施方案。提供附图以使得本领域技术人员能够理解所述公开的实施方案的范围。
图1至4是显示根据本公开内容的一个实施方案形成半导体器件隔离结构的方法的截面图。
参考图1，在半导体衬底100上依次地形成隧道绝缘层101、用于浮置栅极的导电层102、缓冲氧化物层103、用于硬掩模的氮化物层104、用于硬掩模的氧化物层105和用于硬掩模的氧氮化硅层106。
参考图2，使用蚀刻工艺部分地蚀刻用于硬掩模的氧氮化硅层106、用于硬掩模的氧化物层105、用于硬掩模的氮化物层104、缓冲氧化物层103、用于浮置栅极的导电层102和栅极氧化层101，由此暴露半导体衬底100的特定区域。通过蚀刻半导体衬底100的暴露区域形成隔离沟槽107。
参考图3，实施氧化工艺以减小在用于形成隔离沟槽107的蚀刻工艺期间产生的蚀刻损伤。在包括隔离沟槽107的整个表面上形成衬垫绝缘层108。衬垫绝缘层108优选为氧化物层。
然后，在包括衬垫绝缘层108的整个表面上形成用于隔离器件的绝缘层109。
参考图4，通过实施抛光工艺，使得用于浮置栅极的导电层102被暴露，从而形成隔离结构108和109。通过实施另外的蚀刻工艺降低隔离结构108和109的高度。在这种情况下，隔离结构108和109的高度可低于半导体衬底100中结区(源极区和漏极区)的深度。即，蚀刻掉隔离结构108和109的预定厚度之后，隔离结构108和109的暴露的顶表面低于半导体中结区的深度。更详细地，隔离结构108和109的高度优选比半导体衬底100的有源区的顶表面低
Figure G2009101403070D00031
至因此，部分暴露出隔离沟槽的侧壁。即，通过从半导体衬底100的顶表面开始起蚀刻掉隔离结构108和109约
Figure G2009101403070D00033
至从而暴露隔离沟槽107的上部侧壁。
然后，通过注入离子到由浅沟槽隔离(STI)离子注入工艺暴露的半导体衬底100的表面中形成离子注入区域。优选使用硼或BF2实施STI离子注入工艺。优选以相对于半导体衬底为1°至90°的注入角和以1°至45°的旋转角来实施STI离子注入工艺。优选使用0.1E12原子/cm2至1.0E13原子/cm2的杂质浓度来实施STI离子注入工艺。优选采用5K至30K的能量来实施STI离子注入工艺。因此，在有源区的每个边缘部分的STI离子注入浓度增加，所以在器件的编程和擦除操作期间在有源区边缘部分产生的Fowler-Nordheim(FN)-隧穿通量(flux)可减小。因此，可改善器件的循环特征。此外，后续待形成的结区的边缘部和中心部可在有源区内均匀地形成。
参考图5，通过实施栅极图案蚀刻工艺，沿着字线方向蚀刻用于浮置栅极的导电层102和隧道绝缘层101。
然后，实施离子注入工艺以注入用于在半导体衬底100内形成源极和漏极的结离子。在采用垂直于半导体衬底100的入射角的常规离子注入工艺中，在结区和栅极边缘部分的掺杂浓度增加，而在有源区的边缘部分的浓度低于有源区的中心部分的浓度。
为防止该问题，在离子注入工艺期间，控制入射角相对于半导体衬底100成1°至90°。
图6是显示在图5的离子注入工艺期间离子注入工艺的离子注入方向的示意图。可以相对于晶片以多个方向(例如，八个方向：0°、45°、90°、135°、180°、225°、270°、和315°)而不是两个方向来对晶片实施离子注入工艺。或者，可实施离子注入工艺同时旋转晶片使得沿各个方向实施离子注入工艺。
根据本公开的实施方案，在隔离工艺期间，通过与半导体器件中后续待形成的结区的深度几乎相同的蚀刻隔离结构的预定厚度，暴露出半导体衬底的有源区的侧面部分，并对有源区的暴露的侧面部分实施STI离子注入工艺。因此，由于有源区边缘部分的离子杂质浓度得到保持，并且后续结区的中心部分和边缘部分可均匀地形成，所以可改善循环特性。

Claims (23)

1.一种制造半导体器件的方法，包括：
在半导体衬底上形成隧道绝缘层、用于浮置栅极的导电层和硬掩模层；
通过蚀刻所述硬掩模层、所述用于浮置栅极的导电层、所述隧道绝缘层和所述半导体衬底，形成具有侧壁的隔离沟槽；
通过用绝缘层填充所述隔离沟槽形成隔离结构；
通过蚀刻掉所述隔离结构的预定厚度来暴露所述隔离沟槽的上部侧壁；和
通过实施离子注入工艺在所述隔离沟槽的暴露的上部侧壁中形成离子注入区域。
2.根据权利要求1所述的方法，其中在蚀刻掉所述隔离结构的预定厚度之后所述隔离结构的暴露的顶表面低于所述半导体衬底中结区的深度。
3.根据权利要求1所述的方法，其中通过从所述半导体衬底的顶表面开始计算蚀刻掉所述隔离结构约
Figure A2009101403070002C1
至约从而暴露所述隔离沟槽的所述上部侧壁。
4.根据权利要求1所述的方法，还包括，在形成所述隔离沟槽之后，在包括所述隔离沟槽的所述硬掩模层上形成衬垫绝缘层。
5.根据权利要求1所述的方法，其中使用硼或BF2实施所述离子注入工艺。
6.根据权利要求1所述的方法，其中使用0.1E12原子/cm2至1.0E13原子/cm2的杂质浓度来实施所述离子注入工艺。
7.根据权利要求1所述的方法，其中以相对于所述半导体衬底成1°至90°的注入角和以1°至45°的旋转角来实施所述离子注入工艺。
8.根据权利要求1所述的方法，还包括：
在实施所述离子注入工艺之后，通过沿着字线蚀刻所述硬掩模层、所述用于浮置栅极的导电层和所述隧道绝缘层来暴露所述半导体衬底的有源区；和
实施源极漏极离子注入工艺。
9.一种制造半导体器件的方法，包括：
在半导体衬底上形成隧道绝缘层和用于浮置栅极的导电层；
通过蚀刻所述用于浮置栅极的导电层、所述隧道绝缘层和所述半导体衬底，形成具有侧壁的隔离沟槽；
通过用绝缘层填充所述隔离沟槽形成隔离结构；
通过蚀刻掉所述隔离结构的预定厚度来暴露所述隔离沟槽的上部侧壁；
通过实施第一离子注入工艺在所述隔离沟槽的暴露的上部侧壁中形成离子注入区域；
通过沿着字线蚀刻所述用于浮置栅极的导电层和所述隧道绝缘层来暴露所述半导体衬底的有源区；和
通过实施第二离子注入工艺在所述暴露的有源区中形成结区。
10.根据权利要求9所述的方法，其中在蚀刻掉所述隔离结构的所述预定厚度之后，所述隔离结构的暴露的顶表面低于所述半导体衬底中结区的深度。
11.根据权利要求9所述的方法，其中通过从所述半导体衬底的顶表面开始计算蚀刻掉所述隔离结构约
Figure A2009101403070003C1
至约
Figure A2009101403070003C2
从而暴露所述隔离沟槽的所述上部侧壁。
12.根据权利要求9所述的方法，其中使用硼或BF2实施所述第一离子注入工艺。
13.根据权利要求9所述的方法，其中使用0.1E12原子/cm2至1.0E13原子/cm2的杂质浓度来实施所述第一离子注入工艺。
14.根据权利要求9所述的方法，其中以基于所述半导体衬底为1°至90°的注入角和以1°至45°的旋转角来实施所述第一离子注入工艺。
15.根据权利要求9所述的方法，其中以相对于所述半导体衬底为1°至90°的注入角来实施所述第二离子注入工艺。
16.根据权利要求9所述的方法，其中以相对于所述晶片成选自0°、45°、90°、135°、180°、225°、270°和315°中的离子注入角来对晶片实施所述第二离子注入工艺。
17.根据权利要求9所述的方法，其中对晶片实施所述第二离子注入工艺同时旋转所述晶片。
18.一种制造半导体器件的方法，包括：
通过蚀刻半导体衬底形成具有侧壁的隔离沟槽；
通过用绝缘层填充所述隔离沟槽形成隔离结构；
通过蚀刻掉所述隔离结构的预定厚度来暴露所述隔离沟槽的上部侧壁；和
通过实施离子注入工艺在所述隔离沟槽的暴露的上部侧壁中形成离子注入区域。
19.根据权利要求18所述的方法，其中在蚀刻掉所述隔离结构的所述预定厚度之后，所述隔离结构的暴露的顶表面低于所述半导体衬底中结区的深度。
20.根据权利要求18所述的方法，其中通过从所述半导体衬底的顶表面开始计算蚀刻掉所述隔离结构约至约
Figure A2009101403070004C2
从而暴露所述隔离沟槽的所述上部侧壁。
21.根据权利要求18所述的方法，其中使用硼或BF2实施所述离子注入工艺。
22.根据权利要求18所述的方法，其中使用0.1E12原子/cm2至1.0E13原子/cm2的杂质浓度来实施所述离子注入工艺。
23.根据权利要求18所述的方法，其中以相对于所述半导体衬底为1°至90°的注入角和以1°至45°的旋转角来实施所述离子注入工艺。
CN200910140307A 2008-09-22 2009-07-15 制造半导体器件的方法 Pending CN101685793A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20080092777 2008-09-22
KR1020080092777 2008-09-22
KR1020090031320 2009-04-10
KR1020090031320A KR101097011B1 (ko) 2008-09-22 2009-04-10 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN101685793A true CN101685793A (zh) 2010-03-31

Family

ID=42038089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910140307A Pending CN101685793A (zh) 2008-09-22 2009-07-15 制造半导体器件的方法

Country Status (2)

Country Link
US (1) US20100075477A1 (zh)
CN (1) CN101685793A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034013A (zh) * 2018-01-12 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN113745110A (zh) * 2020-05-28 2021-12-03 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN113764529A (zh) * 2020-06-03 2021-12-07 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779222A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法
CN110491877B (zh) * 2019-08-23 2022-10-25 上海华虹宏力半导体制造有限公司 闪存制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891774A (en) * 1995-11-17 1999-04-06 Sharp Kabushiki Kaisha Method of fabricating EEPROM using oblique implantation
US20040251512A1 (en) * 2003-06-10 2004-12-16 Khan Babar A. High on-current device for high performance embedded dram (edram) and method of forming the same
CN1716562A (zh) * 2004-06-14 2006-01-04 海力士半导体有限公司 单元晶体管的制造方法
US7071515B2 (en) * 2003-07-14 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN101150086A (zh) * 2006-09-21 2008-03-26 海力士半导体有限公司 形成半导体装置的隔离层的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923767B2 (en) * 2007-12-26 2011-04-12 Sandisk Corporation Non-volatile storage with substrate cut-out and process of fabricating

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891774A (en) * 1995-11-17 1999-04-06 Sharp Kabushiki Kaisha Method of fabricating EEPROM using oblique implantation
US20040251512A1 (en) * 2003-06-10 2004-12-16 Khan Babar A. High on-current device for high performance embedded dram (edram) and method of forming the same
US7071515B2 (en) * 2003-07-14 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Narrow width effect improvement with photoresist plug process and STI corner ion implantation
CN1716562A (zh) * 2004-06-14 2006-01-04 海力士半导体有限公司 单元晶体管的制造方法
CN101150086A (zh) * 2006-09-21 2008-03-26 海力士半导体有限公司 形成半导体装置的隔离层的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034013A (zh) * 2018-01-12 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN110034013B (zh) * 2018-01-12 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN113745110A (zh) * 2020-05-28 2021-12-03 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN113745110B (zh) * 2020-05-28 2024-01-23 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN113764529A (zh) * 2020-06-03 2021-12-07 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN113764529B (zh) * 2020-06-03 2023-07-04 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20100075477A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
TWI242265B (en) Method of manufacturing a flash memory cell
US7160780B2 (en) Method of manufacturing a fin field effect transistor
CN105826273B (zh) 闪存器件及其制造方法
KR100729923B1 (ko) 스텝 ｓｔｉ 프로파일을 이용한 낸드 플래쉬 메모리 소자의트랜지스터 형성방법
US11251273B2 (en) Non-volatile memory device and method for manufacturing the same
US8252661B2 (en) Method of fabricating flash memory device
CN101685793A (zh) 制造半导体器件的方法
CN104617048B (zh) 快闪存储器及其形成方法
CN100552922C (zh) 快闪存储器件的制造方法
JP2000260887A (ja) 不揮発性半導体記憶装置およびその製造方法
US20070155098A1 (en) Method of manufacturing NAND flash memory device
KR100650899B1 (ko) 플래시 메모리 셀의 제조 방법
US20110254119A1 (en) Semiconductor Device and Method of Manufacturing the Same
CN111415936A (zh) Nand闪存的制作方法
JP2006310484A (ja) 半導体装置の製造方法
KR101097011B1 (ko) 반도체 소자의 제조 방법
CN105990092B (zh) 半导体结构的形成方法
KR20030049781A (ko) 플래시 메모리 셀 제조 방법
US7932147B2 (en) Flash memory device and manufacturing method of the same
KR20070075092A (ko) 플래시 메모리 소자의 제조방법
KR100771813B1 (ko) 플래시 메모리 소자의 제조방법
US20030181051A1 (en) Method of fabricating a flash memory cell
KR101139414B1 (ko) 반도체 소자의 형성방법
KR100927779B1 (ko) 플래시 메모리 소자의 제조방법
KR20130052427A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100331