KR20130052427A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20130052427A
KR20130052427A KR1020110117854A KR20110117854A KR20130052427A KR 20130052427 A KR20130052427 A KR 20130052427A KR 1020110117854 A KR1020110117854 A KR 1020110117854A KR 20110117854 A KR20110117854 A KR 20110117854A KR 20130052427 A KR20130052427 A KR 20130052427A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
line
pattern
line pattern
semiconductor device
Prior art date
Application number
KR1020110117854A
Other languages
English (en)
Inventor
정우영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110117854A priority Critical patent/KR20130052427A/ko
Priority to US13/347,558 priority patent/US20130119459A1/en
Publication of KR20130052427A publication Critical patent/KR20130052427A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 수직형 게이트 구조에서 반도체 기판을 부분 식각하여 라인 패턴 일측에만 비트라인을 형성함으로써, 플로딩 바디 효과를 완화시키는 바디 타이드(Body Tied) 구조를 구현하고자 한다.
본 발명에 따른 반도체 소자는 반도체 기판 상부에 구비된 라인 패턴과, 라인 패턴 일측의 저부에 매립된 비트라인과, 비트라인 상부에 위치하며, 상기 비트라인과 수직하게 교차하는 게이트를 포함하는 것을 특징으로 한다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 수직형 트랜지스터를 포함하는 반도체 소자 및 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 트랜지스터의 채널 길이가 점차 감소하고 있다. 그러나, 이러한 트랜지스터의 채널 길이 감소는 DIBL(Drain Induced Barrier Lowering) 현상, 핫 캐리어 효과(hot carrier effect) 및 펀치 쓰루(punch through)와 같은 단채널 효과(short channel effect)를 초래하는 문제점이 있다. 이러한 문제점을 해결하기 위하여 접합 영역의 깊이를 감소시키는 방법 또는 트랜지스터의 채널 영역에 리세스를 형성하여 상대적으로 채널 길이를 증가시키는 방법 등 다양한 방법이 제안되고 있다.
그러나, 반도체 메모리 소자, 특히, 디램(DRAM)의 집적 밀도가 기가 비트(giga bit)에 육박함에 따라 보다 더 작은 사이즈의 트랜지스터 제조가 요구된다. 따라서, 게이트 전극이 반도체 기판 상에 형성되고 게이트 전극 양측에 접합 영역이 형성되는 현재의 플래너(plannar) 트랜지스터 구조로는 채널 길이를 스케일링(scaling)한다고 하여도 요구되는 소자 면적을 만족시키기 어렵다. 이러한 문제를 해결하기 위하여 수직 채널 트랜지스터 구조가 제안되었다.
그러나, 현재 사용되고 있는 수직 채널 트랜지스터 구조는 이중 게이트와 이중 비트라인을 사용하게 되는데, 비트라인의 경우 라인 패턴 양측에 이중으로 형성하게 되면 반도체 기판과 단절되는 플로팅 바디가 형성된다. 이를 플로팅 바디 이펙트라고 하는데 이러한 플로팅 바디 이펙트가 발생하는 경우 트랜지스터임에도 불구하고 BJT(Bipolar Junction Transistor) 동작을 하게 되어 리텐션 타임(Retention Time)이 취약해지는 문제점이 발생할 수 있다.
본 발명은 수직형 게이트 구조에서 반도체 기판을 부분 식각하여 라인 패턴 일측에만 비트라인을 형성함으로써, 플로팅 바디 효과를 완화시키는 바디 타이드(Body Tied) 구조를 구현하고자 한다.
본 발명에 따른 반도체 소자는 반도체 기판 상부에 구비된 라인 패턴과, 라인 패턴 일측의 저부에 매립된 비트라인과, 비트라인 상부에 위치하며, 상기 비트라인과 수직하게 교차하는 게이트를 포함하는 것을 특징으로 한다.
나아가, 라인 패턴은 반도체 기판이 식각되어 형성된 것을 특징으로 하고, 비트라인은 벌브 형태로 형성된 것을 특징으로 하며, 비트라인은 티타늄(Ti),티타늄 질화막(TiN), 텅스텐(W) 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
나아가, 라인 패턴 상부에 형성된 다수의 필라 패턴을 더 포함하는 것을 특징으로 하며, 필라 패턴은 라인 패턴 상측이 식각되어 형성된 것을 특징으로 한다.
나아가, 게이트는 필라 패턴 양측에 형성된 것을 특징으로 하며, 게이트는 상기 다수의 필라 패턴들을 연결하는 형태인 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 상부에 다수의 라인 패턴을 형성하는 단계와, 라인 패턴 일측의 저부를 식각하여 리세스를 형성하는 단계와, 리세스에 도전물질을 매립하여 비트라인을 형성하는 단계와, 라인 패턴 상측을 식각하여 다수의 필라 패턴을 형성하는 단계와, 필라 패턴 양측에 상기 비트라인과 수직으로 교차되는 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
나아가, 리세스를 형성하는 단계는 라인 패턴을 포함하는 상기 반도체 기판 표면에 폴리실리콘층을 형성하는 단계와, 라인 패턴 일측 저부 및 이와 인접한 상기 반도체 기판 표면에 형성된 상기 폴리실리콘층에 이온을 주입하는 단계와, 이온주입된 폴리실리콘층을 제거하여 상기 라인 패턴 일측 저부 및 이와 인접한 상기 반도체 기판 표면을 노출시키는 단계와, 노출된 라인 패턴 및 반도체 기판을 식각하는 단계를 더 포함하는 것을 특징으로 한다.
나아가, 폴리실리콘층에 이온을 주입하는 단계는 2차에 걸쳐 진행되는 것을 특징으로 하고, 폴리실리콘층에 이온을 주입하는 단계는 라인 패턴들 사이의 상기 반도체 기판 표면에 형성된 폴리실리콘층에 1차 이온주입을 진행하는 단계와, 라인 패턴 일측 저부의 표면에 형성된 폴리실리콘층에 2차 이온주입을 진행하는 단계를 더 포함하는 것을 특징으로 한다.
나아가, 1차 이온주입과 2차 이온주입은 각각 경사 이온주입으로 진행하며, 1차 이온주입과 2차 이온주입은 서로 반대 방향의 경사를 갖는 것을 특징으로 한다. 여기서, 1차 이온주입은 반도체 기판 표면에 대해 5 ~ 10°의 경사각으로 진행하는 것을 특징으로 하고, 2차 이온주입은 반도체 기판 표면에 대해 10 ~ 15°의 경사각으로 진행하는 것을 특징으로 한다.
나아가, 노출된 라인 패턴 및 반도체 기판을 식각하는 단계는 등방성 식각으로 진행하는 것을 특징으로 한다.
나아가, 리세스에 도전물질을 매립하여 비트라인을 형성하는 단계는 리세스를 포함하는 상기 반도체 기판 상부에 비트라인 도전물질을 형성하는 단계와, 라인 패턴들 사이의 반도체 기판이 노출될때까지 폴리실리콘층 및 비트라인 도전물질을 식각하는 단계를 더 포함하는 것을 특징으로 한다.
나아가, 도전물질을 매립하여 비트라인을 형성하는 단계에서 도전물질은 티타늄(Ti), 티타늄 질화막(TiN), 텅스텐(W) 및 이들의 조합 중 선택된 어느 하나인 것을 특징으로 하고, 다수의 필라 패턴을 형성하는 단계는 비트라인이 형성된 라인 패턴을 포함하는 반도체 기판 전체 상부에 절연막을 형성하는 단계와, 절연막 및 라인 패턴 상부에 상기 라인 패턴과 수직으로 교차하는 마스크 패턴을 형성하는 단계와, 마스크 패턴을 식각 마스크로 상기 절연막 및 라인 패턴을 식각하는 단계를 더 포함하는 것을 특징으로 한다.
나아가, 게이트를 형성하는 단계는 필라 패턴들 사이의 저부에 게이트 도전물질을 형성하는 단계와, 필라 패턴 측벽의 상기 게이트 도전물질 상부에 스페이서를 형성하는 단계와, 스페이서를 식각 마스크로 상기 게이트 도전물질을 식각하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 반도체 기판을 부분 식각하여 라인 패턴 일측에만 비트라인을 형성함으로써, 플로팅 바디 효과(Floating Body Effect)를 완화시키는 바디 타이드(Body Tied) 구조를 구현할 수 있는 효과를 제공한다.
도 1은 본 발명에 따른 반도체 소자를 도시한 사시도 및 단면도.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자를 도시한 사시도 및 단면도.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조 방법의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자를 도시한 사시도 및 단면도이다. 여기서, 도 1 (ⅱ)는 도 1 (ⅰ)의 X - X'에 따른 절단면을 도시한 것이며, 도 1 (ⅲ)은 도 1(ⅰ)의 Y - Y'에 따른 절단면을 도시한 것이다.
도 1에 도시된 바와 같이, 반도체 소자는 라인 패턴(110)의 일측 저부에 매립된 비트라인(125a) 및 비트라인(125a)과 수직하게 교차되는 게이트(140a)를 포함한다. 이러한 반도체 소자의 구성요소들을 좀 더 구체적으로 설명하면 다음과 같다. 먼저, 반도체 기판(100)이 식각되어 형성된 라인 패턴(110)이 구비되고, 라인 패턴(110)의 일측 저부에 벌브 형태의 비트라인(125a)이 매립된다. 비트라인(125a)은 벌브 형태에 제한되지 않고 어떠한 형태여도 무관하다. 비트라인(125a)은 티타늄(Ti), 티타늄 질화막(TiN), 텅스텐(W) 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성할 수 있다. 바람직하게는, 티타늄과 티타늄 질화막의 적층 또는 티타늄 질화막과 텅스텐의 적층으로 형성할 수 있다.
이렇게 형성된 비트라인(125a) 상부에 비트라인(125a)과 수직으로 교차되도록 연장된 게이트(140a)가 형성된다. 게이트(140a)는 라인 패턴(110) 상측이 식각되어 형성된 필라 패턴(110a) 양측에 형성되며, 다수의 필라 패턴(110a)들을 연결하는 형태로 형성된다.
상술한 바와 같이, 라인 패턴(110)의 일측 저부에만 비트라인(125a)을 형성함으로써, 기존에 수직형 게이트에서 발생하던 플로팅 바디 이펙트(Floating Body Effect)를 완화시키는 바디 타이드(Body Tied) 구조를 구현할 수 있다.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 사시도 및 단면도들이다. 도 2a 내지 도 2i를 참조하여 수직형 게이트를 포함하는 반도체 소자의 제조 방법을 설명하면 다음과 같다. 여기서, 도 2a (ⅱ)내지 도 2i (ⅱ)는 도 2a (ⅰ) 내지 도 2i (ⅰ)의 X - X'에 따른 절단면을 도시한 것이며, 도 2a (ⅲ) 내지 도 2i (ⅲ)은 도 2a (ⅰ) 내지 도 2i (ⅰ)의 Y - Y'에 따른 절단면을 도시한 것이다.
먼저, 도 2a를 참조하면 반도체 기판(100)을 식각하여 복수의 라인 패턴(110)을 형성한다. 라인 패턴(110)은 반도체 기판(100)의 일부가 식각되어 도 1의 Y - Y'방향으로 연장된 형상으로 형성된다. 그 다음, 라인 패턴(110)을 포함하는 반도체 기판(100) 표면에 라이너 폴리실리콘층(115)을 증착한다. 이때, 라이너 폴리실리콘층(115)의 두께는 50 ~ 100Å인 것이 바람직하다.
도 2b를 참조하면 라인 패턴(110)의 일측 모서리 부분에 이온을 주입하여 도프드 폴리실리콘층(115a)을 형성한다. 도프드 폴리실리콘층(115a)을 형성하기 위한 이온 주입 공정은 두 차례에 걸쳐 진행할 수 있다. 1차 이온주입 공정은 라인 패턴(110)들 사이의 반도체 기판(100) 상부에 형성된 폴리실리콘층(115)에 주입하며, 반도체 기판(100) 표면에 대해 5 ~ 10°의 경사각으로 이온 주입을 진행한다. 이후, 2차 이온주입 공정은 1차 이온주입 공정과 반대 방향에서 진행되며, 라인 패턴(110) 저부의 일측벽에 형성된 폴리실리콘층(115)에 이온을 주입한다. 이때, 2차 이온주입 공정은 1차 이온주입 공정보다 큰 각도로 진행하는 것이 바람직하다. 예컨대 2차 이온주입 공정은 반도체 기판(100) 표면에 대해 10 ~ 15°의 경사각으로 이온주입을 진행한다. 또한, 2차 이온주입 공정은 반도체 기판(100)에 영향을 주지 않는 범위의 에너지를 사용하여 진행하는 것이 바람직하다. 예컨대 2차 이온주입 공정은 2 ~ 5KeV의 에너지로 진행할 수 있다.
도 2c를 참조하면, 도프드 폴리실리콘층(115a)을 제거하여 반도체 기판(100) 및 라인 패턴(110)을 노출시킨다.
도 2d를 참조하면, 노출된 반도체 기판(100) 및 라인 패턴(110)을 식각하여 벌브(Bulb)형태의 리세스(120)을 형성한다. 리세스(120)는 폴리실리콘층(115)을 식각 배리어로 하는 등방성 식각을 진행하여 형성하며, 반드시 벌브형태가 아니어도 무관하다. 이러한 식각 공정을 통해 라인 패턴(110)의 일측 저부에만 리세스(120)기 형성된다.
도 2e를 참조하면, 리세스(120)를 포함하는 반도체 기판(100) 전체 상부에 비트라인 도전물질(125)을 형성한다. 비트라인 도전물질(125)은 티타늄(Ti), 티타늄 질화막(TiN), 텅스텐(W) 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성할 수 있다. 바람직하게는, 티타늄과 티타늄 질화막의 적층 또는 티타늄 질화막과 텅스텐의 적층으로 형성할 수 있다. 에치-백 공정으로 비트라인 도전물질(125)을 식각하여 라인 패턴(110)들 사이의 저부에만 비트라인 도전물질(125)이 남도록 한다.
도 2f를 참조하면, 폴리실리콘층(115)과 비트라인 도전물질(125)의 일부를 제거한다. 이 공정은 비등방성 식각으로 진행하며 라인 패턴(110) 및 반도체 기판(100)이 노출될때까지 식각하는 것이 바람직하다. 즉, 라인 패턴(110)을 포함하는 반도체 기판(100) 표면의 폴리실리콘층(115)은 모두 제거되고, 리세스(120) 내에만 비트라인 도전물질(125)이 매립된 형태가 된다. 이렇게 매립된 비트라인 도전물질(125)을 매립 비트라인(125a)이라고 정의한다.
도 2g를 참조하면, 비트라인 도전물질(125)을 포함하는 라인 패턴(110) 및 반도체 기판(100) 전체 표면에 산화막(130)을 증착한다. 이후, 산화막(130) 상부에 평탄화된 절연막(135)을 형성한다. 절연막(135)은 산화막을 포함하는 물질로 형성한다. 예컨대 산화막은 SOD(Spin On Dielectric) 산화막, HDP(High Density Plasma) 산화막 중 하나 이상을 사용하여 형성하는 것이 바람직하다. 더욱 바람직하게는 SOD 산화막 및 HDP 산화막을 순차적으로 적층한다.
도 2h를 참조하면, 절연막(135) 상부에 게이트를 정의하는 마스크 패턴(미도시)을 형성한다. 마스크 패턴(미도시)은 라인 형태로 형성하며, 매립 비트라인(125a)과 수직한 방향(도 1의 Y - Y' 방향)으로 연장되도록 형성하는 것이 바람직하다. 마스크 패턴(미도시)을 식각 마스크로 절연막(135) 및 라인 패턴(110) 상측을 식각하여 필라 패턴(110a) 및 게이트 형성될 영역이 오픈되는 절연막 패턴(135a)을 형성한다. 절연막 패턴(135a)을 포함하는 반도체 기판(100) 전체 상부에 게이트 도전막(140)을 형성한다.
그 다음, 에치 백 공정을 진행하여 필라 패턴(110a)들 사이의 저부에만 게이트 도전막(140)이 남겨지도록 한다. 그 다음, 필라 패턴(110a) 및 게이트 도전막(140)을 포함하는 전체 표면에 스페이서 물질(145)을 증착한다. 스페이서 물질(145)은 산화막, 질화막 및 이들의 조합 중 선택된 어느 하나로 형성하며, 질화막 및 산화막을 순차적으로 형성하는 것이 가장 바람직하다. 여기서, 스페이서 물질(145)의 두께가 후속으로 형성되는 게이트의 선폭이 된다.
도 2i을 참조하면, 에치-백 공정을 진행하여 절연막 패턴(135a) 및 필라 패턴(110a) 측벽에 스페이서(145a)를 형성한다. 그 다음, 스페이서(145a)를 마스크로 게이트 도전막(140)을 식각하여 절연막 패턴(135a) 측벽에 게이트(140a)을 형성한다.
상술한 바와 같이, 라인 패턴(110)의 일측 저부에만 비트라인(125a)을 형성함으로써, 기존에 수직형 게이트에서 발생하던 플로팅 바디 이펙트(Floating Body Effect)를 완화시키는 바디 타이드(Body Tied) 구조를 구현할 수 있다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.
100 : 반도체 기판 110 : 라인 패턴
115 : 폴리실리콘층 115a : 도프드 폴리실리콘층
120 : 리세스 125 : 비트라인 도전물질
125a : 매립 비트라인 130 : 산화막
135 : 절연막 135a : 절연막 패턴
140 : 도전막 140a : 게이트
145 : 스페이서 물질층 145a : 스페이서

Claims (20)

  1. 반도체 기판 상부에 구비된 라인 패턴;
    상기 라인 패턴 일측의 저부에 매립된 비트라인; 및
    상기 비트라인 상부에 위치하며, 상기 비트라인과 수직하게 교차하는 게이트
    를 포함하는 것을 특징으로 하는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 라인 패턴은 상기 반도체 기판이 식각되어 형성된 것을 특징으로 하는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 비트라인은 벌브 형태로 형성된 것을 특징으로 하는 반도체 소자.
  4. 청구항 1에 있어서,
    상기 비트라인은 티타늄(Ti), 티타늄 질화막(TiN), 텅스텐(W) 및 이들의 조합 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자.
  5. 청구항 1에 있어서,
    상기 라인 패턴 상부에 형성된 다수의 필라 패턴을 더 포함하는 것을 특징으로 하는 반도체 소자.
  6. 청구항 1에 있어서,
    상기 필라 패턴은 상기 라인 패턴 상측이 식각되어 형성된 것을 특징으로 하는 반도체 소자.
  7. 청구항 1에 있어서,
    상기 게이트는 상기 필라 패턴 양측에 형성된 것을 특징으로 하는 반도체 소자.
  8. 청구항 7에 있어서,
    상기 게이트는 상기 다수의 필라 패턴들을 연결하는 형태인 것을 특징으로 하는 반도체 소자.
  9. 반도체 기판 상부에 다수의 라인 패턴을 형성하는 단계;
    상기 라인 패턴 일측의 저부를 식각하여 리세스를 형성하는 단계;
    상기 리세스에 도전물질을 매립하여 비트라인을 형성하는 단계;
    상기 라인 패턴 상측을 식각하여 다수의 필라 패턴을 형성하는 단계; 및
    상기 필라 패턴 양측에 상기 비트라인과 수직으로 교차되는 게이트를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 청구항 9에 있어서,
    상기 리세스를 형성하는 단계는
    상기 라인 패턴을 포함하는 상기 반도체 기판 표면에 폴리실리콘층을 형성하는 단계;
    상기 라인 패턴 일측 저부 및 이와 인접한 상기 반도체 기판 표면에 형성된 상기 폴리실리콘층에 이온을 주입하는 단계;
    상기 이온주입된 폴리실리콘층을 제거하여 상기 라인 패턴 일측 저부 및 이와 인접한 상기 반도체 기판 표면을 노출시키는 단계; 및
    상기 노출된 라인 패턴 및 반도체 기판을 식각하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 청구항 10에 있어서,
    상기 폴리실리콘층에 이온을 주입하는 단계는 2차에 걸쳐 진행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 청구항 10에 있어서,
    상기 폴리실리콘층에 이온을 주입하는 단계는
    상기 라인 패턴들 사이의 상기 반도체 기판 표면에 형성된 폴리실리콘층에 1차 이온주입을 진행하는 단계; 및
    상기 라인 패턴 일측 저부의 표면에 형성된 폴리실리콘층에 2차 이온주입을 진행하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 청구항 12에 있어서,
    상기 1차 이온주입과 상기 2차 이온주입은 각각 경사 이온주입으로 진행하며, 상기 1차 이온주입과 상기 2차 이온주입은 서로 반대 방향의 경사를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 청구항 12에 있어서,
    상기 1차 이온주입은 반도체 기판 표면에 대해 5 ~ 10°의 경사각으로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 청구항 12에 있어서,
    상기 2차 이온주입은 반도체 기판 표면에 대해 10 ~ 15°의 경사각으로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 청구항 9에 있어서,
    상기 노출된 라인 패턴 및 반도체 기판을 식각하는 단계는
    등방성 식각으로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  17. 청구항 9에 있어서,
    상기 리세스에 도전물질을 매립하여 비트라인을 형성하는 단계는
    상기 리세스를 포함하는 상기 반도체 기판 상부에 비트라인 도전물질을 형성하는 단계; 및
    상기 라인 패턴들 사이의 상기 반도체 기판이 노출될때까지 상기 폴리실리콘층 및 상기 비트라인 도전물질을 식각하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 청구항 9에 있어서,
    상기 도전물질을 매립하여 비트라인을 형성하는 단계에서
    상기 도전물질은 티타늄(Ti), 티타늄 질화막(TiN), 텅스텐(W) 및 이들의 조합 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 제조 방법.
  19. 청구항 9에 있어서,
    상기 다수의 필라 패턴을 형성하는 단계는
    상기 비트라인이 형성된 라인 패턴을 포함하는 반도체 기판 전체 상부에 절연막을 형성하는 단계;
    상기 절연막 및 라인 패턴 상부에 상기 라인 패턴과 수직으로 교차하는 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 식각 마스크로 상기 절연막 및 라인 패턴을 식각하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  20. 청구항 9에 있어서,
    상기 게이트를 형성하는 단계는
    상기 필라 패턴들 사이의 저부에 게이트 도전물질을 형성하는 단계;
    상기 필라 패턴 측벽의 상기 게이트 도전물질 상부에 스페이서를 형성하는 단계; 및
    상기 스페이서를 식각 마스크로 상기 게이트 도전물질을 식각하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020110117854A 2011-11-11 2011-11-11 반도체 소자 및 그 제조 방법 KR20130052427A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110117854A KR20130052427A (ko) 2011-11-11 2011-11-11 반도체 소자 및 그 제조 방법
US13/347,558 US20130119459A1 (en) 2011-11-11 2012-01-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110117854A KR20130052427A (ko) 2011-11-11 2011-11-11 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130052427A true KR20130052427A (ko) 2013-05-22

Family

ID=48279774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110117854A KR20130052427A (ko) 2011-11-11 2011-11-11 반도체 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20130119459A1 (ko)
KR (1) KR20130052427A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130103973A (ko) * 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20130119459A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
US7141456B2 (en) Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers
KR100673105B1 (ko) 반도체 소자의 수직형 트랜지스터 및 그의 형성 방법
US7358144B2 (en) Method for fabricating semiconductor device
US7799641B2 (en) Method for forming a semiconductor device having recess channel
CN108511518A (zh) 晶体管及其形成方法、半导体器件
KR101129955B1 (ko) 반도체 소자 및 그 제조 방법
KR20130068698A (ko) 반도체 소자 및 그 제조 방법
KR102246280B1 (ko) 반도체 소자 및 그 제조 방법
US8614481B2 (en) Semiconductor device and method for fabricating the same
CN208225884U (zh) 晶体管及半导体器件
KR101024734B1 (ko) 반도체 소자 및 그 제조 방법
US9269819B2 (en) Semiconductor device having a gate and a conductive line in a pillar pattern
US8318558B2 (en) Semiconductor device and method for forming the same
KR101129978B1 (ko) 반도체 소자의 제조 방법
KR101096166B1 (ko) 반도체 장치 및 그 제조방법
KR20130052427A (ko) 반도체 소자 및 그 제조 방법
KR20130103973A (ko) 반도체 소자 및 그 제조 방법
KR100950576B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100668734B1 (ko) 반도체 소자의 제조방법
KR20140028762A (ko) 반도체장치 제조 방법
KR101215040B1 (ko) 반도체 소자 및 그 제조 방법
KR101177485B1 (ko) 매립 게이트형 반도체 소자 및 그 제조방법
KR101194394B1 (ko) 반도체 장치 및 그 제조방법
KR20130128503A (ko) 다중 채널을 갖는 반도체 장치의 제조 방법
KR20070078230A (ko) 반도체 소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid