CN110491877B - 闪存制造方法 - Google Patents
闪存制造方法 Download PDFInfo
- Publication number
- CN110491877B CN110491877B CN201910781805.7A CN201910781805A CN110491877B CN 110491877 B CN110491877 B CN 110491877B CN 201910781805 A CN201910781805 A CN 201910781805A CN 110491877 B CN110491877 B CN 110491877B
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- trench isolation
- shallow trench
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000001312 dry etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 5
- -1 boron ions Chemical class 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 2
- 239000002245 particle Substances 0.000 abstract description 6
- 239000003344 environmental pollutant Substances 0.000 description 4
- 231100000719 pollutant Toxicity 0.000 description 4
- 239000013618 particulate matter Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种闪存制造方法，包括：提供一衬底；在所述衬底上依次形成栅极氧化物层、浮栅层和掩膜层；在所述栅极氧化物层、所述浮栅层、所述掩膜层和所述衬底上形成浅沟槽隔离结构；光刻胶定义浅沟槽隔离结构的刻蚀区域和离子注入的区域；对浅沟槽隔离结构进行刻蚀；对衬底的离子注入区域进行离子注入。对浅沟槽隔离结构刻蚀之后再进行离子注入，可以减少离子注入时产生的颗粒对浅沟槽隔离结构刻蚀的影响，使得浅沟槽隔离结构刻蚀的尺寸能够达标，减少闪存的子线和位线短路的风险，最终提升产品的质量。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种闪存制造方法。
背景技术
晶圆制作完成后，会对晶圆的可靠性进行测试，晶圆的可靠性测试中发现，产生可靠性的其中一个原因是离子注入时产生了污染物，即传统的方法是先进行离子注入，然后再对浅沟槽隔离结构进行干法刻蚀，而在离子注入的时候可能产生污染物，在后续的对浅沟槽隔离结构干法刻蚀时对刻蚀造成阻碍，导致刻蚀的尺寸不达标，最后造成形成的闪存的子线和位线短路。
发明内容
本发明的目的在于提供一种闪存制造方法，减少离子注入时产生的颗粒污染对浅沟槽隔离结构刻蚀的影响，减少形成的的闪存的子线和位线短路的风险，从而提高产品的质量。为了达到上述目的，本发明提供了一种闪存制造方法，包括：
提供一衬底；
在所述衬底上依次形成栅极氧化物层、浮栅层和掩膜层；
在所述栅极氧化物层、所述浮栅层、所述掩膜层和所述衬底上形成浅沟槽隔离结构；
光刻胶定义浅沟槽隔离结构的刻蚀区域和离子注入的区域；
对所述浅沟槽隔离结构进行刻蚀；
对衬底的离子注入区域进行离子注入。
可选的，在所述的闪存制造方法中，所述衬底包括有源区。
可选的，在所述的闪存制造方法中，形成浅沟槽隔离结构的方法包括：依次刻蚀所述掩膜层、所述浮栅层、所述栅极氧化物层和部分所述衬底形成沟槽，向所述沟槽内填充氧化硅。
可选的，在所述的闪存制造方法中，对所述浅沟槽隔离结构进行刻蚀，刻蚀的厚度为600埃。
可选的，在所述的闪存制造方法中，对所述浅沟槽隔离结构进行刻蚀使用的是干法刻蚀。
可选的，在所述的闪存制造方法中，所述干法刻蚀使用的气体是CF4或HBr，刻蚀的时间为30s。
可选的，在所述的闪存制造方法中，对衬底的离子注入区域进行离子注入包括：注入硼离子。
可选的，在所述的闪存制造方法中，对衬底的离子注入区域进行离子注入后，所述的闪存制造方法还包括：灰化所述光刻胶。
可选的，在所述的闪存制造方法中，所述灰化的时间为40s。
可选的，在所述的闪存制造方法中，所述的闪存制造方法还包括：湿法洗涤去除所述光刻胶。
在本发明提供的闪存制造方法中，闪存制造方法包括：提供一衬底；在所述衬底上依次形成栅极氧化物层、浮栅层和掩膜层；在所述栅极氧化物层、所述浮栅层、所述掩膜层和所述衬底上形成浅沟槽隔离结构；光刻胶定义浅沟槽隔离结构的刻蚀区域和衬底的离子注入区域；对所述浅沟槽隔离结构进行刻蚀；对衬底的离子注入区域进行离子注入。对浅沟槽隔离结构刻蚀之后再进行离子注入，可以减少离子注入时产生的颗粒对浅沟槽隔离结构刻蚀的影响，使得浅沟槽隔离结构刻蚀的尺寸能够达标，减少闪存的子线和位线短路的风险，最终提升产品的质量。
附图说明
图1是本发明实施例的闪存制造方法的流程图；
图2至图4是本发明实施例的闪存制造方法的结构示意图；
图中：110-衬底、120-栅极氧化物层、130-浮栅层、140-掩膜层、150-浅沟槽隔离结构、160-光刻胶。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参照图1，本发明提供了一种闪存制造方法，包括：
S11：提供一衬底；
S12：在所述衬底上依次形成栅极氧化物层、浮栅层和掩膜层；
S13：在所述栅极氧化物层、所述浮栅层、所述掩膜层和所述衬底上形成浅沟槽隔离结构；
S14：光刻胶定义浅沟槽隔离结构的刻蚀区域和离子注入的区域；
S15：对浅沟槽隔离结构进行刻蚀；
S16：对衬底的离子注入区域进行离子注入。
请参照图2，首先提供一衬底110，衬底110可以是一硅衬底，衬底110包括有源区，在衬底110上依次形成栅极氧化物层120、浮栅层130和掩膜层140，栅极氧化物层120的材料可以是氧化硅，浮栅层130的材料可以是多晶硅，掩膜层140的材料可以是氮化硅，之后依次对掩膜层140、浮栅层130和栅极氧化物层120进行刻蚀，并且刻蚀部分衬底110，形成沟槽，向所述沟槽内填充氧化硅形成浅沟槽隔离结构150。
请参照图3，图3是本发明实施例闪存制造方法的结构的正面剖视图，在掩膜层140上形成一层光刻胶160，光刻胶160覆盖部分掩膜层140和部分浅沟槽隔离结构150，光刻胶160用于定义需要刻蚀的浅沟槽隔离结构150的区域，曝光显影后形成的光刻胶160的形状类似于横跨隔离结构150的条形状，对光刻胶160没有遮住的部分浅沟槽隔离结构150进行刻蚀，刻蚀方法可以使用干法刻蚀，具体的，干法刻蚀的气体可以是CF4或HBr，刻蚀时间可以是大约30s。从浅沟槽隔离结构140的槽口开始向内刻蚀掉大约600埃的氧化硅时停止。
对光刻胶160没有覆盖的地方进行离子注入，可以注入硼离子，在本发明的其他实施例中，也可以注入其他离子，如磷离子。并且此次离子注入还可以分为多次进行。然而，发明人研究发现，现有技术中，在浅沟槽隔离结构150刻蚀之前先进行离子注入，离子注入时会产生污染物颗粒，污染物颗粒形成在浅沟槽隔离结构150上，影响后续对浅沟槽隔离结构150的刻蚀，导致刻蚀不到位，从而导致后续形成的闪存结构的字线和位线短路。而本发明将离子注入这一步骤在浅沟槽隔离结构150刻蚀之后，即便离子注入会产生颗粒污染，也不会影响到对浅沟槽隔离结构的刻蚀，因此，本发明的制作方法中，可以减少离子注入时产生的颗粒对浅沟槽隔离结构刻蚀的影响，使得浅沟槽隔离结构刻蚀的厚度能够达标，最终提升产品的质量。
请参照图4，最后，通过灰化和湿法洗涤的方法去除光刻胶160。
综上，在本发明实施例提供的闪存制造方法中，闪存制造方法包括：提供一衬底；在所述衬底上依次形成栅极氧化物层、浮栅层和掩膜层；在所述栅极氧化物层、所述浮栅层、所述掩膜层和所述衬底上形成浅沟槽隔离结构；光刻胶定义浅沟槽隔离结构的刻蚀区域和衬底的离子注入区域；对所述浅沟槽隔离结构进行刻蚀；对衬底的离子注入区域进行离子注入。对浅沟槽隔离结构刻蚀之后再进行离子注入，可以减少离子注入时产生的颗粒对浅沟槽隔离结构刻蚀的影响，使得浅沟槽隔离结构刻蚀的尺寸能够达标，减少闪存的子线和位线短路的风险，最终提升产品的质量。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存制造方法，其特征在于，包括：
提供一衬底；
在所述衬底上依次形成栅极氧化物层、浮栅层和掩膜层；
在所述栅极氧化物层、所述浮栅层、所述掩膜层和所述衬底上形成浅沟槽隔离结构；
光刻胶定义浅沟槽隔离结构的刻蚀区域和离子注入的区域，所述光刻胶覆盖部分掩膜层和部分浅沟槽隔离结构；
对所述光刻胶没有遮住的所述浅沟槽隔离结构进行刻蚀；
对所述光刻胶没有覆盖的地方进行离子注入。
2.如权利要求1所述的闪存制造方法，其特征在于，所述衬底包括有源区。
3.如权利要求1所述的闪存制造方法，其特征在于，形成浅沟槽隔离结构的方法包括：依次刻蚀所述掩膜层、所述浮栅层、所述栅极氧化物层和部分所述衬底沟槽，向所述沟槽内填充氧化硅。
4.如权利要求1所述的闪存制造方法，其特征在于，对所述浅沟槽隔离结构进行刻蚀，刻蚀的厚度为600埃。
5.如权利要求1所述的闪存制造方法，其特征在于，对所述浅沟槽隔离结构进行刻蚀使用的是干法刻蚀。
6.如权利要求5所述的闪存制造方法，其特征在于，所述干法刻蚀使用的气体是CF4或HBr，刻蚀的时间为30s。
7.如权利要求1所述的闪存制造方法，其特征在于，对衬底的离子注入区域进行离子注入包括：注入硼离子。
8.如权利要求7所述的闪存制造方法，其特征在于，对衬底的离子注入区域进行离子注入后，所述的闪存制造方法还包括：灰化所述光刻胶。
9.如权利要求8所述的闪存制造方法，其特征在于，所述灰化的时间为40s。
10.如权利要求9所述的闪存制造方法，其特征在于，所述的闪存制造方法还包括：湿法洗涤去除所述光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910781805.7A CN110491877B (zh) | 2019-08-23 | 2019-08-23 | 闪存制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910781805.7A CN110491877B (zh) | 2019-08-23 | 2019-08-23 | 闪存制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110491877A CN110491877A (zh) | 2019-11-22 |
| CN110491877B true CN110491877B (zh) | 2022-10-25 |
Family
ID=68551674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910781805.7A Active CN110491877B (zh) | 2019-08-23 | 2019-08-23 | 闪存制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491877B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524346A (zh) * | 2018-10-19 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法 |
| CN109887915A (zh) * | 2019-03-07 | 2019-06-14 | 上海华力微电子有限公司 | 闪存器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100075477A1 (en) * | 2008-09-22 | 2010-03-25 | Hynix Semiconductor Inc. | Method of Manufacturing Semiconductor Device |
| US20110254119A1 (en) * | 2008-09-22 | 2011-10-20 | Hynix Semiconductor Inc. | Semiconductor Device and Method of Manufacturing the Same |
| CN103730404B (zh) * | 2013-12-31 | 2018-10-16 | 上海集成电路研发中心有限公司 | 浅沟槽隔离的制造方法 |
| CN106952922B (zh) * | 2016-01-06 | 2020-04-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2019
- 2019-08-23 CN CN201910781805.7A patent/CN110491877B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524346A (zh) * | 2018-10-19 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法 |
| CN109887915A (zh) * | 2019-03-07 | 2019-06-14 | 上海华力微电子有限公司 | 闪存器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110491877A (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5817580A (en) | Method of etching silicon dioxide | |
| US7410909B2 (en) | Method of removing ion implanted photoresist | |
| CN103646869B (zh) | 晶圆的清洗方法 | |
| CN110491877B (zh) | 闪存制造方法 | |
| KR101076777B1 (ko) | 반도체 소자의 제조 공정 | |
| CN114420629A (zh) | 半导体结构及其制作方法 | |
| CN106128951A (zh) | 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 | |
| KR20010004978A (ko) | 씨모스 트랜지스터 제조 방법 | |
| KR101060716B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100813407B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100806143B1 (ko) | 반도체 소자 제조방법 | |
| US7772094B2 (en) | Implant damage of layer for easy removal and reduced silicon recess | |
| US7517755B2 (en) | Method for fabricating semiconductor device | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| CN101989546B (zh) | 改善有源区边缘缺陷的方法 | |
| KR20080062010A (ko) | 반도체 소자의 제조방법 | |
| CN102087971A (zh) | 栅极及mos晶体管的形成方法 | |
| KR100576458B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100732296B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100638959B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070098334A (ko) | 반도체 소자의 제조방법 | |
| KR100503369B1 (ko) | 매립형 채널을 갖는 반도체 소자의 제조 방법 | |
| KR101093627B1 (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |