KR101076777B1 - 반도체 소자의 제조 공정 - Google Patents
반도체 소자의 제조 공정 Download PDFInfo
- Publication number
- KR101076777B1 KR101076777B1 KR1020090092302A KR20090092302A KR101076777B1 KR 101076777 B1 KR101076777 B1 KR 101076777B1 KR 1020090092302 A KR1020090092302 A KR 1020090092302A KR 20090092302 A KR20090092302 A KR 20090092302A KR 101076777 B1 KR101076777 B1 KR 101076777B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- recess
- gate
- forming
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000000155 melt Substances 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명에 따른 반도체 소자의 제조 공정은 게이트 영역을 식각하여 리세스를 형성하는 제 1 단계, 게이트 영역을 포함한 반도체 기판 상에 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)을 형성하는 제 2 단계, 반사 방지막 상에 포토레지스트를 형성하는 제 3 단계, 셀 영역의 반사 방지막 및 포토레지스트를 제거하여 게이트 영역을 노출시키는 제 4 단계 및 게이트 영역의 활성영역에 이온을 주입하는 제 5 단계를 포함하며, 리세스 게이트 영역에 이온을 주입하기 이전의 포토레지스트 공정에서 포토레지스트 하부에 현상액에 잘 녹아나오는 반사 방지막(DBARC)을 먼저 형성함으로써 리세스 게이트 내에 형성된 포토레지스트를 용이하게 제거하면서 스컴이 발생되지 않도록 해준다.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로서, 보다 상세하게는 단차가 큰(또는 종횡비가 큰 홀을 포함하는) 하부 구조물에 포토레지스트를 증착시 포토레지스트 하부에 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)을 먼저 증착함으로써 후속 공정에서 포토레지스트 잔유물(scum)이 발생되지 않도록 해주는 방법에 관한 것이다.
반도체 소자 제조 공정시에는 활성 영역의 특정 영역에 이온을 선택적으로 주입함으로써 반도체 소자의 전기적 특성을 향상시키는 과정들이 반복적으로 수행된다.
일반적으로, 이온 주입 공정은 리소그래피 공정을 통해 원하는 특정 부분만을 선택적으로 오픈시키는 포토레지스터 패턴을 형성한 후 이온 주입을 수행한다. 이때 소자의 특성을 위해서는 반드시 특정 부분만 완전히 오픈시켜야 하지만, 하부 구조물의 단차가 큰 경우에는 포토레지스트가 완전히 제거되지 못하고 특정 패턴 사이에 포토레지스트의 잔유물 즉 스컴(scum)이 남게되는 문제가 발생할 수 있게 된다.
특히 이러한 현상은 리세스 게이트를 벌브(bulb) 형태로 형성하고, 벌브 하부에 이온을 주입시키는 공정에서 발생할 가능성이 크다. 즉, 벌브 리세스는 활성 영역이 벌브 형태로 깊게 식각되어 형성되기 때문에 벌브 리세스의 저부에 광에 의해 반응하지 못하는 포토레지스트가 존재할 가능성이 크기 때문이다. 더욱이 장파장의 광(I-line)은 깊은 곳의 포토레지스트를 반응시키기 어렵기 때문에 리세스 게이트의 깊이가 깊을수록 포토레지스트 스컴이 발생될 가능성이 더욱 커진다.
이처럼 포토레지스트 스컴이 존재하게 되면, 후속의 이온주입 공정에서 스컴이 마스크로 작용하기 때문에 스컴이 잔류한 영역에 대한 이온 주입이 제대로 이루어지지 않아 반도체 소자의 전기적 특성이 열화되는 문제를 초래하게 된다.
본 발명의 목적은 하부 구조물의 형태 및 단차와 상관없이 하부 구조물에 포토레지스트의 스컴이 잔류하지 않고 용이하게 제거될 수 있도록 해주는 방법을 제공하고자 한다.
본 발명의 일실시예에 따른 반도체 소자의 제조 공정은 게이트 영역을 식각하여 리세스를 형성하는 제 1 단계, 게이트 영역을 포함한 반도체 기판 상에 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)을 형성하는 제 2 단계, 반사 방지막 상에 포토레지스트를 형성하는 제 3 단계, 셀 영역의 반사 방지막 및 포토레지스트를 제거하여 게이트 영역을 노출시키는 제 4 단계 및 게이트 영역의 활성영역에 이온을 주입하는 제 5 단계를 포함한다.
이처럼 본 발명은 리세스 게이트 영역에 이온을 주입하는 공정 이전의 포토레지스트 공정에서 포토레지스트 하부에 현상액에 잘 녹아나오는 반사 방지막(DBARC)을 형성함으로써 리세스 게이트 내에 형성된 포토레지스트를 용이하게 제거하면서 스컴이 발생되지 않도록 해준다.
본 발명의 반도체 소자 제조 공정은 리세스의 저부에 게이트 전극을 형성하는 제 6 단계 및 게이트 전극이 리세스에 매립되도록 게이트 전극 상에 하드마스크막을 형성하는 제 7 단계를 더 포함할 수 있다.
본 발명의 반도체 소자 제조 공정에서 제 1 단계는 활성영역을 식각하여 제 1 리세스를 형성하는 단계 및 제 1 리세스의 하단부를 식각하여 벌브 형태의 제 2 리세스를 형성하는 단계를 포함할 수 있으며, 제 5 단계는 리세스 게이트의 채널영역에 이온을 주입하는 채널이온주입(LCI; Local Channel Implant) 공정이다.
본 발명은 포토레지스트 공정에서 포토레지스트 하부에 현상액에 잘 녹아나오는 반사 방지막(DBARC)을 먼저 형성함으로써 리세스 게이트 내에 형성된 포토레지스트를 용이하게 제거하면서 스컴이 발생되지 않도록 해준다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1 내지 도 9은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정을 보여주는 공정 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 상부에 반도체 기판(100)의 소자분리영역을 노출시키는 패드산화막패턴(102) 및 패드질화막패턴(미도시)을 형성한다.
다음에, 노출된 반도체 기판(100)을 일정 깊이로 식각하여 트렌치(미도시함)를 형성한 후 트렌치가 매립되도록 전면에 절연막을 형성한다. 이어서, 절연막을 평탄화한 후 패드질화막패턴을 제거함으로써 활성영역을 정의하는 소자분리막(104)이 형성된다.
다음에 도 2를 참조하면, 반도체 기판(100) 상부에 하드마스크막(106)을 형성하고 그 상부에 게이트 영역을 정의하는 포토레지스트 패턴(108)을 형성한다.
다음에 도 3을 참조하면, 포토레지스트 패턴(108)을 식각 마스크로 하드마스크막(106)을 식각하여 하드마스크막 패턴(110)을 형성하고, 하드마스크막 패턴(110)을 식각 마스크로 반도체 기판(100)을 일정 깊이 식각하여 제 1 리세스(112)를 형성한다. 이 후, 하드마스크막 패턴(110)은 제거된다.
다음에 도 4를 참조하면, 제 1 리세스(112)를 포함하는 반도체 기판(100) 전면에 배리어막으로서 산화막(114)을 형성한다. 이때, 산화막(114)은 후속 공정에서 벌브 형태의 리세스 게이트 영역을 형성하기 위한 2차 식각공정시 반도체 기판(100)이 과도식각되는 것을 방지하는 역할을 한다. 이러한 산화막으로는 고온산화막(HTO; High Temperature Oxidation) 또는 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 이용할 수 있다.
다음에 도 5를 참조하면, 산화막(114)을 배리어막으로 제 1 리세스(112)의 하단부에 대한 2차 식각공정을 진행하여 제 1 리세스(112)의 하단부가 구(bulb) 형상으로 이루어진 벌브 타입의 리세스 게이트 영역(116)을 형성하고, 산화막(114)은 제거한다.
다음에 도 6을 참조하면, 반도체 기판(100) 상에 비정질 카본막(amorphous carbon)(118)을 형성한 후 리세스 게이트 영역(116)을 포함한 반도체 기판 전면에 현상액에 의해 잘 녹는 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)(120)을 증착한다.
다음에, 리세스 게이트 영역(116)이 매립되도록 현상 가능한 반사 방지막(120) 상부에 포토레지스트(122)를 형성한다. 이때 반사 방지막(120) 및 포토레 지스트(122)는 셀 영역 및 주변회로 영역에 모두 형성된다.
다음에 도 7을 참조하면, 셀 영역에 대한 이온 주입을 위해 셀 영역을 정의하는 마스크(미도시)를 이용하여 포토레지스트(122)에 대한 노광 및 현상공정을 진행함으로써 셀 영역을 오픈시키는 포토레지스트 패턴(미도시)을 형성한다.
이때, 현상 가능한 반사 방지막(120)은 포토레지스트와 유사한 특성이 있어 수소 이온(H+)과 같은 산(acid)이 확산된 영역은 디크로스 링킹(De-crosslinking)되는데, 디크로스 링킹된 부분은 포토레지스트에 대한 현상 공정시 사용되는 현상액에 의해 쉽게 용해되므로 리세스 게이트 영역과 같이 깊은 홈의 저부에 형성된 반사 방지막(120)도 현상 공정시에 쉽게 제거될 수 있다.
따라서, 반사 방지막(120) 상부에 형성된 포토레지스트도 현상 공정시 반사 방지막(120)이 녹아 나올 때 반사 방지막(120)과 함께 빠져나옴으로써 게이트 영역에 포토레지스트 잔유물(스컴)이 잔존하지 않고 모두 제거될 수 있게 된다.
다음에, 비정질 카본막(amorphous carbon)(118)을 배리어막으로 리세스 게이트 영역에 대한 국부적인 채널이온주입(LCI; Local Channel Implant)을 실시하여 반도체 기판(100) 내에 이온주입층(124)을 형성한다.
다음에 도 8을 참조하면, 벌브형 리세스 게이트 영역을 포함하는 전체 표면상에 게이트 산화막(126)을 형성한 후 게이트 산화막(126) 상에 게이트 전극물질(128)을 형성한다.
다음에 도 9를 참조하면, 게이트 산화막(126) 및 게이트 전극물질(128)을 에 치백(Etchback)하여 리세스 게이트 영역의 저부에 게이트 전극물질 및 게이트 산화막이 남도록 함으로써 매립 게이트(buried gate)(130)를 형성한다.
다음에, 매립 게이트(130)를 포함한 전체 표면상에 산화막(132) 및 하드마스크막(질화막)(134)을 순차적으로 형성한 후 활성영역이 노출될 때까지 이들을 평탄화한다.
상술한 본 발명의 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
예컨대, 상술한 실시예에서는 벌브 형태의 매립 게이트를 형성하는 경우에 대해 설명하고 있으나 매립 게이트가 아닌 리세스 게이트를 형성하는 경우에도 상술한 현상 가능한 반사 방지막을 사용함으로써 리세스된 게이트 영역에 포토레지스트의 잔유물이 잔존하지 않도록 할 수 있으며, 활성영역이 리세스된 형태도 벌브 형태로 한정되지 않는다.
또한, 이온 주입층을 형성한 후 게이트를 형성하는 공정은 종래의 어떠한 매립 게이트 또는 리세스 게이트 형성방법을 사용하든 무방하다.
도 1 내지 도 9은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정을 보여주는 공정 단면도들.
Claims (4)
- 게이트 영역을 식각하여 리세스를 형성하는 제 1 단계;상기 게이트 영역을 포함한 반도체 기판 상에 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)을 형성하는 제 2 단계;상기 반사 방지막 상에 포토레지스트를 형성하는 제 3 단계;셀 영역의 상기 반사 방지막 및 상기 포토레지스트를 제거하여 상기 게이트 영역을 노출시키는 제 4 단계; 및상기 게이트 영역의 활성영역에 이온을 주입하는 제 5 단계를 포함하는 반도체 소자의 제조 공정.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 제 1 단계는상기 게이트 영역을 식각하여 제 1 리세스를 형성하는 단계; 및상기 제 1 리세스의 하단부를 식각하여 벌브 형태의 제 2 리세스를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 공정.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서,상기 리세스의 저부에 게이트 전극을 형성하는 제 6 단계; 및상기 게이트 전극이 상기 리세스에 매립되도록 상기 게이트 전극 상에 하드마스크막을 형성하는 제 7 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 공정.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1항에 있어서, 상기 제 5 단계는채널이온주입(LCI; Local Channel Implant)을 실시하는 것을 특징으로 하는 반도체 소자의 제조 공정.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090092302A KR101076777B1 (ko) | 2009-09-29 | 2009-09-29 | 반도체 소자의 제조 공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090092302A KR101076777B1 (ko) | 2009-09-29 | 2009-09-29 | 반도체 소자의 제조 공정 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110034843A KR20110034843A (ko) | 2011-04-06 |
| KR101076777B1 true KR101076777B1 (ko) | 2011-10-26 |
Family
ID=44043275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090092302A KR101076777B1 (ko) | 2009-09-29 | 2009-09-29 | 반도체 소자의 제조 공정 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101076777B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8900468B2 (en) | 2012-09-04 | 2014-12-02 | Samsung Electronics Co., Ltd. | Methods of forming a pattern |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102050214B1 (ko) | 2013-06-13 | 2019-12-02 | 삼성전자 주식회사 | 반도체 소자 제조 방법 |
| KR102222818B1 (ko) | 2014-10-06 | 2021-03-04 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
2009
- 2009-09-29 KR KR1020090092302A patent/KR101076777B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8900468B2 (en) | 2012-09-04 | 2014-12-02 | Samsung Electronics Co., Ltd. | Methods of forming a pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110034843A (ko) | 2011-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372103B1 (ko) | 반도체소자의소자분리방법 | |
| JP2009071276A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| KR100632630B1 (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR101076777B1 (ko) | 반도체 소자의 제조 공정 | |
| KR101219464B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| KR20060134596A (ko) | 반도체 소자의 제조방법 | |
| KR20090019133A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR100732272B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060028220A (ko) | 반도체장치의 제조 방법 | |
| KR20080062010A (ko) | 반도체 소자의 제조방법 | |
| JP2006294959A (ja) | 半導体装置の製造方法及び半導体基板 | |
| KR100870293B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20000045328A (ko) | 반도체 소자의 제조방법 | |
| KR101060716B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20060075933A (ko) | 반도체 소자의 형성 방법 | |
| KR100743629B1 (ko) | 반도체 소자의 제조방법 | |
| KR101095066B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100390999B1 (ko) | 반도체소자의 형성방법 | |
| KR100732273B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100268884B1 (ko) | 듀얼 문턱 전압 형성방법 | |
| KR20070107901A (ko) | 반도체 소자의 제조방법 | |
| CN118352220A (zh) | 半导体结构的形成方法 | |
| KR20110126931A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
| KR20060072962A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |