KR20080062010A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 이온주입 마스크로 사용되는 감광막의 잔류물을 제거하는 포스트 세정 공정을 포함하는 반도체 소자의 제조방법에 있어서, 상기 포스트 세정 공정은, 오존수와 BOE 용액 및 SC-1 용액을 사용해서 차례로 수행하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{Method of manufacturing MOSFET device}

도 1은 종래의 문제점을 나타내는 사진.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

210: 반도체기판 220: 게이트 절연막

230,231: N형 폴리실리콘막 240: P형 폴리실리콘막

M1,M2: 감광막패턴

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 이온주입 마스크인 감광막의 잔류물을 완전히 제거할 수 있는 반도체 소자의 제조방법에 관한 것이다.

현재, 반도체 소자의 제조에서는 특정 부분에 선택적으로 이온주입을 수행하기 위하여 이온주입 마스크로 감광막을 이용하고 있다.

예를 들어, 듀얼 폴리 게이트(Dual poly gate) 형성 과정에서 NMOS 및 PMOS 영역 각각에 선택적으로 N형 불순물 및 P형 불순물 이온주입을 수행하기 위해 이온주입 마스크로 감광막을 이용하고 있다.

이하에서는, 종래의 듀얼 폴리 게이트 형성방법을 간략하게 설명하면 다음과 같다.

먼저, NMOS 및 PMOS 영역으로 구획된 반도체기판 상에 게이트 절연막을 형성한 후, 상기 게이트 절연막 상에 N형 폴리실리콘막을 형성한다.

그런다음, 상기 N형 폴리실리콘막 상에 PMOS 영역을 노출시키는 제1감광막패턴을 형성한 후, 상기 제1감광막패턴을 이온주입 마스크로 사용하여 상기 PMOS 영역의 N형 폴리실리콘막에 P형 불순물 이온주입을 수행하여 상기 PMOS 영역에 P형 폴리실리콘막을 형성한다.

다음으로, 상기 제1감광막패턴이 제거된 상태에서 상기 P형 폴리실리콘막 상에 NMOS 영역을 노출시키는 제2감광막패턴을 형성한 후, 상기 제2감광막패턴을 이온주입 마스크로 사용하여 상기 NMOS 영역의 N형 폴리실리콘막에 N형 불순물 이온주입을 추가 이온주입을 수행한다.

계속해서, 상기 제2감광막패턴이 제거된 상태에서 상기 N형 및 P형 폴리실리콘막 상에 게이트 금속막으로서 텅스텐막과 하드마스크막을 증착한 후, 상기 하드마스크막, 텅스텐막과 N형 폴리실리콘막 및 P형 폴리실리콘막, 그리고, 상기 게이트 절연막을 식각하여 상기 기판의 NMOS 영역에는 N형 폴리 게이트, PMOS 영역에는 P형 폴리 게이트가 구비된 듀얼 폴리 게이트를 형성한다.

한편, 종래의 듀얼 폴리 게이트 형성시에 사용된 감광막패턴은 상기의 N형 및 P형 불순물 이온주입에 의해 경화가 진행되기 때문에 감광막 제거 공정인 감광막 스트립(strip) 공정 진행시 상기 감광막이 쉽게 제거되지 않는 문제로 인해 상기 감광막 스트립 공정을 3회 진행하고 나서, 제거되지 않은 감광막 잔류물을 제거하기 위해 포스트 세정 공정(post cleaning)을 추가로 진행하고 있다.

일반적으로, 상기의 포스트 세정 공정은 Revised SPM(Sulfyric Proxide Mix) 용액과 BOE(Buffered Oxide Etch) 용액 및 SC-1 용액을 사용하여 수행하고 있으며, 통상, 상기 Revised SPM 용액은 황산(H₂SO₄)과 과산화수소(H₂O₂)의 혼합비가 50:1인 캐미컬을 의미하며, 상기 BOE 용액은 불산(HF)와 플루오르화암모늄(NH₄F)가 혼합된 캐미컬을 의미하고, 상기 SC-1용액은 수산화암모늄(NH₄OH)와 과산화수소(H₂O₂)및 순수(D.I water)가 혼합된 캐미컬을 의미한다.

그러나, 상기 Revised SPM 용액은 황산에 비해 과산화수소의 비율이 낮은 특성으로 인해 감광막 잔류물의 제거 효율이 떨어지는데, 이는, 도 1에 도시된 바와 같이, 후속의 웨이퍼를 건조(dry)시키기 위한 과정에서 웨이퍼에 물방울 형태의 불순물 자국이 발생하게 되는, 워터 마크(Water Mark) 현상을 발생시키고 있다.

한편, 상기 Revised SPM 용액 보다 감광막 잔류물의 제거 효율이 좋은 SPM 용액, 즉, 황산과 과산화수소의 혼합비가 4:1인 캐미컬을 사용할 수 있으나, 게이트 금속물질인 텅스텐막이 녹는 현상으로 인해 일반적으로 SPM 용액을 사용되지 않고 있다.

본 발명은 이온주입 마스크인 감광막의 잔류물 제거시 워터 마크 발생을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 이온주입 마스크로 사용되는 감광막의 잔류물을 제거하는 포스트 세정 공정을 포함하는 반도체 소자의 제조방법에 있어서, 상기 포스트 세정 공정은, 오존수와 BOE 용액 및 SC-1 용액을 사용해서 차례로 수행하는 반도체 소자의 제조방법을 제공한다.

또한, 본 발명은, NMOS 및 PMOS 영역으로 구획된 반도체기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 N형 폴리실리콘막을 증착하는 단계; 상기 N형 폴리실리콘막 상에 PMOS 영역을 노출시키는 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 이온주입 마스크로 사용해서 상기 노출된 PMOS 영역의 N형 폴리실리콘막에 대해 선택적으로 P형 불순물을 이온주입하여 PMOS 영역에 P형 폴리실리콘막을 형성하는 단계; 상기 제1감광막패턴을 제거하는 단계; 상기 제1감광막패턴 제거시 잔류된 감광막을 제거하기 위한 1차 포스트 세정 공정을 수행하는 단계; 상기 P형 폴리실리콘막 상에 NMOS 영역을 노출시키는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 이온주입 마스크로 사용해서 상기 노출된 NMOS 영역의 N형 폴리실리콘막에 대해 선택적으로 N형 불순물을 이온주입하여 NMOS 영역에 완전한 N형 폴리실리콘막을 형성하는 단계; 상기 제2감광막패턴을 제거하는 단계; 및 상기 제2감광막패턴 제거시 잔류된 감광막을 제거하기 위한 2차 포스트 세정 공정을 수행하는 단계;를 포함하며, 상기 1차 및 2차 포스트 세정 공정은, 오 존수와 BOE 용액 및 SC-1 용액을 사용해서 차례로 수행하는 반도체 소자의 제조방법을 제공한다.

여기서, 상기 제1감광막패턴 및 제2감광막패턴 제거는, 감광막 스트립 공정을 3회 진행하는 것을 포함한다.

상기 1차 및 2차 포스트 세정 공정은 오존수와 BOE 용액 및 SC-1 용액을 사용해서 차례로 수행한 후, 불산 린스 드라이어(HF Rinse Dryer)를 사용하여 수행하는 것을 더 포함한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은, 반도체 소자의 제조방법에 있어서, 특정한 부분에 선택적으로 이온주입을 수행하기 위해 이온주입 마스크로 사용되는 감광막의 잔류물을 제거하는 포스트 세정 공정을 오존수와 BOE 용액 및 SC-1 용액을 사용하여 차례로 진행한다.

이와 같이, 상기 포스트 세정 공정을 산화력 특성이 좋은 오존수를 사용하여 수행함에 따라 감광막 잔류물의 제거 효율을 높일 수 있게 되어 워터 마크(Water Mark) 현상을 방지할 수 있다.

또한, 사용한 오존수를 따로 폐수 처리하는 비용이 불필요하므로 비용절감의 효과를 가질 수 있다.

자세하게는, 도 2a 내지 도 2f를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조과정에서 듀얼 폴리 게이트의 형성방법에 대해 설명하도록 한다.

도 2a를 참조하면, NMOS 및 PMOS 영역으로 구획된 반도체기판(210) 상에 게이트 절연막(220)을 형성한 후, 상기 게이트 절연막(220) 상에 N형(type) 폴리실리콘막(230)을 증착한다.

그런다음, 상기 N형 폴리실리콘막(230) 상에 상기 PMOS 영역을 노출시키는 제1감광막패턴(M1)을 형성한 후, 상기 제1감광막패턴(M1)을 이온주입 마스크로 사용해서 상기 노출된 PMOS 영역의 N형 폴리실리콘막(230) 내에 선택적으로 P형(type) 불순물을 이온주입(implantation)하여 상기 PMOS 영역의 게이트 절연막(220) 상에 P형 폴리실리콘막(240)을 형성한다.

이때, 상기 P형 불순물 이온주입은 5E15의 도우즈(dose)량을 갖는 보론(Boron)을 사용해서 3회 수행하도록 한다.

도 2b를 참조하면, 공지된 감광막(photo resist) 스트립(strip) 공정을 진행하여 상기 제1감광막패턴을 제거한다.

이때, 상기 제1감광막패턴 제거를 위한 감광막 스트립 공정은 3회 진행하도록 하는데, 그 이유는, 상기 P형 불순물 이온주입시, 상기 제1감광막패턴 부분도 이온주입됨에 따라 경화가 이루어지면서 감광막의 제거가 용이치 않기 때문이다.

도 2c를 참조하면, 상기 감광막 스트립 공정시 제거되지 않은 감광막 잔류물을 제거하기 위한 1차 포스트 세정 공정(post cleaning)을 진행한다.

이때, 상기 1차 포스트 세정 공정은 오존(O₃)수와 BOE 용액 및 SC-1 용액을 사용하여 감광막 잔류물을 제거한 후, 마지막 세정 단계에서 불산 린스 드라이어(HF Rinse Dryer)를 사용하도록 한다.

여기서, 본 발명은 감광막 잔류물을 제거하는 1차 포스트 세정 공정을 오존수와 BOE 용액 및 SC-1 용액을 사용하여 수행함으로써, 감광막 잔류물의 제거 효율을 높일 수 있으므로 상기 제1감광막패턴 제거시 잔류된 감광 물질을 완벽히 제거할 수 있게 되어 워터 마크(Water Mark) 발생을 방지할 수 있다.

구체적으로는, 종래에서는 감광막 잔류물을 제거하는 포스트 세정 공정시 Revised SPM 용액 또는 SPM 용액과 BOE 용액 및 SC-1 용액을 사용하여 수행함에 따라, 감광막 잔류물의 제거 효율이 낮아 웨이퍼에 물방울 형태의 불순물 자국이 발생되는, 워터 마크(Water Mark) 현상이 발생되었는데, 본 발명에서는, 감광막 잔류물의 제거 효율을 높여 상기 워터 마크 현상을 방지하기 위한 것으로, 감광막 잔류물을 제거하기 위한 용액으로 산화력 특성이 좋은 오존수를 사용함으로써, 그 특성을 이용해서 감광막의 잔류물의 제거 효율을 높일 수 있는 것이다.

즉, 상기 오존수를 사용하여 감광막의 화합물들을 산화시켜서 모두 날려버리게 함으로써, 감광막 잔류물의 제거 효율을 높일 수 있게 된다.

또한, 본 발명은 사용한 오존수를 SPM 용액처럼 따로 폐수 처리하는 비용이 불필요하므로 비용 절감에도 유리하다.

도 2d를 참조하면, 제1감광막패턴이 제거된 상태에서, 상기 P형 폴리실리콘막(240) 상에 NMOS 영역을 노출시키는 제2감광막패턴(M2)을 형성한 후, 상기 제2감광막패턴(M2)을 이온주입 마스크로 사용해서 상기 노출된 NMOS 영역의 N형 폴리실 리콘막(230) 내에 선택적으로 N형(type) 불순물을 이온주입하여 상기 게이트 절연막(220) 상에 완전한 N형 폴리실리콘막(231)을 형성한다.

이때, 상기 N형 불순물 이온주입은 5E15의 도우즈(dose)량을 갖는 인(Ph)을 사용해서 수행하도록 한다.

도 2e를 참조하면, 공지된 감광막 스트립(strip) 공정을 진행하여 상기 제2감광막패턴을 제거한다.

이때, 상기 제2감광막패턴 제거는, 상기에 전술한 바와 같은, 감광막 스트립 공정을 3회 진행하여 제거하도록 한다.

도 2f를 참조하면, 상기 감광막 스트립 공정시 제거되지 않은 감광막 잔류물을 제거하기 위한 2차 포스트 세정 공정(post cleaning)을 진행한다.

이때, 상기 2차 포스트 세정 공정은, 상기에 전술한 바와 같은, 상기 1차 포스트 세정 공정과 동일한 조건으로 수행한다. 즉, 오존수와 BOE 용액 및 SC-1 용액을 사용하여 감광막 잔류물을 제거한 후, 마지막 세정 단계에서 불산 린스 드라이어(HF Rinse Dryer)를 사용하도록 한다.

이후, 도시하지는 않았으나, 상기 N형 및 P형 폴리실리콘막 상에 게이트 금속막으로서 텅스텐막과 게이트 하드마스크막을 증착한 후, 상기 게이트 하드마스크막, 텅스텐막과 N형 폴리실리콘막 및 P형 폴리실리콘막, 그리고, 상기 게이트 절연막을 식각하여 상기 기판의 NMOS 영역에는 N형 폴리 게이트, PMOS 영역에는 P형 폴리 게이트가 구비된 듀얼 폴리 게이트를 형성한다.

전술한 바와 같이, 본 발명은, 상기 1차 포스트 세정 공정 및 2차 포스트 세 정 공정을 Revised SPM 용액과 SPM 용액보다 감광막 잔류물의 제거 효율이 높은 오존수를 사용하여 수행함으로써, 감광막 제거 후에도 잔류하는 감광 물질을 완벽히 제거할 수 있어 워터 마크 발생을 방지할 수 있다.

또한, 본 발명은 사용한 오존수를 따로 폐수 처리하는 비용이 불필요하므로 비용 절감에도 유리하다.

이상, 여기에서는 본 발명의 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이, 본 발명은, 감광막 잔류물을 제거하는 포스트 세정 공정을 산화력 특성이 좋은 오존수와 BOE 용액 및 SC-1 용액을 사용하여 수행함으로써, 감광막 잔류물의 제거 효율을 높일 수 있게 되어 워터 마크 현상을 방지할 수 있다.

또한, 본 발명은 사용한 오존수를 따로 폐수 처리하는 비용이 불필요하므로 비용 절감에도 유리하다.

Claims (4)

1. 이온주입 마스크로 사용되는 감광막의 잔류물을 제거하는 포스트 세정 공정을 포함하는 반도체 소자의 제조방법에 있어서,

   상기 포스트 세정 공정은, 오존수와 BOE 용액 및 SC-1 용액을 사용해서 차례로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
2. NMOS 및 PMOS 영역으로 구획된 반도체기판 상에 게이트 절연막을 형성하는 단계;

   상기 게이트 절연막 상에 N형 폴리실리콘막을 증착하는 단계;

   상기 N형 폴리실리콘막 상에 PMOS 영역을 노출시키는 제1감광막패턴을 형성하는 단계;

   상기 제1감광막패턴을 이온주입 마스크로 사용해서 상기 노출된 PMOS 영역의 N형 폴리실리콘막에 대해 선택적으로 P형 불순물을 이온주입하여 PMOS 영역에 P형 폴리실리콘막을 형성하는 단계;

   상기 제1감광막패턴을 제거하는 단계;

   상기 제1감광막패턴 제거시 잔류된 감광막을 제거하기 위한 1차 포스트 세정 공정을 수행하는 단계;

   상기 P형 폴리실리콘막 상에 NMOS 영역을 노출시키는 제2감광막패턴을 형성하는 단계;

   상기 제2감광막패턴을 이온주입 마스크로 사용해서 상기 노출된 NMOS 영역의 N형 폴리실리콘막에 대해 선택적으로 N형 불순물을 이온주입하여 NMOS 영역에 완전한 N형 폴리실리콘막을 형성하는 단계;

   상기 제2감광막패턴을 제거하는 단계; 및

   상기 제2감광막패턴 제거시 잔류된 감광막을 제거하기 위한 2차 포스트 세정 공정을 수행하는 단계;를 포함하며,

   상기 1차 및 2차 포스트 세정 공정은, 오존수와 BOE 용액 및 SC-1 용액을 사용해서 차례로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 2 항에 있어서,

   상기 제1감광막패턴 및 제2감광막패턴 제거는, 감광막 스트립 공정을 3회 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 2 항에 있어서,

   상기 1차 및 2차 포스트 세정 공정은 오존수와 BOE 용액 및 SC-1 용액을 사용해서 차례로 수행한 후, 불산 린스 드라이어(HF Rinse Dryer)를 사용하여 수행하는 것을 더 포함하는 반도체 소자의 제조방법.

Images