KR20070098334A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20070098334A
KR20070098334A KR1020060029854A KR20060029854A KR20070098334A KR 20070098334 A KR20070098334 A KR 20070098334A KR 1020060029854 A KR1020060029854 A KR 1020060029854A KR 20060029854 A KR20060029854 A KR 20060029854A KR 20070098334 A KR20070098334 A KR 20070098334A
Authority
KR
South Korea
Prior art keywords
hard mask
amorphous carbon
semiconductor device
manufacturing
polysilicon
Prior art date
Application number
KR1020060029854A
Other languages
English (en)
Inventor
조준희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060029854A priority Critical patent/KR20070098334A/ko
Publication of KR20070098334A publication Critical patent/KR20070098334A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 이온주입공정에서 감광막패턴의 경화로 인해 감광막이 잔류하여 패턴 리프팅과 파트클이 생성되는 것을 방지하기 위한 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 폴리실리콘을 형성하는 단계, 상기 폴리실리콘 상에 비정질카본과 하드마스크를 순차로 형성하는 단계, 상기 하드마스크를 식각마스크로 상기 비정질카본의 일부를 식각하여 폴리실리콘의 이온주입예정지역을 오픈시키는 단계, 상기 하드마스크와 비정질카본을 이온주입마스크로 상기 폴리실리콘에 불순물을 이온주입하는 단계, 상기 하드마스크를 제거하는 단계, 상기 비정질카본을 제거하는 단계를 포함하고, 상기한 본 발명은 이온주입 공정 후 잔류물로 인한 패턴 리프팅과 파티클 생성의 문제점을 개선함으로써 소자의 신뢰도를 향상시키는 효과가 있다.
이온주입, 잔류물, 감광막경화, 듀얼폴리게이트

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE}
도 1a와 도 1b는 종래 기술에 따른 반도체 소자를 설명하기 위한 단면도,
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 반도체 기판 21 : 게이트산화막
22 : 폴리실리콘막 23, 26 : 제1,2비정질카본
24, 27 : 제1,2하드마스크 25: 감광막패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 듀얼폴리 게이트를 갖는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화와 스피드(Speed)향상을 위해 현재 듀얼폴리게이트(Dual Poly Gate)를 갖는 반도체 소자가 제안되고 있다. 듀얼폴리게이트공정은 반도체 소자의 NMOS와 PMOS지역에 각각 N형불순물과 P형불순물, 바람직하게는 인(Phosphrous)과 보론(Boron)을 이온주입(Implant)하여 접합(Junction)을 형성하는 공정이다.
도 1a와 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a에 도시된 바와 같이, PMOS와 NMOS지역이 정의된 반도체 기판(11) 상에 폴리실리콘전극(12)을 형성하고, PMOS지역의 폴리실리콘전극(12) 상에 감광막패턴(13)을 형성하고 P형불순물을 주입한다. 이때, 이온주입공정에서 P형불순물이 감광막패턴에도 주입되므로 감광막패턴(13)이 경화된다.
도 1b에 도시된 바와 같이, 이온주입공정 실시 후 감광막패턴(13)을 스트립공정을 이용하여 스트립한다. 그러나, 종래기술은 불순물이온주입시, 감광막패턴(13)이 경화되므로 스트립 후에 폴리실리콘전극(12) 상부에 잔류한다(13a).
위와 같이, 듀얼폴리게이트를 갖는 반도체 소자를 형성하기 위해서 NMOS지역에 N형불순물 주입시에는 PMOS지역을 감광막으로 블로킹(Blocking)하고, PMOS지역에 P형불순물 주입시에도 동일하게 NMOS지역을 감광막으로 블로킹한다. 상기와 같은 이온주입공정은 폴리실리콘전극 상부에서 진행되는데 이때, 이온주입 배리어(Barrier)로 사용되는 감광막에 불순물이 이온주입되어 경화되므로 후속 감광막 스트립(Strip)공정에서 스트립되지 않고 잔류하게 되어 후속 공정에서 잔류 물(Residue)문제를 야기한다.
상기와 같은, 감광막의 잔류물(Residue)로 인해 후속 공정에서 패턴 리프팅(Pattern Lifting)과 파티클생성(Particle Generation) 등이 야기되는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 이온주입공정에서 감광막패턴의 경화로 인해 감광막이 잔류하여 패턴 리프팅과 파티클이 생성되는 것을 방지하기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명은 반도체 기판 상부에 폴리실리콘을 형성하는 단계, 상기 폴리실리콘 상에 비정질카본과 하드마스크를 순차로 형성하는 단계, 상기 하드마스크를 식각마스크로 상기 비정질카본의 일부를 식각하여 폴리실리콘의 이온주입예정지역을 오픈시키는 단계, 상기 하드마스크와 비정질카본을 이온주입마스크로 상기 폴리실리콘에 불순물을 이온주입하는 단계, 상기 하드마스크를 제거하는 단계, 상기 비정질카본을 제거하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, PMOS와 NMOS지역이 정의된 반도체 기판(20) 상에 폴리실리콘막(22)을 형성한다. 여기서, 반도체 기판(20)은 도시되지는 않았지만 소자분리막과 웰(well)을 포함한다. 또한, 폴리실리콘막(22)은 불순물이 도핑되지 않은(Un-doped) 폴리실리콘막(22) 또는 N형 불순물이 도핑된 폴리실리콘막(22)일 수 있으며, 폴리실리콘막(22) 아래에 게이트산화막(21)이 존재한다.
이어서, 폴리실리콘막(22) 상에 제1비정질카본(23)을 형성한다. 여기서, 제1비정질카본(23)은 후속 이온주입공정시 이온주입마스크로 사용하기 위한 것이다. 제1비정질카본(23)은 불순물이 주입되더라도 감광막에 비해 경화가 덜 되면서, 감광막과 같은 산소플라즈마로 쉽게 제거할 수 있다.
이어서, 제1비정질카본(23) 상에 제1하드마스크(24)를 형성한다. 여기서, 제1하드마스크(24)는 하부 제1비정질카본(23)을 식각하기 위한 마스크로 사용하며, 산화막, 질화막 및 금속물질 중에서 선택된 어느 하나로 형성한다. 특히, 바람직하게는 금속물질(메탈계)로 형성하되, 금속물질은 텅스텐(Ｗ) 또는 알루미늄(Al)을 사용할 수 있다.
위와 같은, 제1하드마스크(24)는 제1비정질카본(23)의 식각마스크로 사용되고, 후속 이온주입시 불순물이 제1비정질카본(23)으로 주입되는 것을 방지하는 역할을 한다.
이어서, 제1하드마스크(24) 상에 감광막을 형성하고, 노광 및 현상으로 PMOS지역이 오픈된 감광막패턴(25)을 형성한다.
도 2b에 도시된 바와 같이, 감광막패턴(25)을 식각마스크로 제1하드마스크(24)를 식각하고, 제1하드마스크(24)를 식각마스크로 제1비정질카본(23)을 식각하여 PMOS지역의 폴리실리콘막(22)을 오픈시킨다. 따라서, 제1비정질카본(23), 제1하드마스크(24)는 PMOS지역의 폴리실리콘막(22)을 오픈시키고, NMOS지역의 폴리실리콘막(22)은 덮는 형태로 형성된다.
여기서, 제1비정질카본(23)은 O2/N2, H2/N2 및 NH3/O2 중에서 선택된 어느 하나의 혼합가스로 식각할 수 있다.
이어서, 감광막패턴(25)을 제거한다. 감광막패턴(25)은 산소스트립으로 제거할 수 있다.
이어서, 제1하드마스크(24)와 제1비정질카본(23)을 이온주입마스크로 하여 오픈된 PMOS지역의 폴리실리콘막(22)에 P형불순물을 이온주입한다. 여기서, P형불순물은 보론(Boron)을 사용할 수 있다. 이때, NMOS지역의 폴리실리콘막(22)에는 제1하드마스크(24)와 제1비정질카본(23)이 덮혀 있으므로 이온주입을 원천적으로 막을 수 있고, 또한 이온주입시 제1하드마스크(24)에 의해 제1비정질카본(23)에는 불순물이 도달하지 않는다. 따라서, 제1비정질카본(23)의 경화는 없다.
이하, P형불순물이 주입된 PMOS지역의 폴리실리콘막(22)을 'P형 폴리실리콘전극(22a)'라고 한다.
도 2c에 도시된 바와 같이, 제1하드마스크(24)를 제거한다. 여기서, 제1하드마스크(24)는 습식식각으로 제거한다. 특히, 제1하드마스크(24)가 산화막일 경우 불산(HF), 질화막일 경우 인산(H3PO4)으로 제거할 수 있다.
도 2d에 도시된 바와 같이, 제1비정질카본(23)을 제거한다. 제1비정질카본(23)은 산소스트립으로 제거할 수 있다.
이어서, NMOS지역의 폴리실리콘막(22)이 오픈되도록 제2비정질카본(26)과 제2하드마스크(27)를 형성한다. 제2비정질카본(26)과 제2하드마스크(27)의 형성은 상기 도 2a, 도 2b와 동일한 물질, 공정으로 형성할 수 있다. 즉, 폴리실리콘막과 P형 폴리실리콘전극(22, 22a) 상에 제2비정질카본(26)과 제2하드마스크(27)를 순차로 형성한 후, 제2하드마스크(27) 상에 감광막을 형성하고, 노광 및 현상으로 NMOS지역의 폴리실리콘막(22)이 오픈된 감광막패턴을 형성하고, 감광막패턴을 식각마스크로 제2하드마스크(27)와 제2비정질카본(26)을 식각하여 형성한다.
이어서, 제2하드마스크(27)와 제2비정질카본(26)을 이온주입마스크로 NMOS지역의 폴리실리콘막(22)에 N형불순물을 이온주입한다. 여기서, N형불순물은 바람직하게는 인(Ph)을 사용할 수 있다. 이때, PMOS지역의 폴리실리콘막(22a)에는 제2하드마스크(27)와 제2비정질카본(26)으로 이온주입을 원천적으로 막을 수 있고, 또한 금속계 제2하드마스크(27)를 사용하여 제2비정질카본(26)의 경화에 따른 잔류물 문제를 방지할 수 있다.
이하, N형불순물이 주입된 NMOS지역의 폴리실리콘막(22)을 'N형 폴리실리콘 전극(22b)'라고 한다.
도 2e에 도시된 바와 같이, 제2하드마스크(27)를 제거한다. 여기서, 제2하드마스크(27)는 습식식각으로 제거한다. 특히, 제2하드마스크(27)가 산화막일 경우 불산(HF), 질화막일 경우 인산(H3PO4)으로 제거할 수 있다.
이어서, 제2비정질카본(26)을 제거한다. 제2비정질카본(26)은 산소플라즈마로 제거한다.
따라서, N형 및 P형 폴리실리콘전극(22a, 22b) 상에 잔류물이 남지 않는다. 이는 감광막과 동일한 스트립공정으로 쉽게 제거되면서도, 감광막보다 경화가 덜되는 비정질카본을 이온주입마스크로 사용하고 특히, 비정질카본 상에 하드마스크를 사용함으로써 비정질카본에 불순물이 이온주입되는 것을 원척적으로 막으면서, 경화에 따른 잔류물이 존재하는 현상을 방지하기 때문이다.
상기한 본 발명은, 이온주입마스크로 비정질카본을 사용하고, 비정질카본상에 하드마스크를 사용하여 이온주입을 원천적으로 막으면서도, 이온주입시 경화에 따른 후속 제거공정에서 잔류물이 남는 문제를 방지할 수 있는 장점이 있다.
또한, 본 발명의 바람직한 실시예는 감광막을 이온주입마스크로 사용하는 이온주입공정에서 모두 실시할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 제조방법은 이온주입 공정 후 잔류물로 인한 패턴 리프팅과 파티클 생성의 문제점을 개선함으로써 소자의 신뢰도를 향상시키는 효과가 있다.

Claims (8)

  1. 반도체 기판 상부에 폴리실리콘을 형성하는 단계;
    상기 폴리실리콘 상에 비정질카본과 하드마스크를 순차로 형성하는 단계;
    상기 하드마스크를 식각마스크로 상기 비정질카본의 일부를 식각하여 폴리실리콘의 이온주입예정지역을 오픈시키는 단계; 및
    상기 하드마스크와 비정질카본을 이온주입마스크로 상기 폴리실리콘에 불순물을 이온주입하는 단계;
    상기 하드마스크를 제거하는 단계; 및
    상기 비정질카본을 제거하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 상기 하드마스크는 메탈계로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 하드마스크는 텅스텐(Ｗ) 또는 알루미늄(Al)의 메탈계로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 하드마스크는 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 하드마스크를 제거하는 단계는,
    습식식각으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 비정질카본을 식각하는 단계는,
    O2/N2, H2/N2 및 NH3/O2 중에서 선택되 어느 하나의 혼합가스로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제4항에 있어서,
    상기 질화막인 하드마스크는 인산(H2PO4)으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제2항에 있어서,
    상기 비정질카본을 제거하는 단계는,
    산소플라즈마로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060029854A 2006-03-31 2006-03-31 반도체 소자의 제조방법 KR20070098334A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029854A KR20070098334A (ko) 2006-03-31 2006-03-31 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029854A KR20070098334A (ko) 2006-03-31 2006-03-31 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20070098334A true KR20070098334A (ko) 2007-10-05

Family

ID=38804411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029854A KR20070098334A (ko) 2006-03-31 2006-03-31 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20070098334A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115667A (ko) * 2015-03-27 2016-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 습식 스트리핑 가능한 중간층을 갖는 반도체 구조체의 패터닝 공정

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115667A (ko) * 2015-03-27 2016-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 습식 스트리핑 가능한 중간층을 갖는 반도체 구조체의 패터닝 공정

Similar Documents

Publication Publication Date Title
KR100792402B1 (ko) 듀얼폴리게이트를 갖는 반도체소자의 제조 방법
US7151022B2 (en) Methods for forming shallow trench isolation
US6991983B2 (en) Method of manufacturing high voltage transistor in flash memory device
KR20080010888A (ko) 반도체 소자의 형성 방법
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
KR20070098334A (ko) 반도체 소자의 제조방법
KR19990080646A (ko) 모스 전계 효과 트랜지스터의 제조 방법
JP5205779B2 (ja) 半導体装置の製造方法および半導体装置
KR100850105B1 (ko) 반도체장치의 제조방법
KR20100070557A (ko) 반도체 소자의 제조 방법
KR100817417B1 (ko) 고전압 씨모스 소자 및 그 제조 방법
KR100418721B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20080062010A (ko) 반도체 소자의 제조방법
KR100599513B1 (ko) 반도체 소자의 논샐리사이드 제조방법
KR100589493B1 (ko) 게이트 산화막 형성방법
KR100913056B1 (ko) 반도체 소자의 제조방법
KR100357173B1 (ko) 박막 트랜지스터의 제조 방법
KR100743629B1 (ko) 반도체 소자의 제조방법
KR101060716B1 (ko) 반도체 소자의 형성 방법
KR100399069B1 (ko) 로직 소자의 제조 방법
KR100344840B1 (ko) 반도체 소자의 듀얼게이트 형성 방법
KR100503369B1 (ko) 매립형 채널을 갖는 반도체 소자의 제조 방법
KR100741275B1 (ko) 반도체 소자 제조 방법
KR100487641B1 (ko) 반도체소자의 제조방법
KR100641469B1 (ko) 반도체 게이트 옥사이드 내에서의 전자덫 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination