KR20060134596A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20060134596A
KR20060134596A KR1020050054400A KR20050054400A KR20060134596A KR 20060134596 A KR20060134596 A KR 20060134596A KR 1020050054400 A KR1020050054400 A KR 1020050054400A KR 20050054400 A KR20050054400 A KR 20050054400A KR 20060134596 A KR20060134596 A KR 20060134596A
Authority
KR
South Korea
Prior art keywords
amorphous carbon
pattern
mask
carbon film
ion implantation
Prior art date
Application number
KR1020050054400A
Other languages
English (en)
Inventor
정용순
김석균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050054400A priority Critical patent/KR20060134596A/ko
Publication of KR20060134596A publication Critical patent/KR20060134596A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 소정의 하부 구조를 구비하는 반도체 기판의 활성 영역 상에 게이트 패턴을 형성하는 단계와, 상기 구조의 전체 표면 상부에 비정질 탄소막을 형성하는 단계와, 상기 활성 영역 상의 저장전극 콘택 영역에 해당하는 부분의 비정질 탄소막 상부에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 하부의 비정질 탄소막을 식각하여 상기 저장전극 콘택 영역에 비정질 탄소막 패턴을 형성하는 단계와, 상기 비정질 탄소막 패턴을 이온주입 마스크로 이용하여 상기 활성 영역 상의 비트라인 콘택 영역에 이온주입 공정을 수행하는 단계와, 상기 비정질 탄소막 패턴을 제거하는 단계를 포함하는 반도체 소자 제조방법을 개시한다.

Description

반도체 소자의 제조방법{Method for Manufacturing Semiconductor Device}
도 1a 내지 도 1d는 종래기술에 따른 마스크 공정에 의한 반도체 소자의 제조방법을 도시하는 단면도.
도 2a 및 도 2b는 종래기술에 의해 발생하는 포토레지스트 스컴(scum)을 도시하는 SEM 사진.
도 3a 및 도 3b는 종래기술에 의해 발생하는 포토레지스트 보이드(void)를 도시하는 SEM 사진.
도 4a 내지 도 4g는 본 발명에 따른 마스크 공정에 의한 반도체 소자의 제조방법을 도시하는 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 110 : 활성 영역 12, 112 : 게이트 형성용 막
14, 114 : 게이트 마스크 16, 116 : 게이트 패턴
18 : 포토레지스트막 118 : 비정질 탄소막
22, 120 : 포토레지스트 패턴 122 : 비정질 탄소막 패턴
24, 124 : 저장전극 콘택 영역 26, 126 : 비트라인 콘택 영역
128 : 이온주입 영역 30 : 포토레지스트 스컴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 이온주입 공정에 필요한 마스크 패턴을 형성함에 있어 보다 신뢰도 있는 공정을 적용함으로써 이온주입 마스크 공정의 마진을 확보하고 신뢰도를 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자를 생산함에 있어 안정적인 공정진행 조건을 갖는 것은 수율 향상과 밀접한 관계를 갖는다. 반도체 산업이 발전함에 따라 패턴이 점차 미세화되고 반도체 소자의 축소(shrinkage) 기술이 개발되고 있다. 이러한 반도체 소자의 개발에 있어서 미세 패턴을 구현함과 동시에 그에 따른 전기적 특성도 저하시키지 않아야 한다. 이러한 전기적 특성을 향상시키기 위하여 이온주입 공정의 도입이 필요하고 그에 따른 미세 패터닝 공정 기술이 필요한 것이다.
도 1a 내지 도 1d는 종래기술에 따른 마스크 공정에 의한 반도체 소자의 제조방법을 도시하는 단면도로서, 그 제조과정을 간략히 살피면 다음과 같다.
도 1a를 참조하면, 소정의 하부 구조를 구비하는 반도체 기판의 활성 영역(10) 상에 아래로부터 게이트 산화막, 도핑 폴리실리콘막, 텅스텐 실리사이드막 및 하드 마스크막으로 이루어지는 게이트 형성용 막(12)을 형성한다.
다음, 게이트 형성용 막(12) 상부에 포토레지스트를 도포하여 포토레지스트막을 형성한 다음, 노광 마스크를 이용하여 상기 포토레지스트막을 선택적으로 노광한 후 현상하여 게이트 마스크(14)를 형성한다.
도 1b를 참조하면, 게이트 마스크(14)를 식각 마스크로 이용하여 하부의 게이트 형성용 막(12)를 식각하여 게이트 패턴(16)을 형성한다.
도 1c를 참조하면, 상기 결과물의 전체 표면 상부에 포토레지스트를 도포하여 포토레지스트막(18)을 형성한다.
도 1d를 참조하면, 노광 마스크를 이용하여 포토레지스트막(18)을 선택적으로 노광한 후 현상하여, 이온주입 공정에 필요한 마스크 패턴인 포토레지스트 패턴(22)을 형성한다.
여기서, 포토레지스트 패턴(22)은 이온주입 공정이 필요없는 활성 영역(10) 상의 저장전극 콘택 영역(24)에만 형성되도록 하고, 이온주입 공정이 필요한 활성 영역(10) 상의 비트라인 콘택 영역(26)에는 형성되지 않도록 선택적으로 패터닝한 것이다.
그러나 게이트 패턴(16)의 높이와 포토레지스트막(18)의 두께에 기인하는 높은 단차 뿐만 아니라, 미세 패턴 형성에 기인하는 좁은 공간을 갖는 게이트 패턴(16)으로 인해 이온주입 공정을 위한 마스크 공정에 어려움이 있다.
도 2a 및 도 2b는 종래기술에 의해 발생하는 포토레지스트 스컴(scum)을 도시하는 SEM 사진으로, 게이트 패턴(16)의 높이와 포토레지스트막(18)의 두께에 기인하는 높은 단차로 인해 비트라인 콘택 영역(26)의 경우 노광 광원이 포토레지스트막(18)의 하부까지 충분히 미치지 못하기 때문에, 포토레지스트 스컴과 같은 잔류 물질이 발생함을 나타낸다.
상기한 도 1d에도 활성 영역(10) 상의 비트라인 콘택 영역(26)에 포토레지스 트 스컴(30)이 발생한 것이 도시되어 있다.
또한, 도 3a 및 도 3b는 종래기술에 의해 발생하는 포토레지스트 보이드(void)를 도시하는 SEM 사진으로, 활성 영역(10) 상의 저장전극 콘택 영역(24)에 형성된 좁은 공간을 갖는 게이트 패턴(16)으로 인해 포토레지스트막(18)이 게이트 패턴(16)들 사이의 하부까지 채워지지 않아 포토레지스트 보이드가 발생함을 나타낸다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 이온주입 공정에 필요한 마스크를 포토레지스트막을 이용하여 노광 및 현상공정으로 패터닝하여 형성하는 대신, 하드마스크의 역할을 하는 비정질 탄소(amorphous carbon)막을 이용하여 식각공정으로 패터닝하여 형성함으로써, 이온주입 마스크 공정의 마진을 확보하고 신뢰도를 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는 하기의 단계를 포함하는 반도체 소자의 제조방법을 제공한다:
(a) 소정의 하부 구조를 구비하는 반도체 기판의 활성 영역 상에 게이트 패턴을 형성하는 단계;
(b) 상기 구조의 전체 표면 상부에 비정질 탄소막을 형성하는 단계;
(c) 상기 활성 영역 상의 저장전극 콘택 영역에 해당하는 부분의 비정질 탄 소막 상부에 포토레지스트 패턴을 형성하는 단계;
(d) 상기 포토레지스트 패턴을 식각 마스크로 이용하여 하부의 비정질 탄소막을 식각하여 상기 저장전극 콘택 영역에 비정질 탄소막 패턴을 형성하는 단계;
(e) 상기 비정질 탄소막 패턴을 이온주입 마스크로 이용하여 상기 활성 영역 상의 비트라인 콘택 영역에 이온주입 공정을 수행하는 단계; 및
(f) 상기 비정질 탄소막 패턴을 제거하는 단계.
또한, 본 발명에서는 상기 단계를 포함하는 반도체 소자의 제조방법에 의해 제조된 반도체 소자를 제공한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 4a 내지 도 4g는 본 발명에 따른 마스크 공정에 의한 반도체 소자의 제조방법을 도시하는 단면도로서, 그 제조과정을 살피면 다음과 같다.
도 4a를 참조하면, 먼저 반도체 기판에 얇은 트렌치 소자분리 (Shallow Trench Isolation; STI) 공정을 수행하여 소자분리막을 형성함으로써, 반도체 기판을 소자분리 영역 및 활성 영역으로 구분하고, 통상의 공정을 수행하여 소정의 하부 구조를 구비하도록 한다.
다음, 상기 소정의 하부 구조를 구비하는 반도체 기판의 활성 영역(110) 상에 아래로부터 30∼50Å 두께의 게이트 산화막, 400∼700Å 두께의 도핑 폴리실리콘막, 1000∼1500Å 두께의 텅스텐 실리사이드막 및 2000∼2500Å 두께의 하드 마스크막으로 이루어지는 게이트 형성용 막(112)을 형성한다.
다음, 게이트 형성용 막(112) 상부에 포토레지스트를 도포하여 포토레지스트막을 형성한 다음, 노광 마스크를 이용하여 상기 포토레지스트막을 선택적으로 노광한 후 현상하여 게이트 마스크(114)를 형성한다.
도 4b를 참조하면, 게이트 마스크(114)를 식각 마스크로 이용하여 하부의 게이트 형성용 막(112)를 식각하여 게이트 패턴(116)을 형성한다.
도 4c를 참조하면, 상기 결과물의 전체 표면 상부에 비정질 탄소 재료를 1000∼3000Å의 두께로 도포하여 하드마스크의 역할을 하는 비정질 탄소막(118)을 형성한다.
상기 비정질 탄소 재료는 높은 점도를 갖을 뿐만 아니라, 후속 공정에서 쉽게 제거되는 장점을 갖는다.
따라서, 비정질 탄소막(118)은 높은 점도를 갖기 때문에 좁은 공간에 대한 매립 특성이 우수하여 게이트 패턴(116)이 좁은 공간을 갖는다 하여도, 비정질 탄소막(118)이 게이트 패턴(116)들 사이의 하부까지 채워진다. 그 결과, 게이트 패턴(116)들 사이의 좁은 공간에는 보이드가 발생하지 않는다.
도 4d를 참보하면, 비정질 탄소막(118) 상부에 포토레지스트를 도포하여 포토레지스트막을 형성한 다음, 노광 마스크를 이용하여 상기 포토레지스트막을 선택적으로 노광한 후 현상하여 포토레지스트 패턴(120)을 형성한다. 이때, 상기 노광 공정시에는 KrF, ArF, F2 및 E-빔 (beam)으로 이루어진 군으로부터 선택되는 광원을 이용한다.
이 포토레지스트 패턴(120)은 하부의 비정질 탄소막(118)을 선택적으로 식각하여 이온주입 마스크를 형성할 때에 식각 마스크로서 사용하는 것이기 때문에, 활성 영역(110) 상의 저장전극 콘택 영역(124)에 형성되도록 한 것이다.
도 4e를 참조하면, 포토레지스트 패턴(120)을 식각 마스크로 이용하는 건식 또는 습식공정을 수행함으로써 하부의 비정질 탄소막(118)을 식각하여 이온주입 공정에 필요한 마스크 패턴인 비정질 탄소막 패턴(122)을 형성한다.
이때, 상기한 바와 같이 포토레지스트 패턴(120)을 활성 영역(110) 상의 저장전극 콘택 영역(124)에 형성하였기 때문에, 비정질 탄소막 패턴(122)은 이온주입 공정이 필요없는 활성 영역(110) 상의 저장전극 콘택 영역(124)에만 형성되고, 이온주입 공정이 필요한 활성 영역(110) 상의 비트라인 콘택 영역(126)에는 형성되지 않는다.
상기 습식공정을 수행함에 있어, 건식공정을 이용하는 경우에는 산소 플라즈마 등을 사용하고, 습식공정을 이용하는 경우에는 황산과 탄화수소류의 식각 용액을 사용함으로써, 게이트 패턴(116)의 높이와 비정질 탄소막(118)의 두께에 기인하는 높은 단차가 발생한다 하여도 비트라인 콘택 영역(126)의 비정질 탄소막(118)이 잔류하지 않는다.
도 4f를 참조하면, 비정질 탄소막 패턴(122)을 이온주입 마스크로 이용하여 비정질 탄소막(118)이 제거된 활성 영역(110) 상의 비트라인 콘택 영역(126)에 이온주입 공정을 수행한다.
도 4g를 참조하면, 이온주입 공정을 종료한 후에 비정질 탄소막 패턴(122)을 잔류하는 포토레지스트 물질과 함께 제거한다.
상기한 바와 같이, 본 발명에서는 이온주입 공정에 필요한 마스크를 좁은 공간에 대한 매립 특성이 우수한 비정질 탄소막을 이용하여 식각공정으로 패터닝하여 형성함으로써, 비트라인 콘택 영역(126)에 비정질 탄소막(118)이 잔류하지 않도록 할 수 있고, 또한 비정질 탄소막(118)이 게이트 패턴(116)들 사이의 좁은 공간의 하부까지 채워지도록 할 수 있어 게이트 패턴(116)들 사이에 보이드를 발생시키지 않는다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에서는 이온주입 공정에 필요한 마스크를 하드마스크의 역할을 하는 비정질 탄소막을 이용하여 식각공정으로 패터닝하여 형성함으로써, 활성 영역 상의 비트라인 콘택 영역에 비정질 탄소막이 잔류하지 않도록 할 수 있고, 또한 비정질 탄소막이 게이트 패턴들 사이의 좁은 공간의 하부까지 채워지도록 할 수 있어 게이트 패턴들 사이에 보이드를 발생시키지 않는다. 이에 따라, 이온주입 마스크 공정의 마진을 확보하고 신뢰도를 향상시켜 안정적이고 신뢰성 있는 반도체 소자 생산을 가능하게 하며, 반도체 소자의 수율 향상에 기여할 수 있다.

Claims (3)

  1. (a) 소정의 하부 구조를 구비하는 반도체 기판의 활성 영역 상에 게이트 패턴을 형성하는 단계;
    (b) 상기 구조의 전체 표면 상부에 비정질 탄소막을 형성하는 단계;
    (c) 상기 활성 영역 상의 저장전극 콘택 영역에 해당하는 부분의 비정질 탄소막 상부에 포토레지스트 패턴을 형성하는 단계;
    (d) 상기 포토레지스트 패턴을 식각 마스크로 이용하여 하부의 비정질 탄소막을 식각하여 상기 저장전극 콘택 영역에 비정질 탄소막 패턴을 형성하는 단계;
    (e) 상기 비정질 탄소막 패턴을 이온주입 마스크로 이용하여 상기 활성 영역 상의 비트라인 콘택 영역에 이온주입 공정을 수행하는 단계; 및
    (f) 상기 비정질 탄소막 패턴을 제거하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 (c) 단계는 KrF, ArF, F2 및 E-빔 (beam)으로 이루어진 군으로부터 선택되는 노광 광원을 이용한 포토리소그래피 공정에 의해 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 기재된 방법에 의해 제조되는 반도체 소자.
KR1020050054400A 2005-06-23 2005-06-23 반도체 소자의 제조방법 KR20060134596A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054400A KR20060134596A (ko) 2005-06-23 2005-06-23 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054400A KR20060134596A (ko) 2005-06-23 2005-06-23 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060134596A true KR20060134596A (ko) 2006-12-28

Family

ID=37812949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054400A KR20060134596A (ko) 2005-06-23 2005-06-23 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060134596A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683184A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种离子注入阻挡层的制作方法
CN103972062A (zh) * 2014-05-15 2014-08-06 京东方科技集团股份有限公司 一种离子注入的方法
CN104851785A (zh) * 2014-02-17 2015-08-19 英飞凌科技股份有限公司 用于对层进行处理的方法和用于制造电子器件的方法
WO2024091321A1 (en) * 2022-10-26 2024-05-02 Applied Materials, Inc. Aluminum oxide carbon hybrid hardmasks and methods for making the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683184A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种离子注入阻挡层的制作方法
CN102683184B (zh) * 2012-05-04 2016-01-27 上海华力微电子有限公司 一种离子注入阻挡层的制作方法
CN104851785A (zh) * 2014-02-17 2015-08-19 英飞凌科技股份有限公司 用于对层进行处理的方法和用于制造电子器件的方法
CN103972062A (zh) * 2014-05-15 2014-08-06 京东方科技集团股份有限公司 一种离子注入的方法
WO2015172505A1 (zh) * 2014-05-15 2015-11-19 京东方科技集团股份有限公司 一种离子注入的方法
WO2024091321A1 (en) * 2022-10-26 2024-05-02 Applied Materials, Inc. Aluminum oxide carbon hybrid hardmasks and methods for making the same

Similar Documents

Publication Publication Date Title
US7232727B2 (en) Method for fabricating semiconductor device with recessed channel region
KR20060134596A (ko) 반도체 소자의 제조방법
JP2007027681A (ja) 半導体素子の製造方法
KR20080004215A (ko) 반도체 소자의 형성 방법
KR100672138B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100880315B1 (ko) 반도체 소자의 제조 방법
KR100948065B1 (ko) 비휘발성 메모리 소자의 제조방법
KR100780763B1 (ko) 반도체 소자의 금속게이트 및 그 형성방법
KR20060028220A (ko) 반도체장치의 제조 방법
US7517755B2 (en) Method for fabricating semiconductor device
KR100870293B1 (ko) 플래시 메모리 소자의 제조 방법
KR20060076498A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100300053B1 (ko) 반도체소자의자기정렬콘택홀형성방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR100827490B1 (ko) 반도체 소자의 제조 방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR20010065901A (ko) 반도체 소자의 전하저장전극 형성 방법
KR100772688B1 (ko) 반도체 소자의 리세스패턴 제조방법
KR20070003138A (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR20070001751A (ko) 반도체 소자 스토리지 노드 콘택의 형성 방법
KR20080011928A (ko) 반도체 소자의 정렬 마크 형성 방법
KR19980050145A (ko) 반도체 소자의 미세패턴 형성방법
KR20040006137A (ko) 미세 패턴 형성 방법
KR20060079607A (ko) 반도체 소자의 제조 방법
KR20060124900A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application