CN104851785A - 用于对层进行处理的方法和用于制造电子器件的方法 - Google Patents

用于对层进行处理的方法和用于制造电子器件的方法 Download PDF

Info

Publication number
CN104851785A
CN104851785A CN201510084949.9A CN201510084949A CN104851785A CN 104851785 A CN104851785 A CN 104851785A CN 201510084949 A CN201510084949 A CN 201510084949A CN 104851785 A CN104851785 A CN 104851785A
Authority
CN
China
Prior art keywords
carbon
layer
coating
patterning
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510084949.9A
Other languages
English (en)
Inventor
F.布劳恩
B.K.洪
M.施梅德
J.施奈德
M.福格特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104851785A publication Critical patent/CN104851785A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

用于对层进行处理的方法和用于制造电子器件的方法。一种用于对层进行处理的方法可以包括：在层上方或在载体上方提供图案化碳层；以及通过图案化碳层向层中或向载体中执行离子注入。

Description

用于对层进行处理的方法和用于制造电子器件的方法
技术领域
各种实施例一般涉及用于对层进行处理的方法和用于制造电子器件的方法。
背景技术
一般而言，各种半导体工艺可以被用于对载体或晶片掺杂。用于对载体掺杂的一个方法可以是离子注入，其中，离子由于它们的高动能而被注入到载体材料中。进一步地，可以应用掩模以保护特定区不受离子的注入，并且在其它区中允许离子注入，例如，以在载体材料中形成掺杂区域。制造电子器件或集成电路一般可以包括一个或多个离子注入工艺，例如，以在载体或该载体上方的层中生成期望的掺杂区域。一般而言，执行离子注入可以要求保护层或载体的一个或多个区域不被离子所渗透，并且因此可以使分别使用的掩模层适于相应的厚度，其中，为了遮挡具有更高能量的离子，该掩模层可以具有更大的厚度。
发明内容
一种用于对层进行处理的方法可以包括：在层上方提供图案化碳层；以及通过图案化碳层向层中执行离子注入。
附图说明
在附图中，贯穿不同的视图，同样的参考符号一般提及相同的部分。附图不一定是成比例的，相反重点一般被放在图示本发明的原理上。在下面的描述中，参考下面的附图来描述本发明的各种实施例，在附图中：
图1A示出了根据各种实施例的用于对层或载体进行处理的方法的示意流程图；
图1B示出了根据各种实施例的用于制造电子器件的方法的示意流程图；
图1C示出了根据各种实施例的方法的示意流程图；
图2A至2I分别示出了根据各种实施例的在处理期间或在制造期间层或载体的示意侧视图或横截面视图；
图3示出了根据各种实施例的在处理期间或在制造期间层或载体的示意侧视图或横截面视图；
图4示出了根据各种实施例的在处理期间或在制造期间层或载体的示意侧视图或横截面视图；
图5示出了在已经执行离子注入工艺之后常使用的抗蚀剂掩模层的电子显微镜图像；以及
图6示出了根据各种实施例的在本文中描述的处理期间或之后的图案化碳掩模层的电子显微镜图像。
具体实施方式
下面的详细描述提及通过图示的方式示出特定细节的附图和其中可以实践本发明的实施例。
词语“示例性的”在本文中被用于意味着“用作例子、实例或图示”。在本文中被描述为“示例性”的任何实施例或设计不一定要被解释为较之其它实施例或设计是优选的或有利的。
关于形成在一侧或表面“上方”的沉积材料所使用的词语“在…上方”，在本文中可以被用于意味着所沉积的材料可以被“直接地形成”在所意指的侧或表面上，例如，与所意指的侧或表面直接接触。关于形成在一侧或表面“上方”的沉积材料所使用的词语“在…上方”，在本文中可以被用于意味着所沉积的材料可以在一个或更多个附加层被布置在所意指的侧或表面与所沉积的材料之间的情况下，被“间接地形成”在所意指的侧或表面上。
关于结构的（或载体的）“横向”延伸或“横向”围绕所使用的术语“横向”，在本文中可以被用于意味着沿着与载体的表面平行的方向的延伸。这意味着载体的表面（例如，衬底的表面或晶片的表面）可以用作参照，通常被提及为晶片的主处理表面（或另一类型载体的主处理表面）。进一步地，关于结构的（或结构元件的）“宽度”所使用的术语“宽度”，在本文中可以被用于意味着结构的横向延伸。进一步地，关于结构的（或结构元件的）高度所使用的术语“高度”，在本文中可以被用于意味着沿着与载体的表面垂直的（例如，与载体的主处理表面垂直的）方向的结构的延伸。
根据各种实施例，术语层在本文中可以被用于意味着层、膜、薄膜、覆盖层、势垒层等，并且进一步地，术语层在本文中可以被用于意味着衬底、载体、晶片、固体主体等或者衬底、载体、晶片或固体主体的至少一部分。进一步地，层还可以至少部分地覆盖衬底、载体、晶片或固体主体，或者层可以被设置在衬底、载体、晶片或固体主体上方。
根据各种实施例，可以使用离子注入系统（或离子注入装置，例如，注入机）来执行离子注入工艺，其中，离子注入系统可以包括提供材料的离子的离子源和加速系统，加速系统经由电场（或电磁场）使所提供的离子加速，使得可以提供离子束或定向的（directed）离子电流。离子束或离子电流可以被引导到固体主体（例如，载体、晶片或层）上，使得离子冲击到该固体主体中并且保留（停止，例如，经由电子停止和/或原子核停止）在该固体主体的固体材料内。如在本文中提及的离子的能量，例如，动能，可以由离子注入系统的加速系统内的离子的加速度来限定。离子注入工艺可以被用于改变或修改该固体的物理、化学或电性质，例如，化学成分（例如，形成硅晶片内的氧化硅），或例如，对材料掺杂（例如，对晶片的或层的半导体材料掺杂）以改变该材料的电导率。
投射的范围（例如，所注入的（停止的）离子距体的表面的平均距离）可以取决于所注入的离子的能量（例如，来自离子的质量和离子的加速度）。由于在行进经过固体材料期间直到离子停止为止离子可能蔓延，因而相应注入轮廓可以包括高斯分布、皮尔森（Pearson）（例如，类型IV）分布或双皮尔森分布（double Pearson distribution）。
向固体中注入离子可以导致该固体的晶体结构的结构改变或损伤。固体材料的损伤可以通过随后执行的热退火处理来治愈。因此，在已经执行掺杂剂（例如，磷（P）、砷（As）或硼（B））的离子注入之后，快速热处理可以被应用于固体材料（例如，应用于硅晶片）。从而，在退火温度处（例如，在大于约1000oC（例如，大于约1200oC）的温度处）生成的空位可以便于掺杂剂从间隙晶格位置到置换晶格位置的移动。进一步地，来自离子注入工艺的非晶化损伤可以由于再结晶工艺而被治愈。例如，在一秒内或在几秒内的快速热处理可以使固体材料内的掺杂剂的不期望的化学扩散最小化。说明性地，热处理可以被用于或者排他地治愈晶体结构并让所注入的离子的离子分布不变，或者两者，治愈晶体结构并且改变所注入的离子的离子分布（掺杂轮廓）。
为了向材料中注入离子，可以将离子加速为具有高动能，例如，大于约1 MeV的能量，并且可以使用掩模材料，其中，可以提供具有大层厚度（例如，大于约几微米）的包括掩模材料的掩模层。在常使用的离子注入工艺中，对于5 MeV离子注入，可以使用具有等于或大于约6 μm的厚度的抗蚀剂层。
各种实施例基于以下理解：由于抗蚀剂层的更大厚度（对于高能注入，其可以是必要的），可以限制抗蚀剂层的横向分辨率和/或稳定性。说明性地，在半导体技术中可以产生对高能离子注入的需要，其中，持续减小的特征大小可以由用于离子注入的常使用的掩模材料限制。在常使用的工艺中，其中，抗蚀剂被用作掩模材料，5 MeV注入可以要求具有大于约5 μm的厚度的抗蚀剂层，例如，具有约6 μm的厚度的抗蚀剂层，其中，在图案化期间可以将具有该厚度的抗蚀剂限制为三的长宽比，其可以导致约2 μm的最大可能横向分辨率（临界尺寸（CD））。说明性地，将抗蚀剂用作掩模材料的常应用的离子注入工艺可以被限制为等于或大于2 μm的横向特征大小或CD，其中，在处理期间可以存在具有更小特征大小或者要求更小的CD的的期望的应用。
除此之外，必要厚的抗蚀剂注入掩模的机械稳定性（例如，下层载体上的粘附力）可能被限制，或者可能在处理期间引起问题，例如，由于在高能离子注入期间被输入抗蚀剂中的能量而导致抗蚀剂注入掩模可以剥落。进一步地，在高能离子注入期间，抗蚀剂注入掩模可以破裂或者抗蚀剂注入掩模可以变形，如在图5中在高能注入（5 MeV）之后对于6.5 μm厚抗蚀剂离子掩模的例子中的所图示的。
根据各种实施例，认识到离子注入工艺可以引起抗蚀剂离子掩模内的机械应力和/或应变，使得抗蚀剂离子掩模可以自己弯曲或变形和/或载体的剥落（peal）。尽管为了改善抗蚀剂层的粘附力和/或稳定性能够使用的各种可能性，但将抗蚀剂用作用于高能离子注入的掩模层可以被限制在特征大小中，例如，至约2 μm。进一步地，这种厚抗蚀剂层可以具有抗蚀剂层厚度、表面密度和/或形态的不充足的同质性。进一步地，针对高能离子注入而非常特别地设计的抗蚀剂可能太昂贵以致不能被用作这样的厚层。进一步地，关于在已经执行离子注入之后抗蚀剂的去除，可能产生问题。进一步地，使用特别的粘附力助剂也可能太昂贵，并且由于一般出现的问题而导致可能未显著减小横向CD。
根据各种实施例，在离子注入工艺期间可以将碳硬掩模层用作掩模层或阻挡层（blocking layer），其中，碳硬掩模层可以被图案化，使得由于抗蚀剂的可实现的长宽比而导致可处理的特征大小或横向临界尺寸CD可以不被限制。
根据各种实施例，碳层可以被用作硬掩模层，或者碳可以被用作掩模材料，由于针对高能离子注入使用碳作为硬掩模的可实现的长宽比可以等于或大于约7。进一步地，经由氧或所谓的灰化工艺（可以经由将碳氧化为气态的一氧化碳和/或二氧化碳来去除碳）使用等离子体清洗，可以从下层载体（例如，从半导体载体或晶片）容易地选择性地去除碳硬掩模层。说明性地，同样地例如具有等于或大于约5 μm的厚度的厚碳层可以被图案化，使得掩模层结构的长宽比可以等于或大于约7。在高能离子注入工艺期间，这可以显著地减小可处理的特征大小或横向临界尺寸。
进一步地，碳硬掩模层可以被形成具有比常使用的抗蚀剂层更高的密度，例如，大于约1.5 g/cm3的密度或范围在从约1.5 g/cm3至约3.5 g/cm3中的密度。由于碳硬掩模层可以具有比抗蚀剂层的密度更大的密度，相比于抗蚀剂材料，更薄的碳硬掩模层可以被用于对载体进行掩模，由于离子停止机制可以取决于材料的密度。这可以进一步减小可处理的特征大小或横向临界尺寸而同时施加高能离子注入（例如，大于约1 MeV）。
根据各种实施例，经由等离子体增强化学气相沉积（PECVD碳）沉积的碳可以被用作用于（例如，高能）离子注入工艺的掩模材料。因此，相比于常使用的抗蚀剂层，可以减小特征大小或横向临界尺寸，而同时相比于常使用的抗蚀剂层，可以提供增强的可处理性（例如，由于增强的机械稳定性、可去除性或更大的可处理长宽比而导致，或者由于在层厚度中不被限制而导致）。说明性地，认识到针对离子注入而使用碳硬掩模层可以回避由抗蚀剂层（软掩模）引起的典型出现的问题和限制，而同时在提及碳硬掩模层的选择可去除性或图案化和/或形成的情况下，没有本质的缺点。相比于其它硬掩模材料（如氧化硅（SiO2）、氮化硅（Si3N4）、氮化钛、硅化物和/或等），可以经由等离子体清洁或灰化从载体容易地去除碳硬掩模层。
图1A示出了根据各种实施例的用于对层进行处理的方法S100a的示意流程图，其中，该方法S100a可以包括：在S110a中，在层上方提供图案化碳层；以及，在S120a中，通过图案化碳层向层中执行离子注入。说明性地，针对离子注入工艺，图案化碳层可以在层上方提供硬掩模层或硬掩模结构。层可以是或者可以包括硅（例如，非晶硅（a-Si）或多晶硅（poly-Si））或者任何其它半导体材料。可以经由离子注入来对a-Si层或poly-Si层掺杂，例如，从而影响层的电导率或层的化学性质，例如，用于湿法蚀刻的蚀刻速率。根据各种实施例，该层可以包括氧化物，例如，透明导电氧化物，其中，可以经由离子注入对氧化物层掺杂。该层还可以表示载体，例如，在半导体工业中使用的晶片或任何其它类型的载体，例如，衬底、箔或带。
换言之，根据各种实施例，在本文中可以提供用于对载体进行处理的方法，其中，用于对载体进行处理的方法可以包括：与方法S100a的S110a类似，在载体上方提供图案化碳层；以及，与方法S100a的S120a类似，通过图案化碳层向载体中执行离子注入。
替换地，如在图1B中在示意流程图中图示的，用于制造电子器件或电子部件的方法S100b可以包括：在S110b中，在层上方或在载体上方形成碳层；在S120b中，通过部分地去除碳层来对碳层进行图案化；以及，在S130b中，通过图案化碳层向层中或向载体中执行离子注入。说明性地，针对离子注入工艺，图案化碳层可以在层上方或在载体上方提供硬掩模层或掩模结构。
根据各种实施例，如图1C中所示，方法S100c（例如，用于对载体进行处理的方法、用于对层进行处理的方法、用于制造电子器件或电子部件的方法。半导体处理）可以包括：在S110c中，在层和/或载体上方提供一个或多个结构元件，一个或多个结构元件包括碳，一个或多个结构元件提供用于离子注入工艺的掩模结构；以及，在S120c中，执行离子注入工艺以部分地对层和/或载体掺杂，其中，一个或多个结构元件保护层中的或载体中的一个或多个区域不被掺杂。
根据各种实施例，如在本文中提及的术语掺杂可以包括向层或载体的第二材料中注入第一材料（第一种类的离子），其中，利用第一材料的掺杂可以改变第二材料的电子性质，和/或其中，利用第一材料的掺杂可以改变第二材料（例如，至少在第二材料的一个或多个区域中）的化学性质（例如，成分）。
根据各种实施例，离子注入可以包括向第二材料中（例如，向层中或者向载体中）注入来自下面的材料组中的至少一个第一材料（离子），所述组由以下组成：硼（B）、铝（Al）、镓（Ga）、锗（Ge）、铟（In）、碳（C）、氮（N）、氧（O）、磷（P）、硫（S）、砷（As）、硒（Se）、锑（Sb）、碲（Te），或者能够作为在注入机中所加速的离子而被提供的任何其它材料。
根据各种实施例，可以应用离子注入（例如，方法S100a、S100b、S100c）以通过添加掺杂剂材料来改变材料的物理性质，其中，关键方面可以是掺杂材料的电子性质（例如，特定电导率、电荷载流子浓度、电荷载流子迁移率、电子能带结构）。离子注入可以被用于对材料掺杂，例如，以提供电子掺杂的材料，所谓的n型（负型）掺杂的材料，和/或空穴掺杂的材料，所谓的p型（正型）掺杂的材料。
根据各种实施例，载体中的所注入的离子的渗透深度和分布可以取决于停止机制（离子与固态材料的交互作用），并且可以通过使离子的动能变化而变化。可以变化的其它参数是剂量（或掺杂材料浓度）以及在注入工艺期间要被掺杂的固态材料的表面和离子的传播方向之间的角度。根据各种实施例，在注入离子之后，可以执行热退火工艺以从离子损伤恢复晶体结构。在注入离子之后，可以执行热退火工艺（例如，低温退火以恢复晶体结构但是防止对掺杂剂材料的扩散的实质贡献）。根据各种实施例，可以使用低温退火以在载体中提供更多有限的掺杂区域。
根据各种实施例，可以应用离子注入（例如，方法S100a、S100b、S100c）以通过添加（注入）与层材料或载体材料不同的另一材料例如在局部SIMOX工艺（注氧隔离）内改变层材料或载体材料的化学性质，其中，氧离子束可以被用于向硅层或硅载体中注入氧离子，被跟随有高温退火以形成一个或多个埋置的氧化硅区域。
根据各种实施例，碳掩模层可以被形成具有相应的层厚度以确保碳掩模层下的层或载体的掩模。说明性地，碳掩模层的层厚度可以大于离子向碳掩模层中的相应的渗透深度，这可以取决于所使用的离子（取决于所使用的离子的质量）和/或取决于由注入机提供的离子的能量。
根据各种实施例，硬掩模（附加的图案化硬掩模层）可以被形成在碳掩模层上方，以使能经由碳蚀刻工艺（例如，各向异性蚀刻工艺）的碳掩模层的图案化。用于对碳掩模层进行图案化的附加的硬掩模可以包括例如非晶硅（a-Si）、氮氧化硅（SiON）、氧化硅（SiO、SiO2）和/或氮化硅（SiN）。进一步地，用于对碳掩模层进行图案化的附加的硬掩模可以包括适合于提供硬掩模的任何其它材料，如在半导体工业中所使用的。可以经由化学气相沉积工艺（CVD）（例如，经由等离子体增强化学气相沉积（PECVD）），来形成附加的硬掩模。可以将附加的硬掩模或附加的硬掩模层选择为从层和/或载体选择性地可去除。
根据各种实施例，层和/或载体可以包括表面材料的表面层或者例如层叠。例如，硅层或硅载体可以包括氧化硅表面层，其中，在该情况下，附加的硬掩模可以包括a-Si，使得附加的硬掩模可以被容易地选择性地可去除。进一步地，由于相对于附加的硬掩模的a-Si的碳层蚀刻的高选择性而导致碳层可以被容易地图案化。因此，相比于碳层的厚度（例如，在从约3 μm至约10 μm的范围中），附加的硬掩模层可以具有小厚度（例如，在从约10 nm至约100 nm的范围中）。
根据各种实施例，由于附加的硬掩模层可以比碳层薄许多倍，因而如果使用软掩模将对碳层直接进行图案化，则可以经由具有比对于碳层来说可能的特征大小更小的特征大小的软掩模（抗蚀剂）来对附加的硬掩模（例如，图案化的a-Si层）进行图案化。可以使用标准的平版印刷工艺来对附加的硬掩模（例如，图案化的a-Si层）进行蚀刻或图案化。可以经由附加的硬掩模（例如，图案化的a-Si层）对碳层进行蚀刻或图案化。图案化碳层（以及可选地，图案化碳层上方的剩余图案化硬掩模）可以提供用于离子注入的掩模。可以关于层和/或载体选择性地去除附加的硬掩模（例如，图案化的a-Si层）。可以经由灰化（将碳氧化为气态的一氧化碳）或蚀刻来去除图案化碳层。层和/或载体可以受到清洁工艺。
根据各种实施例，在图2A至2I中分别图示了在处理期间（例如，在执行方法S100a、S100b、S100c期间）层或载体的示意侧视图或横截面视图。
图2A示出了根据各种实施例的初始处理阶段处的载体102或层102。载体102可以包括衬底、晶片、带、箔等，并且可以由以下材料制成或包括以下材料，所述材料为包括硅、锗、族III至V的各种类型或包括例如聚合物的其它类型的半导体材料，尽管在另一实施例中，还能够使用其它适当的材料。载体102或层102可以由硅（例如，掺杂的或未掺杂的）制成或者可以包括该硅，在替换实施例中，载体102或层102可以是绝缘体上硅（SOI）晶片。作为替换，任何其它的适当半导体材料可以提供载体102或层102，例如，诸如砷化镓（GaAs）、磷化铟（InP）的半导体化合物材料，但也可以是诸如铟镓砷化物（InGaAs）的任何适当三元半导体化合物材料或四元半导体化合物材料。载体102或层102可以包括涂覆的结构，例如，涂覆有硅的金属带等。载体102或层102可以进一步包括聚合物、层压材料或金属。载体可以进一步包括聚合物箔、玻璃（例如，基于氧化硅的玻璃）、或在半导体技术中可处理的另一适当载体。载体102或层102可以是层堆叠或者可以包括多个包括各种材料的各种区域。
根据各种实施例，层102可以是载体的表面层或者被形成（例如，沉积）在晶片上方的层。根据各种实施例，在半导体技术中使用的工艺期间可以形成层102以制造电子器件或电子部件。
载体102或层102可以包括至少一个表面102a。至少一个表面102a可以是半导体技术中的处理期间的载体或晶片的主处理表面。
如图2B中所示，根据各种实施例，碳层104可以被形成在载体102上方或在层102上方。碳层104可以被形成在载体102的表面102a上方或者在层102的表面102a上方，例如，直接在表面102a上，或者在碳层104和载体102之间或在碳层104和层102之间具有一个或多个附加层（例如，缓冲层）。根据各种实施例，碳层104还可以被提及作为碳掩模、碳掩模层、碳硬掩模或碳硬掩模层。
根据各种实施例，碳层104还可以被提及作为碳膜或碳薄膜，其中，碳层104可以包括涂层，涂层可以主要由化学元素碳构成，其包括等离子体聚合物碳层、非晶碳层、类金刚石碳（DLC）、CVD金刚石层和/或石墨层。根据各种实施例，碳层104可以包括不同类型的碳改性的混合物。
根据各种实施例，碳层104可以包括以下材料中的至少一个：无氢非晶碳（a-C）；四面体无氢非晶碳（ta-C）；含金属（包含金属）无氢非晶碳（a-C:Me），其中，Me可以是铁（Fe）、铽（Er）、钆（Gd）、钛(Ti)等；含氢（包含氢或氢化）非晶碳（a-C:H)；四面体含氢非晶碳（ta-C:H）；含金属（包含金属）含氢非晶碳（a-C:H:Me）；改性（例如，掺杂的）含氢非晶碳（a-C:H:X)，其中，X可以是Si、O、N、F、Sb、S、和/或B中的至少一个。
根据各种实施例，a-C主要可以包括sp2杂化碳，例如，类似于石墨。进一步地，ta-C主要可以包括sp3杂化碳，例如，类似于金刚石。
根据各种实施例，a-C:Me和a-C:H:Me可以包括金属，其中，包括a-C:Me和/或a-C:H:Me的碳层的质量密度可以大于包括例如a-C、ta-C和/或a-C:H的碳层的质量密度。因此，包括a-C:Me和/或a-C:H:Me的碳层104可以具有增强的离子停止性质，这在离子注入期间可以允许用于碳掩模层的更小的膜厚度。利用金属对a-C或a-C:H掺杂可以导致基于C-矩阵或a-C:H-矩阵和金属碳化物的化合物。
根据各种实施例，a-C:H主要可以包括sp2杂化碳，例如，类似于石墨。进一步地，ta-C:H主要可以包括sp3杂化碳，例如，类似于金刚石。进一步地，a-C:H可以包括大于约35%的氢含量（物质的量分数）。根据各种实施例，ta-C:H可以包括大于约25%的氢含量（物质的量分数）。
根据各种实施例，a-C:H:X（X = Si、O、N、F、S、Sb、As和/或B）可以包括被掺杂有至少一个附加材料的非晶碳。
根据各种实施例，碳层104的碳可以是非晶固体，或者所谓的准非晶固体，或者类玻璃的固体。
根据各种实施例，碳层104可以进一步包括石墨或类石墨碳和/或金刚石或类金刚石碳。
根据各种实施例，碳层104可以具有从约1 μm至约10 μm的范围中的厚度104d，例如在从约2 μm至约10 μm的范围中，例如在从约3 μm至约8 μm的范围中。根据各种实施例，碳层104具有大于约3 μm的厚度104d，例如大于约4 μm，例如大于约5 μm，例如大于约6 μm，例如大于约7 μm，例如大于约8 μm，例如大于约9 μm，或者甚至例如大于约10 μm。根据各种实施例，碳层厚度104d可以不被限制，因为它将被用于抗蚀剂。
根据各种实施例，为了执行被加速具有约5 MeV（例如，在约4 MeV至约6 MeV的范围中）的动能的磷的离子注入，碳层104可以具有约5 μm（例如，在从约4 μm至约6 μm的范围中）或者大于约5 μm的厚度104d。
如图2C中所图示的，附加的硬掩模层106（硬掩模层106）可以被沉积在碳层104上方，其中，附加的硬掩模层106可以用于对碳层104进行图案化。例如，如果载体102或层102可以包括氧化硅表面层，则附加的硬掩模层106可以包括例如a-Si。说明性地，附加的硬掩模层106可以被选择为关于载体102或层102被选择性地可去除（例如，经由选择性的蚀刻工艺）。
根据各种实施例，附加的硬掩模层106可以具有在从约10 nm至约1 μm的范围中的厚度106d，例如在从约20 nm至约500 nm的范围中，例如在从约20 nm至约100 nm的范围中。根据各种实施例，附加的硬掩模层106的厚度106d可以比碳层104的厚度104d小，例如小许多倍，例如比厚度的一半小。
如在图2D中所图示的，抗蚀剂层108或软掩模层108可以被形成在附加的硬掩模层106上方，其中，抗蚀剂层108或软掩模层108可以用于对附加的硬掩模层106进行图案化。说明性地，可以使用跟随有蚀刻工艺的标准平版印刷工艺来对附加的硬掩模层106进行图案化，如参照图2E所描述的。
根据各种实施例，抗蚀剂层108或软掩模层108可以被例如同质地施加在附加的硬掩模层106的表面106a上方。施加抗蚀剂层108或软掩模层108的抗蚀剂可以包括旋涂或喷涂以生成抗蚀剂的薄层。之后，根据各种实施例，抗蚀剂可以被例如预烘干以除去过量的抗蚀剂溶剂。适应于对抗蚀剂曝光以实现期望的结果的工艺，可以使用若干类型的抗蚀剂（例如，光致抗蚀剂）。可以使用正光致抗蚀剂（例如，DNQ-酚醛、PMMA、PMIPK、PBS等），和/或可以使用负光致抗蚀剂（例如，SU-8、聚异戊二烯、COP等）。
根据各种实施例，可以应用多种平版印刷工艺以对抗蚀剂层108或软掩模层108进行图案化，如例如，照相平版印刷、微平版印刷或纳米平版印刷、电子束平版印刷、X射线平版印刷、极紫外平版印刷（EUV或EUVL）和干涉平版印刷等。
根据各种实施例，在抗蚀剂层108或软掩模层108可以被形成在附加的硬掩模层106的表面106a上方之前，可以经由施加清洁工艺来清洁表面106a。进一步地，在可以形成抗蚀剂层108或软掩模层108之前，粘附力助剂可以被设置在附加的硬掩模层106的表面106a上方。
根据各种实施例，抗蚀剂层108或软掩模层108可以被曝光（例如，曝光于光的图案），并随后例如使用化学光致抗蚀剂显影剂而来显影。
根据各种实施例，抗蚀剂层108或软掩模层108可以被曝光，从而例如通过使用光或电子可以将期望的图案转移到抗蚀剂，其中，期望的图案可以由平版印刷掩模（例如，具有图案化的铬层的玻璃载体）来限定。所使用的光的波长的范围可以从可见光的波长到紫外范围中的更小波长。可以使用具有甚至比紫外光更短的波长的X射线或电子来执行曝光。可以使用投影曝光系统（步进机或扫描机）将平版印刷掩模许多倍投影到包括抗蚀剂的表面上以创建完全曝光图案。根据各种实施例，曝光的抗蚀剂层108或曝光的软掩模层108可以被显影，从而曝光的抗蚀剂层108或曝光的软掩模层108可以被部分地去除，从而生成在附加的硬掩模层106的表面106a上方剩余的图案化抗蚀剂层，如图2E中所图示的。
根据各种实施例，在可以执行实际的显影工艺之前，可以执行曝光后烘干（加热处理，例如，快速热处理）。显影工艺可以包括对化学溶液（所谓的显影剂）的使用，该化学溶液如例如是氢氧化钠或四甲基氢氧化铵（TMAH，无金属离子的显影剂）。根据各种实施例，可以在硬烘工艺（加热处理，例如，快速热处理）中固化剩余的图案化抗蚀剂108p，为稍后的工艺（例如，湿法化学蚀刻、或等离子体蚀刻（等））实现更加持久的保护层。
应当注意到，部分地将抗蚀剂曝光于光并对曝光的抗蚀剂显影的包括施加抗蚀剂的平版印刷工艺可以被考虑作为图案化工艺，其中，可以生成图案化抗蚀剂层108p（软掩模或抗蚀剂掩模）。
根据各种实施例，薄图案化抗蚀剂层108p可以限定特征大小108w（横向临界尺寸CD）。由于抗蚀剂层108或软掩模层108的厚度108d可以薄，例如小于约1 μm，例如小于约500 nm，为了仅对附加的硬掩模层106（不对碳层104）进行图案化，特征大小108w可以小于约300 nm。说明性地，特征大小108w可以不主要由抗蚀剂层108或软掩模层108的厚度108d来限制。
随后，例如使用蚀刻工艺，图案可以从图案化抗蚀剂层108p转移到附加的硬掩模层106，从而创建所谓的硬掩模106p或图案化硬掩模106p，如图2F中所图示的。从而，对于附加的硬掩模层106，蚀刻剂可以是选择性的，并且蚀刻可以是各向异性的。根据各种实施例，干法蚀刻（例如，反应离子蚀刻（RIE））可以被用于部分地去除附加的硬掩模层106或对附加的硬掩模层106进行图案化。
根据各种实施例，如果附加的硬掩模层106可以包括例如二氧化硅，则氢氟酸（HFaq）可以被用作湿法蚀刻剂，并且四氟化碳（或者包含气体的另一种氟，例如CHF3）可以被用作等离子体蚀刻剂。根据各种实施例，如果附加的硬掩模层106可以包括例如硅（例如，a-Si），则氢氧化钾（KOH）可以被用作湿法蚀刻剂并且四氟化碳（或者包含气体的另一种氟，例如SiF6）可以被用作等离子体蚀刻剂。
如图2F中所图示的，图案化硬掩模层106p（以及图案化软掩模层108p）可以提供用于随后对碳层104进行图案化的掩模结构 。根据各种实施例，在可以对附加的硬掩模层106（例如，a-Si层）进行图案化之后，可以对碳层104的表面104a部分地曝光。
根据各种实施例，在随后执行的蚀刻工艺中可以选择性地去除（蚀刻）碳层104以提供图案化碳层104p，如图2G中所图示的。因此，根据各种实施例，氧或一氧化碳可以被用作例如蚀刻剂或等离子体蚀刻剂。根据各种实施例，对碳层104进行图案化可以包括执行各向异性蚀刻工艺，例如RIE、等离子体蚀刻。
如图2G中所示，一个或多个（例如，多个）凹陷104r可以被形成在碳层104中，部分地暴露载体102或层102的表面102a。凹陷104r可以由图案化硬掩模层106p来限定，并且因此由之前在附加的硬掩模层106上方形成的软掩模108p来限定。
根据各种实施例，凹陷104r可以暴露载体102或层102要被掺杂的部分。图案化碳层104p的凹陷104r可以具有在从约3至约10的范围中的长宽比（高104d/宽108w），例如在从约4至约8的范围中。进一步地，可以对碳层104进行图案化，其中，图案化碳层104p的凹陷可以具有大于约3的长宽比，例如大于约4，例如大于约5，例如大于约6。
根据各种实施例，如在图2H中所图示的，可以执行离子注入109。从而，图案化碳层104p可以保护载体102或层102的一个或多个区域不被掺杂或不被离子渗透，其中，载体102或层102的暴露区域110可以被离子掺杂或渗透。可以由注入机来提供离子。离子的入射方向108可以垂直于载体102或层102的表面102a，如图2H中所示，或者可以从垂直偏离例如±60°。
在已经执行离子注入之后，例如通过使用氧等离子体，可以化学地（经由湿法蚀刻或者干法蚀刻）去除图案化硬掩模106p和图案化碳层104p。
根据各种实施例，在已经执行离子注入工艺之后可以应用加热处理，例如，以治愈注入损伤或以激活所注入的掺杂剂。可以例如利用直接接触（例如，使用热板）或者通过辐射（例如，使用激光或灯）来执行载体102或层102的加热。根据各种实施例，可以应用快速热处理（RTP），可以使用激光加热器或灯加热器在真空条件下执行快速热处理，其中，载体102或层102可以被加热达到几百摄氏度或达到约1000oC或者甚至在短时间段内更大，例如在几秒内（例如，在1 s至10 s内）。
图2I图示了根据各种实施例的在已经执行方法S100a、S100b、S100c之后的掺杂的载体102或掺杂的层102。载体102或层102可以是电子器件200或电子部件200的一部分。不用说载体102或层102可以包括附加的结构、结构元件、区域、凹陷等，在图中未示出它们。载体中的一个或多个掺杂区域可以是功率电子器件的（例如，功率MOSFET或功率IGBT的）一部分。
根据各种实施例，掺杂的区域110可以具有在从约几百纳米至约几微米的范围中的深度100d。根据各种实施例，掺杂的区域110的宽度可以由图案化碳层104p来限定。
如图3中所示，碳掩模层104p可以被布置在载体102或层102上方，其中，碳掩模层104p可以至少部分地覆盖载体102或层102。根据各种实施例，可以通过执行成层工艺（例如，CVD或PVD工艺）并且通过随后执行图案化工艺（例如，通过使用硬掩模材料层和软掩模材料层中的至少一个）来生成碳掩模层104p，如之前所描述的。根据各种实施例，碳掩模层104p可以是同质的碳层（例如，a-C、a-C:H等）。碳掩模层104p的厚度可以在从约几纳米达到几微米的范围中。根据各种实施例，碳掩模层104p的厚度可以取决于碳层的类型（例如，a-C、a-C:H等）以及为离子注入工艺所选择的离子的动能。根据各种实施例，碳掩模层104p的厚度可以在从约1 μm到约20 μm的范围中，例如在从约3 μm到约10 μm的范围中。
根据各种实施例，碳掩模层104p的厚度可以适合于在离子注入工艺期间提供的离子的能量。根据各种实施例，碳掩模层104p可以具有以下厚度，该厚度可以比具有特定所选动能的所使用离子的平均注入深度（也被提及作为投射范围）小。根据各种实施例，这意味着具有分别选择的动能（例如，达到几MeV）或者在约1 MeV至约5 MeV的范围中的动能的离子可以至少平均地渗透通过碳掩模层104p。
根据另一实施例，碳掩模层104p可以具有以下厚度，该厚度可以比具有特定所选动能的离子的平均注入深度大。这意味着具有分别选择的动能（例如，几个MeV）或在约1 MeV至约5 MeV的范围中的动能的离子不能至少平均地渗透通过碳掩模层104p。根据另一实施例，碳掩模层104p可以具有比具有特定动能的离子的平均注入深度大得多的厚度。这意味着具有分别选择的动能（例如，在约1 MeV至约5 MeV的范围中）的离子可能不能够到达载体102或层102。
载体102可以包括半导体材料，如之前所描述的。根据各种实施例，载体102可以是硅晶片，例如，（001）取向的硅晶片。根据各种实施例，载体102可以至少包括硅表面层。根据各种实施例，载体102可以至少包括氧化硅表面层。根据各种实施例，载体可以包括任意材料（例如，包括金属、合金、隔膜、聚合物、化合物材料中的至少一个）的基础区域，其中，基础层被覆盖有表面层，表面层包括硅、外延生长的硅、多晶硅或任何其它半导体材料中的至少一个。根据各种实施例，载体102的表面区域可以包括硅，其中，表面区域可以具有在从约几纳米至约几微米或者甚至更大的范围中的厚度。换言之，层102可以是载体的或晶片的表面区域。
根据各种实施例，可以在载体102或层102中提供期望的掺杂轮廓，这可以使能例 如在随后执行的工艺中和/或在执行方法S100a、S100b、S100c之前执行的工艺中在载体102或层102中和上方中的至少一个处制作电子器件的功能性。
应当注意到，根据各种实施例，载体102的形状可以不限于本文中描述的方法。根据各种实施例，载体可以包括各种结构元件、金属层等，这对于电子器件的特定设计来说可以是期望的，旨在于使用至少方法S100a、S100b、S100c来制作电子器件以为电子器件提供期望的掺杂轮廓。
根据各种实施例，载体102或层102可以包括p阱区域和n阱区域（或p掺杂区域和n掺杂区域）中的至少一个，并且进一步地，载体102或层102可以是掺杂的载体或掺杂的层，例如，n掺杂和p掺杂中的至少一个。根据各种实施例，载体102或层102可以包括晶体管，例如场效应晶体管，例如双极晶体管。根据各种实施例，载体102或层102可以包括集成电路或集成电路的电子部件的至少一部分，例如，载体102或层102可以包括高压器件、传感器（例如霍尔传感器，例如应变传感器）、二极管、静电放电保护器件、静电放电保护二极管等的至少一部分，其中，根据各种实施例，可以使用方法S100a、S100b、S100c来形成集成电路或电子部件的至少一部分。根据各种实施例，可以使用方法S100a、S100b、S100c来形成集成电路的或电子部件的掺杂沟道区域的至少一部分。
如图3中所图示的，图案化碳层104p可以包括具有比沉积的碳层104的高度104d小的深度的一个或多个第一凹陷304a、以及使载体102的或层102的表面102a部分地暴露的延伸（例如，竖直地）通过所沉积的碳层104的一个或多个第二凹陷。根据各种实施例，可以经由离子注入109来对载体102或层102中与一个或多个第一凹陷304a对应的一个或多个第一区域310a掺杂，其中，一个或多个第一区域310a可以包括第一掺杂轮廓。根据各种实施例，可以经由离子注入109来对载体102或层102中与一个或多个第二凹陷304b对应的一个或多个第二区域310b掺杂，其中，一个或多个第二区域310b可以包括第二掺杂轮廓。说明性地，载体102中或层102中的一个或多个掺杂区域310a、310b的掺杂轮廓可以由用于碳掩模104p的特定图案来限定或影响。离子可以渗透载体102或层102通过载体102或层102的表面102a的表面区域302a、302b，从而向载体102或层102的区域310a、310b中注入注入材料。
如图4中所图示的，可以对碳层104进行图案化，使得一个或多个凹陷404r可以被形成在所沉积的碳层104内，一个或多个凹陷404r可以延伸通过碳层104，暴露载体102或层102的表面102a的一个或多个表面区域402a。根据各种实施例，一个或多个凹陷404r的侧壁可以倾斜，如图4中所图示的。一个或多个凹陷404r可以具有梯形形状。这可以限定或影响一个或多个掺杂区域410的掺杂轮廓。
根据各种实施例，如本文中描述的术语掺杂可以包括向载体102中或向层102中引入注入材料。
根据各种实施例，可以通过在载体102或层102上方形成多个结构元件404s来提供图案化碳层104p或碳掩模104p，多个结构元件404s中的结构元件404s可以包括碳，如针对碳层104描述的。多个结构元件404s中的结构元件404s可以部分地覆盖载体102或层102的表面102a，从而部分地防止离子注入工艺中提供的离子渗透载体102或层102。说明性地，离子可以停止在多个结构元件404s中的结构元件404s内。
根据各种实施例，取决于载体102或层102或者要处理或制造的电子部件的特定设计，可以从载体102或层102去除碳层104，或者碳层104可以保留在载体102或层102上。
图5图示了已经受到高能离子注入（5 MeV）的载体或层，其中，利用具有约6.5 μm的厚度的标准抗蚀剂掩模501对载体或层进行掩模。由于抗蚀剂的厚度、掩模材料（抗蚀剂）的类型和从离子束输入的能量而导致在高能离子注入期间抗蚀剂掩模501从载体的表面剥落（或者可能变形或可能破裂）。进一步地，由于约3的所限制的最大可处理长宽比而导致标准抗蚀剂掩模501的厚度可能限制横向分辨率（临界尺寸）。
图6图示了已经受到高能离子注入（5 MeV）的载体102或层102，其中，利用图案化碳层104（例如，包括a-C:H:M）对载体102或层102进行掩模，如本文中所描述的。根据各种实施例，认识到如本文中描述的在高能离子注入109期间碳层104不从载体102或层102的表面102a剥落。载体102或层102上的碳层104的粘附力性质可以允许高能离子注入而同时碳层104具有充足的大厚度以阻挡离子。经由PECVD工艺可以将碳层104沉积在载体102或层102的表面102a上方。进一步地，如果期望的话，缓冲层或粘附力助剂层可以被设置在载体102或层102的表面102a与碳层104之间。进一步地，相比于常使用的标准抗蚀剂，碳层104可以具有增强的离子停止性质（例如，高密度）。
进一步地，相比于常使用的标准抗蚀剂，认识到离子束的离子可以导致碳层104中的减小的应力或应变。因此，在高能离子注入期间碳层104可以基本上保留不变。
进一步地，碳层104的图案化可以允许更高的长宽比，并且因此可以使用图案化碳层104作为注入掩模来形成具有更小特征大小的结构。
根据各种实施例，可以提供用于对层进行处理的方法，该方法包括：在层102上方提供图案化碳层104p；以及通过图案化碳层104p向层102中执行离子注入109。根据各种实施例，可以提供用于对层进行处理的方法，该方法包括：在载体102上方提供图案化碳层104p；以及通过图案化碳层104p向载体102中执行离子注入109。
根据各种实施例，提供图案化碳层104p可以包括在层102上方形成碳层104，然后对碳层104进行图案化。根据各种实施例，提供图案化碳层104p可以包括在载体102上方形成碳层104，然后对碳层104进行图案化。
根据各种实施例，对碳层104进行图案化可以包括在碳层104上方形成图案化硬掩模层106p，并且执行各向异性蚀刻工艺以部分地去除碳层104。根据各种实施例，各项异性蚀刻工艺可以包括使用氧的干法蚀刻。
根据各种实施例，形成图案化硬掩模层106p可以包括形成包括非晶硅的硬掩模层106，并且对非晶硅硬掩模层106进行图案化。
根据各种实施例，对非晶硅硬掩模层106进行图案化可以包括执行平版印刷工艺和蚀刻工艺。
根据各种实施例，图案化碳层104p的至少一部分可以具有等于或大于3 μm的厚度104d。根据各种实施例，图案化碳层104p的至少一部分可以具有等于或大于4 μm的厚度104d。根据各种实施例，图案化碳层104p的至少一部分可以具有等于或大于5 μm的厚度104d。根据各种实施例，图案化碳层104p的至少一部分可以具有等于或大于6 μm的厚度104d。根据各种实施例，图案化碳层104p的至少一部分可以具有等于或大于7 μm的厚度104d。
根据各种实施例，图案化碳层104p可以包括至少一个凹陷104r，凹陷104r具有等于或大于4的长宽比。根据各种实施例，图案化碳层104p可以包括至少一个凹陷104r，凹陷104r具有等于或大于5的长宽比。根据各种实施例，图案化碳层104p可以包括至少一个凹陷104r，凹陷104r具有等于或大于6的长宽比。
根据各种实施例，图案化碳层104p可以包括非晶碳。根据各种实施例，图案化碳层104p可以由非晶碳构成。
根据各种实施例，图案化碳层可以包括氢化非晶碳。根据各种实施例，图案化碳层可以由氢化非晶碳构成。
根据各种实施例，可以利用金属来对图案化碳层掺杂和/或利用附加的材料对图案化碳层改性。
根据各种实施例，用于对层102进行处理的方法可以进一步包括：例如经由灰化，在离子注入之后去除图案化碳层104p。根据各种实施例，用于对载体102进行处理的方法可以进一步包括：例如经由灰化，在离子注入之后去除图案化碳层104p。根据各种实施例，灰化可以包括经由氧等离子体的干法灰化。
根据各种实施例，用于对层102进行处理的方法可以进一步包括：在执行离子注入之前执行退火以使碳层104凝结。根据各种实施例，用于对载体102进行处理的方法可以进一步包括：在执行离子注入之前执行退火以使碳层104凝结。从而，根据各种实施例，可以增大所沉积的碳层104的密度。
根据各种实施例，用于对层102或载体102进行处理的方法可以进一步包括：在已经执行离子注入之后执行退火。根据各种实施例，退火可以包括快速热处理。根据各种实施例，退火可以以下中的至少一个：激活所注入的材料（掺杂）和治愈载体102或层102的材料的晶体结构中的注入损伤。
根据各种实施例，在离子注入期间可以使离子加速使得离子可以具有等于或大于1 MeV的动能。根据各种实施例，在离子注入期间可以使离子加速使得离子可以具有等于或大于2 MeV的动能。根据各种实施例，在离子注入期间可以使离子加速使得离子可以具有等于或大于3 MeV的动能。根据各种实施例，在离子注入期间可以使离子加速使得离子可以具有等于或大于4 MeV的动能。
根据各种实施例，可以提供用于制造电子器件的方法，该方法包括：在层102上方形成碳层104；通过部分地去除碳层104对碳层104进行图案化；以及通过图案化碳层104p向层102中执行离子注入109。根据各种实施例，可以提供用于制造电子器件的方法，该方法包括：在载体102上方形成碳层104；通过部分地去除碳层104对碳层104进行图案化；以及通过图案化碳层104p向层102中执行离子注入109。
根据各种实施例，图案化碳层104p可以包括多个凹陷104r，凹陷104r具有等于或小于1 μm的横向延伸108w以及等于或大于4 μm的深度。换言之，凹陷104r可以具有等于或大于4的长宽比。根据各种实施例，图案化碳层104p可以包括多个凹陷104r，凹陷104r具有等于或小于1 μm的横向延伸108w以及等于或大于5 μm的深度。换言之，凹陷104r可以具有等于或大于5的长宽比。根据各种实施例，图案化碳层104p可以包括多个凹陷104r，凹陷104r具有等于或小于1 μm的横向延伸108w以及等于或大于6 μm的深度。换言之，凹陷104r可以具有等于或大于6的长宽比。
根据各种实施例，形成碳层104可以包括应用物理气相沉积（PVD）和化学气相沉积（CVD）中的至少一个。根据各种实施例，物理气相沉积可以包括溅射、磁控溅射、高功率脉冲磁控溅射、射频溅射、阴极电弧沉积、脉冲激光沉积、分子束外延、热蒸发等中的至少一个。根据各种实施例，化学气相沉积（CVD）可以包括等离子体增强CVD、低压CVD、原子层沉积等中的至少一个。
根据各种实施例，碳层104可以是在层102或载体102上的多个结构元件上方沉积的非共形层。这可以使能在已经执行离子注入之后对碳层104的更容易去除，因为多个结构元件的结构元件之间的凹陷可以不被填充有碳。
根据各种实施例，对碳层104进行图案化可以包括：在碳层104上方形成（附加的）硬掩模材料层106；对（附加的）硬掩模材料层106进行图案化以限定碳层104中要被去除的区域；以及去除碳层104中由图案化硬掩模材料层106p限定的区域。根据各种实施例，（附加的）硬掩模材料层106可以包括非晶硅。根据各种实施例，非晶硅可以使能在碳层104上方提供硬掩模而不损伤碳层104，例如，由于可以低温（例如，小于约400oC）沉积非晶硅。
根据各种实施例，对（附加的）硬掩模材料层106进行图案化可以包括：在（附加的）硬掩模材料层106上方形成抗蚀剂层108；对抗蚀剂层108进行图案化以限定（附加的）硬掩模材料层106中要被去除的区域；以及去除（附加的）硬掩模材料层106中由图案化抗蚀剂层108p限定的区域。
根据各种实施例，可以提供一种方法，该方法可以包括：在层102上方提供一个或多个结构元件，一个或多个结构元件包括碳或非晶碳，一个或多个结构元件提供用于离子注入工艺109的掩模结构104p；以及执行离子注入工艺109以对层102部分地掺杂，其中，一个或多个结构元件保护层102中的一个或多个区域不被掺杂。根据各种实施例，可以提供一种方法，该方法可以包括：在载体102上方提供一个或多个结构元件，一个或多个结构元件包括碳或非晶碳，一个或多个结构元件提供用于离子注入工艺109的掩模结构104p；以及执行离子注入工艺109以对载体102部分地掺杂，其中，一个或多个结构元件保护载体102中的一个或多个区域不被掺杂。
根据各种实施例，掩模结构104p可以包括多个凹陷（例如，在一个或多个结构元件之间），多个凹陷具有等于或小于1 μm的横向延伸以及等于或大于4μm的深度。换言之，掩模结构104p可以允许利用高长宽比（例如，大于4）的图案化。
根据各种实施例，图案化可以包括双图案化。根据各种实施例，图案化可以包括如在半导体工业中使用的照相平版印刷以对薄膜102的部分或衬底102的大块进行图案化。根据各种实施例，图案化层（例如，图案化碳层104p）可以包括几何图案。根据各种实施例，抗蚀剂可以包括聚合物，其中，聚合物可以不具有非晶结构或玻璃结构。换言之，抗蚀剂或光致抗蚀剂可以不被视为碳层104。
根据各种实施例，碳层104可以不是光敏的使得必须经由附加的掩模来对碳层104进行图案化。
根据各种实施例，层102可以是载体或晶片。
尽管已经参照特定实施例特别示出并描述了本发明，但是本领域技术人员应当理解到在不脱离如所附权利要求所限定的本发明的精神和范围的情况下可以在其中进行形式和细节的各种改变。因此本发明的范围由所附权利要求所指示，并且因而旨在于包含进入权利要求的等同物的含义和范围内的所有改变。

Claims (20)

1.一种用于对层进行处理的方法，所述方法包括：
在层上方提供图案化碳层；以及
通过所述图案化碳层向所述层中执行离子注入。
2.根据权利要求1所述的方法，
其中，提供所述图案化碳层包括在所述层上方形成碳层，并且然后对所述碳层进行图案化。
3.根据权利要求2所述的方法，
其中，对所述碳层进行图案化包括在所述碳层上方形成图案化硬掩模层，并且然后执行各向异性蚀刻工艺以部分地去除所述碳层。
4.根据权利要求3所述的方法，
其中，形成所述图案化硬掩模层包括形成包括非晶硅的硬掩模层，并且然后对所述非晶硅硬掩模层进行图案化。
5.根据权利要求1所述的方法，其中，所述图案化碳层的至少一部分具有等于或大于3 μm的厚度。
6.根据权利要求1所述的方法，
其中，所述图案化碳层包括至少一个凹陷，所述凹陷具有等于或大于4的长宽比。
7.根据权利要求1所述的方法，
其中，所述图案化碳层包括非晶碳。
8.根据权利要求1所述的方法，
其中，所述图案化碳层包括氢化碳。
9.根据权利要求1所述的方法，进一步包括：
在已经执行所述离子注入之后经由灰化去除所述图案化碳层。
10.根据权利要求9所述的方法，
其中，所述灰化包括经由氧等离子体的干法灰化。
11.根据权利要求1所述的方法，进一步包括：
在执行所述离子注入之前执行退火以使所述碳层凝结。
12.根据权利要求1所述的方法，进一步包括：
在已经执行所述离子注入之后执行退火。
13.根据权利要求1所述的方法，
其中，将所述离子注入期间的离子加速为具有等于或大于1 MeV的动能。
14.一种用于制造电子器件的方法，所述方法包括：
在层上方形成碳层；
通过部分地去除所述碳层对所述碳层进行图案化；以及
通过所述图案化碳层向所述层中执行离子注入。
15.根据权利要求14所述的方法，
其中，所述图案化层包括一个或多个凹陷，所述一个或多个凹陷具有等于或小于1 μm的横向延伸以及等于或大于4 μm的深度。
16.根据权利要求14所述的方法，
其中，形成所述碳层包括应用物理气相沉积和化学气相沉积中的至少一个。
17.根据权利要求14所述的方法，
其中，对所述碳层进行图案化包括：
在所述碳层上方形成硬掩模材料层；
对所述硬掩模材料层进行图案化以限定所述碳层中要被去除的区域；以及
去除所述碳层中由所述图案化硬掩模材料层限定的区域。
18.根据权利要求17所述的方法，
其中，对所述硬掩模材料层进行图案化包括：
在所述硬掩模材料层上方形成抗蚀剂层；
对所述抗蚀剂层进行图案化以限定所述硬掩模材料层中要被去除的区域；以及
去除所述硬掩模材料层中由所述图案化抗蚀剂层限定的区域。
19.一种方法，包括：
在载体上方提供一个或多个结构元件，所述一个或多个结构元件包括碳，所述一个或多个结构元件提供用于离子注入工艺的掩模结构；
执行离子注入工艺以对所述载体部分地掺杂，其中，所述一个或多个结构元件保护所述载体中的一个或多个区域不被掺杂。
20.根据权利要求19所述的方法，
其中，所述掩模结构包括多个凹陷，所述多个凹陷具有等于或小于1 μm的横向延伸以及等于或大于4 μm的深度。
CN201510084949.9A 2014-02-17 2015-02-17 用于对层进行处理的方法和用于制造电子器件的方法 Pending CN104851785A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/181751 2014-02-17
US14/181,751 US20150235864A1 (en) 2014-02-17 2014-02-17 Method for processing a layer and a method for manufacturing an electronic device

Publications (1)

Publication Number Publication Date
CN104851785A true CN104851785A (zh) 2015-08-19

Family

ID=53759097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510084949.9A Pending CN104851785A (zh) 2014-02-17 2015-02-17 用于对层进行处理的方法和用于制造电子器件的方法

Country Status (3)

Country Link
US (1) US20150235864A1 (zh)
CN (1) CN104851785A (zh)
DE (1) DE102015102225A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法
US10755926B2 (en) 2017-11-20 2020-08-25 International Business Machines Corporation Patterning directly on an amorphous silicon hardmask

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679776B2 (en) * 2015-07-23 2017-06-13 Varian Semiconductor Equipment Associates, Inc. Masking for high temperature implants
US9926622B2 (en) * 2015-11-12 2018-03-27 Uchicago Argonne, Llc Methods for forming pitting resistant carbon coating
WO2020131608A1 (en) * 2018-12-18 2020-06-25 Mattson Technology, Inc. Carbon containing hardmask removal process using sulfur containing process gas
CN109863587B (zh) * 2019-01-25 2021-04-27 长江存储科技有限责任公司 在半导体器件中形成孔结构的方法
US10866503B1 (en) * 2019-07-26 2020-12-15 Applied Materials, Inc. Low emission implantation mask and substrate assembly
CN116705596B (zh) * 2023-08-01 2023-11-10 通威微电子有限公司 一种半导体器件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553488A (zh) * 2003-05-28 2004-12-08 统宝光电股份有限公司 薄膜晶体管结构及其制造方法
US6900002B1 (en) * 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
KR20060134596A (ko) * 2005-06-23 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN1992227A (zh) * 2005-12-28 2007-07-04 海力士半导体有限公司 具有双栅结构的半导体器件的制造方法
CN102683184A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种离子注入阻挡层的制作方法
CN103021838A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN103035513A (zh) * 2011-09-30 2013-04-10 中芯国际集成电路制造(上海)有限公司 无定形碳膜的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
US8309415B2 (en) * 2008-08-13 2012-11-13 Sandisk 3D Llc Methods and apparatus for increasing memory density using diode layer sharing
US9165770B2 (en) * 2013-09-26 2015-10-20 GlobalFoundries, Inc. Methods for fabricating integrated circuits using improved masks
US9412613B2 (en) * 2014-01-08 2016-08-09 Applied Materials, Inc. Development of high etch selective hardmask material by ion implantation into amorphous carbon films

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900002B1 (en) * 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
CN1553488A (zh) * 2003-05-28 2004-12-08 统宝光电股份有限公司 薄膜晶体管结构及其制造方法
KR20060134596A (ko) * 2005-06-23 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN1992227A (zh) * 2005-12-28 2007-07-04 海力士半导体有限公司 具有双栅结构的半导体器件的制造方法
CN103021838A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
CN103035513A (zh) * 2011-09-30 2013-04-10 中芯国际集成电路制造(上海)有限公司 无定形碳膜的形成方法
CN102683184A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种离子注入阻挡层的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755926B2 (en) 2017-11-20 2020-08-25 International Business Machines Corporation Patterning directly on an amorphous silicon hardmask
US10950440B2 (en) 2017-11-20 2021-03-16 International Business Machines Corporation Patterning directly on an amorphous silicon hardmask
CN110739212A (zh) * 2019-10-30 2020-01-31 上海华力微电子有限公司 硬掩膜的制备方法及半导体器件的制造方法

Also Published As

Publication number Publication date
US20150235864A1 (en) 2015-08-20
DE102015102225A1 (de) 2015-08-20

Similar Documents

Publication Publication Date Title
CN104851785A (zh) 用于对层进行处理的方法和用于制造电子器件的方法
Samukawa Ultimate top-down etching processes for future nanoscale devices: Advanced neutral-beam etching
EP1576662B1 (en) Stress-free composite substrate and method of manufacturing such a composite substrate
US8084365B2 (en) Method of manufacturing a nano structure by etching, using a substrate containing silicon
US20110127638A1 (en) Complementary doping methods and devices fabricated therefrom
US9659824B2 (en) Graphoepitaxy directed self-assembly process for semiconductor fin formation
US10672610B2 (en) Grafting design for pattern post-treatment in semiconductor manufacturing
US8124507B2 (en) Semiconductor device and method for fabricating the same
WO2007082745A1 (en) Selective etching for semiconductor devices
Posseme Plasma Etching Processes for CMOS Devices Realization
KR20040058087A (ko) 대전 방지 기능을 갖는 스텐실 마스크 및 그 제조 방법
CN104051274A (zh) 一种用于加工载体的方法
TWI246714B (en) Resistless lithography method for fabricating fine structures
TW455741B (en) Stencil mask and method for forming the same
US20170309484A1 (en) Carbon Vacancy Defect Reduction Method for SiC
US9054214B1 (en) Methodology of forming CMOS gates on the secondary axis using double-patterning technique
Koh et al. Simple nanostructuring on silicon surface by means of focused beam patterning and wet etching
US6083068A (en) Field emission device and method of fabricating the same
US20190067127A1 (en) Semiconductor structure and fabrication method thereof
KR101692119B1 (ko) 개선된 에칭 공정
US11688610B2 (en) Feature patterning using pitch relaxation and directional end-pushing with ion bombardment
Pimenta-Barros et al. Precise control of template affinity achieved by UV-assisted graphoepitaxy approach on silicon nanowires applications
US20220328337A1 (en) Handling For High Resistivity Substrates
Wada et al. The Investigation of Material Modification for SiO 2, Si 3 N 4 Film and Photo-resist using High-Dose Ion Implantation Technique
Archambault et al. Directed self-assembly of PS-b-PDMS into 193nm photoresist patterns and transfer into silicon by plasma etching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150819

WD01 Invention patent application deemed withdrawn after publication