CN116705596B - 一种半导体器件及其制作方法 - Google Patents

Abstract

本申请提供了一种半导体器件及其制作方法，涉及半导体技术领域。首先提供一外延层，接着基于外延层沉积第一掩膜层，对第一掩膜层进行处理，以形成表面为弧形的第一掩膜层，并在第一掩膜层上形成注入区，其中，注入区露出外延层的表面，再基于注入区进行第一类型离子注入，以在外延层中形成第一类型阱区，接着沿第一掩膜层的表面制作第二掩膜层，其中，第二掩膜层的侧壁与外延层的表面垂直，最后基于注入区进行第二类型离子注入，以在第一类型阱区中形成第二类型掺杂区。本申请提供的半导体器件及其制作方法具有沟槽掺杂浓度更加均匀，器件导通性能更好的优点。

Description

一种半导体器件及其制作方法

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种半导体器件及其制作方法。

背景技术

在制作半导体器件时，需要采用如多晶硅等硬掩膜结合自对准工艺进行离子注入，而在进行离子注入时，会在硬掩膜台阶的角落处发生注入离子的弹射，导致在掩膜角落处注入离子的聚集。由于此处恰好是沟道位置，注入离子在此处的聚集不仅会影响表面的掺杂浓度，造成沟道区掺杂浓度高于设计值，同时过高的掺杂浓度会导致表面态的密度增加，引起较大的库伦散射，进而影响迁移率的大小，严重影响器件的导通性能。

综上，现有技术中存在在离子注入时容易在掩膜角落处存在注入离子聚集，影响器件导通性能的问题。

发明内容

本申请的目的在于提供一种半导体器件及其制作方法，以解决现有技术中存在的在离子注入时容易在掩膜角落处存在注入离子聚集，影响器件导通性能的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本申请实施例提供了一种半导体器件制作方法，所述半导体器件制作方法包括：

提供一外延层；

基于所述外延层沉积第一掩膜层；

对所述第一掩膜层进行处理，以形成表面为弧形的第一掩膜层，并在所述第一掩膜层上形成注入区，其中，所述注入区露出所述外延层的表面；

基于所述注入区进行第一类型离子注入，以在所述外延层中形成第一类型阱区；

沿所述第一掩膜层的表面制作第二掩膜层，其中，所述第二掩膜层的侧壁与所述外延层的表面垂直；

基于所述注入区进行第二类型离子注入，以在所述第一类型阱区中形成第二类型掺杂区。

可选地，对所述第一掩膜层进行处理，以形成表面为弧形的第一掩膜层的步骤包括：

对所述第一掩膜层进行处理，以形成与所述外延层的表面呈30°~60°的倾角，且表面为弧形的第一掩膜层。

可选地，对所述第一掩膜层进行处理，以形成表面为弧形的第一掩膜层的步骤包括：

对所述第一掩膜层进行处理，以形成与所述外延层的表面呈45°的倾角，且表面为弧形的第一掩膜层。

可选地，在基于所述注入区进行第一类型离子注入的步骤之前，所述方法还包括：

基于所述第一掩膜层的表面沉积防弹射层，以防止第一类型离子注入时的离子弹射。

可选地，当所述第一掩膜层为光刻胶层时，基于所述第一掩膜层的表面沉积防弹射层的步骤包括：

基于所述第一掩膜层的表面沉积R200固化层。

可选地，所述第一掩膜层为光刻胶层，对所述第一掩膜层进行处理，以形成表面为弧形的第一掩膜层的步骤包括：

对所述第一掩膜层进行reflow工艺处理，以形成表面为弧形的第一掩膜层。

可选地，所述第一掩膜层为硬掩膜层，在对所述第一掩膜层进行处理，以形成表面为弧形的第一掩膜层的步骤包括：

对所述第一掩膜层进行多次刻蚀，且每次刻蚀的深度不同，以在所述第一掩膜层的表面形成多级阶梯型的台阶。

另一方面，本申请实施例还提供了一种半导体器件，所述半导体器件包括：

外延层；

第一掩膜层；其中，所述第一掩膜层的表面为弧形，且所述第一掩膜层上形成有注入区；

位于所述注入区内的第一类型阱区；

位于所述第一掩膜层的表面的第二掩膜层，所述第二掩膜层的侧壁与所述外延层的表面垂直；

位于第一类型阱区中的第二类型掺杂区，其中，所述第二类型掺杂区位于所述的第二掩膜层之间。

可选地，所述第一掩膜层与所述外延层的表面呈30°~60°的倾角。

可选地，所述半导体器件还包括：

位于所述第一掩膜层与所述第二掩膜层之间的防弹射层，其中，所述防弹射层用于防止第一类型离子注入时的离子弹射。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种半导体器件及其制作方法，首先提供一外延层，接着基于外延层沉积第一掩膜层，对第一掩膜层进行处理，以形成表面为弧形的第一掩膜层，并在第一掩膜层上形成注入区，其中，注入区露出外延层的表面，再基于注入区进行第一类型离子注入，以在外延层中形成第一类型阱区，接着沿第一掩膜层的表面制作第二掩膜层，其中，第二掩膜层的侧壁与外延层的表面垂直，最后基于注入区进行第二类型离子注入，以在第一类型阱区中形成第二类型掺杂区。一方面，由于本申请设置的第一掩膜层的表面呈弧形，因此在离子注入过程中，注入的离子即使注入或者弹射到第一掩膜层弧形面上，也会朝向不同的方向进行弹射，甚至吸收掉弹射离子，不会出现注入的离子在掩膜侧壁角落处聚集的情况。另一方面，通过设置第二掩膜层的侧壁与外延层的表面垂直的方式，可以实现应力缓冲的效果，整体上使得器件导通性能更好。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为现有技术中离子注入对应剖面示意图。

图2为现有技术中离子注入后的表面掺杂浓度的分布示意图。

图3为本申请实施例提供的半导体器件制作方法的示例性流程图。

图4为本申请实施例提供的S104对应的剖面示意图。

图5为本申请实施例提供的S106对应的剖面示意图。

图6为本申请实施例提供的图5中结构在进行离子注入时的弹射示意图。

图7为本申请实施例提供的对第一掩膜层第一次刻蚀时对应的剖面示意图。

图8为本申请实施例提供的对第一掩膜层第二次刻蚀时对应的剖面示意图。

图9为本申请实施例提供的对第一掩膜层刻蚀后形成阶梯型结构对应的剖面示意图。

图10为本申请实施例提供的对第一掩膜层第一次刻蚀时对应的另一种剖面示意图。

图11为本申请实施例提供的对第一掩膜层第二次刻蚀时对应的；另一种剖面示意图。

图12为本申请实施例提供的对第一掩膜层刻蚀后形成阶梯型结构对应的另一种剖面示意图。

图13为本申请实施例提供的S107对应的剖面示意图。

图14为本申请实施例提供的S107对应的另一种剖面示意图。

图15为本申请实施例提供的S112对应的剖面示意图。

图中：

101-外延层；102-第一掩膜层；103-第一类型阱区；104-防弹射层；105-第二掩膜层；106-第二类型掺杂区。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，目前，在进行离子注入时，会在硬掩膜台阶的角落处发生注入离子的弹射，导致在掩膜角落处注入离子的聚集。

例如，请参阅图1，常规的半导体器件制作工艺中，先在外延片1上沉积掩膜层2，接着在掩膜层2上定义注入区并刻蚀，形成注入区。如图1的剖面示意图中，将位于中间区域的掩膜层2刻蚀，并保留边缘位置的掩膜层2。之后再沿着注入区进行离子注入，进而在外延片上形成阱区3。

在进行离子注入过程中，若采用倾斜离子注入方式，例如倾斜5°进行离子注入时，则如图中A箭头的离子注入，由于掩膜层2的侧壁与外延片1的表面垂直，因此在掩膜层2的角落处，会因为掩膜层2的侧壁导致离子弹射，并最终在阱区3的靠近掩膜层2的位置，形成离子聚集区a（图示中左右各一个），离子聚集区a的表面掺杂浓度会明显大于阱区3的其它位置的离子掺杂浓度。或者，如图中C箭头所示，在进行离子注入时，也可能存在离子经过外延层的表面第一次弹射至掩膜层2的侧壁，再经掩膜层2的侧壁弹射至图中离子聚集区a的位置，导致离子聚集区a的离子掺杂浓度进一步增大。可以理解地，在左右两侧的离子聚集区a中均会存在A箭头与C箭头方式的离子弹射。

若采用垂直离子注入方式，会沿着竖直方向进行离子注入，因此，注入的离子理论上会沿着图1中B箭头所指的方向进行注入，实现注入区的均匀注入。

然而，实际应用中发现，在注入过程中，会存在较多的离子并非沿竖直方向进行注入，而是偏离竖直方向一定夹角进行注入，如图中A箭头与C箭头所示的离子注入。进而在垂直离子注入方式下，也会形成离子聚集区a，离子聚集区a的掺杂浓度会明显大于阱区3的其它位置的离子掺杂浓度。

如图2所示，示出了一种表面掺杂浓度的分布示意图，其中，X轴表示图1中阱区3从左至右的分布，X轴的原点表示掩膜层2的侧壁位置；Y轴表示表面掺杂浓度的数值。由图可知，由于掩膜层侧壁的弹射作用，使得在离子聚集区a的掺杂浓度明显大于其他区域的掺杂浓度，同时，由于离子聚集区a刚好位于沟道位置，因此其会导致表面态的密度增加，引起较大的库伦散射，进而影响迁移率的大小，严重影响器件的导通性能。

因此，为了解决上述问题，本申请实施例提供了一种半导体器件制作方法，通过设置表面呈弧形的第一掩膜层，防止出现注入的离子在掩膜层角落聚集的情况。

下面对本申请提供的半导体器件制作方法进行示例性说明：

作为一种实现方式，请参阅图3，该半导体器件制作方法包括：

S102，提供一外延层101。

S104，基于外延层101沉积第一掩膜层102。

S106，对第一掩膜层102进行处理，以形成表面为弧形的第一掩膜层102，并在第一掩膜层102上形成注入区，其中，注入区露出外延层101的表面。

S108，基于注入区进行第一类型离子注入，以在外延层101中形成第一类型阱区103。

S110，沿第一掩膜层102的表面制作第二掩膜层105，其中，第二掩膜层105的侧壁与外延层101的表面垂直。

S112，基于注入区进行第二类型离子注入，以在第一类型阱区103中形成第二类型掺杂区106。

其中，该外延层101可以为碳化硅外延层，并且，如图4所示，在制作半导体器件时，直接在外延层101上沉积第一掩膜层102，之后对第一掩膜层102进行处理，并形成表面为弧形的第一掩膜层102，如图5所示。

需要说明的是，本申请中并不对第一掩膜层102的材料进行限定，例如，在一种实现方式中，第一掩膜层102可以为光刻胶层；在另一种实现方式中，第一掩膜层102也可以为硬掩膜层，例如，第一掩膜层102可以为二氧化硅层等。

当第一掩膜层102为光刻胶层时，S106的步骤包括：

S1061，对第一掩膜层102进行reflow工艺处理，以形成表面为弧形的第一掩膜层102。

其中，reflow工艺即为高温回流工艺，该工艺可在120~140℃的条件下进行。

而当第一掩膜层102为硬掩膜时，则可以采用刻蚀工艺制作表面为弧形的第一掩膜层102。在此基础上，请参阅图6，当基于注入区进行第一类型离子注入时，如图中箭头B的方向，通过竖直向下注入离子的方式，在外延层101上形成第一类型阱区103。其中，本申请并不对第一类型进行限定，例如，第一类型阱区103可以为P型阱区，第二类型掺杂区106可以为N型掺杂区。而针对图中箭头A所示的，不是成竖直方向上注入的离子，而是与竖直方向成一定角度注入的离子时，由于第一掩膜层102的表面成弧形，因此离子在弹射后，实际很大概率不会弹射至第一掩膜层102角落处，进而不会形成离子聚集区，使得第一类型阱区103中的表面掺杂浓度更加均匀，最终形成的器件的导通性能更好。或者，如图中箭头C所示方向注入的离子，在经过外延层101表面的弹射后，弹射至第一掩膜层102，第一掩膜层102将其直接向远离外延层101表面的方向进行弹射，因此不会在第一类型阱区103中形成离子聚集区。

并且，经申请人验证，当弧形的第一掩膜层102与外延层101的表面呈30°~60°的倾角时，其向外弹射的效果更好。其中，如图5所示，本申请所述的第一掩膜层102与外延层101表面所呈的倾角，指第一掩膜层102的切线与外延层101表面形成的夹角，且该切线为第一掩膜层102的端部处的切线，如图5中所示的夹角c。

需要说明的是，当倾角过大时，则其对注入的离子的弹射作用仍然明显，其可能仍会形成离子聚集区；而当倾角过小时，则对第一掩膜层102处理的时间较长，同时第一掩膜层102的厚度较小，掩蔽效果可能受到影响，因此，本申请采用30°~60°的倾角时，能够使得第一掩膜层102对离子的弹射效果达到较好的值，同时保证了第一掩膜层102的厚度。

在一种实现方式中，第一掩膜层102与外延层101的表面呈45°的倾角，其对离子的弹射效果达到最佳。

当第一掩膜层102为硬掩膜时，为了增强其离子弹射的效果，在形成第一掩膜层102时，可以对第一掩膜层102进行多次刻蚀，且每次刻蚀的深度不同，以在第一掩膜层102的表面形成多级阶梯型的台阶。

具体地，本申请提供两种对第一掩膜层102进行刻蚀的方式：

第一种，请参阅图7，首先进行第一次刻蚀，在形成第一个沟槽G1，接着，在靠近第一沟槽G1的侧边继续进行第二次刻蚀，形成第二个沟槽G2，如图8所示，且沟槽D2的深度大于沟槽G1的深度，重复上述步骤，最终可以形成阶梯型结构，如图9所示。

从图9可知，经过多此刻蚀后，会形成阶梯型结构，且该阶梯型结构整体上也可以视为基于一个弧形面形成。如图中箭头D所示的离子注入方向时，离子会经过两次弹射，朝向远离外延片表面的方向弹射，因此同样也避免了产生离子聚集区的情况。

第二种，请参阅图10，在进行第一次刻蚀时，也可以直接将中间区域刻蚀，在第一掩膜层102的表面形成一较宽的沟槽X1。接着，基于该沟槽X1的底面继续进行第二次刻蚀，请参阅图11，第二次刻蚀的宽度小于第一次刻蚀的宽度，进而可以在沟槽X1中形成沟槽X2，并且，在沟槽的侧壁区域可以形成阶梯型结构。持续执行刻蚀的步骤，且每一次刻蚀均在上一次刻蚀的基础上完成，同时每一次刻蚀的宽度小于上一次的宽度，因此当多次刻蚀后，也可形成如图9中所示的结构。

并且，在上述实现方式的基础上，最后一次刻蚀形成的台阶的侧壁（图9中E指向的台阶）垂直于外延层101的表面，因此也可能出现离子注入时的聚集。

有鉴于此，为了解决该问题，请参阅图12，本申请设置第一级台阶（图中E台阶，且该台阶为最后一次刻蚀形成）的侧壁为弧形。在实际工艺中，可以在最后一次刻蚀时，将光刻胶处理为弧形结构，进行可以刻蚀出弧形的台阶，在此不做赘述。并且，为了进一步防止注入的离子弹射，当第一掩膜层102为光刻胶层时，在基于所述注入区进行第一类型离子注入的步骤之前，该方法还包括：

S107，基于所述第一掩膜层102的表面沉积防弹射层104，以防止第一类型离子注入时的离子弹射。

请参阅图13，在制作第一掩膜层102后，可以在第一类型离子的表面沉积一层防弹射层104，该防弹射层104的表面也呈弧形。

作为一种可能的实现方式，该防弹射层104可以吸收注入的离子，使得与竖直方向呈角度注入的离子，均能够被防弹射层104吸收，不会影响第一类型阱区103的表面掺杂浓度。例如，该防弹射层104可以为R200固化层。同时，当采用R200固化层作为防弹射层104时，在R200材料与第一光刻胶掩膜层高温交链反应固化后，R200固化层还能够增加离子掩膜阻挡性。

需要说明的是，当第一掩膜层102采用光刻胶时，在利用reflow工艺处理形成弧形第一掩膜层102后，若需要制作防弹射层104，则在进行reflow工艺之后，则还需要对第一掩膜层102进行泛曝光flood exposure处理。

当第一掩膜层102为硬掩膜层时，也可以设置防弹射层104，该防弹射层104可以吸收注入的离子，也可以将非垂直注入的离子弹射至远离外延层101表面的方向。例如，当该防弹射层104采用疏松的介质层时，则其可以实现吸收非垂直注入的离子作用。或者，请参阅图14，当第一掩膜层102采用硬掩膜层时，防弹射层104可以采用普通的无机介质材料制作而成，且该防弹射层104设置也可以设置为多级阶梯型，利用多级阶梯型的台阶，实现将与竖直方向呈角度注入的离子朝向远离外延层101表面方向弹射。例如，图中沿A箭头注入的离子，在经过其中一级台阶的水平面后，弹射至该台阶的侧壁，之后再由侧壁沿远离外延层101表面的方向弹射；或者，图中沿D箭头注入的离子，在经过其中一级台阶的侧壁后，弹射至该台阶的水平面，之后再由水平面沿远离外延层101表面的方向弹射。因此，通过设置防弹射层104为阶梯型结构，可以保证离子在经过两次弹射后，朝向原方向返回，进而不会影响第一类型阱区103的表面掺杂浓度。当然地，在一种实现方式中，当第一掩膜层102采用硬掩膜层时，防弹射层104与第一掩膜层102也可以为一体结构。例如，可以直接在第一掩膜层102上进行处理，进而在第一掩膜层102的表面形成多级阶梯型结构。

并且，可选的，为了防止防弹射层104与外延层101表面接触的底部由于阶梯型的侧壁弹射（图中箭头E区域），因此，防弹射层104与外延层101表面接触的底部仍然制作为弧形，以保证不会在第一类型阱区103上形成离子聚集区。因此，通过设置防弹射层104的结构为阶梯型加底部为弧形的方式，保证了离子不会在第一类型阱区103中聚集，提升了器件的导通性能。

在形成第一类型阱区103后，可以沿第一掩膜层102的表面继续制作第二掩膜层105，其中，第二掩膜层105的侧壁与外延层101的表面垂直，其剖面结构如图15所示。其中，本申请所述的垂直，指第二掩膜层105的侧壁与外延层101的表面之间的夹角在规定的角度范围内，例如，该角度可以为80°~90°。并且，当将第一掩膜层102的表面设置为弧形后，会在材料内部产生较大应力，通过将第二掩膜层105的侧壁设置与外延层101的表面垂直的方式，可以实现应力缓冲，当第一掩膜层102为光刻胶层时，可以防止应力导致的翘起；当第一掩膜层102为硬掩膜层时，可以防止应力导致的裂纹。因此，将第一掩膜层102设置的表面设置为弧形，第二掩膜层105的侧壁与外延层101的表面垂直的方式，可以进一步提升器件导通性能。

并且，本申请中，第二掩膜层105与第一掩膜层102的材料成分相同。例如，当第一掩膜层102采用有机物时，则第二掩膜层105也采用有机物；第一掩膜层102采用无机物，则第二掩膜层105也采用无机物。

因此，在具体应用中，本申请可以采用以下方式：

1.第一掩膜层102与第二掩膜层105采用光刻胶，且第一掩膜层102的表面设置为弧形。

2、 第一掩膜层102与第二掩膜层105采用光刻胶，第一掩膜层102与第二掩膜层105之间还设置有一层弧形的R200。

3、第一掩膜层102与第二掩膜层105采用硬掩膜，第一掩膜层102的表面设置为弧形。

4、第一掩膜层102与第二掩膜层105采用硬掩膜，第一掩膜层102的表面设置为阶梯型。

5、第一掩膜层102与第二掩膜层105采用硬掩膜，第一掩膜层102与第二掩膜层105之间还设置有无机介质防弹射层104，防弹射层104设置为阶梯型结构。

同时，如图15中箭头h所指示的位置即为沟道位置。在沉积刻蚀第二掩膜层105后，再进行第二类型离子注入，进而在第一类型阱区103中形成第二类型掺杂区106。

因此，本申请提供的半导体器件解决了硬掩膜台阶的角落处注入离子弹射造成的积累问题，使得沟道掺杂浓度保持在设计值，改善了表面态和库伦散射问题，提高了载流子迁移率，进而获得了优异的导通性能。

基于上述实现方式，本申请实施例还提供了一种半导体器件，请参阅图15，该半导体器件包括：外延层101；第一掩膜层102；其中，第一掩膜层102的表面为弧形，且第一掩膜层102上形成有注入区；位于注入区内的第一类型阱区103；位于第一掩膜层102的表面的第二掩膜层105，第二掩膜层105的侧壁与外延层101的表面垂直；位于第一类型阱区103中的第二类型掺杂区106，其中，第二类型掺杂区106位于的第二掩膜层105之间。

一方面，由于本申请设置的第一掩膜层102的表面呈弧形，因此在离子注入过程中，注入的离子即使注入或者弹射到第一掩膜层102弧形面上，也会朝向不同的方向进行弹射，甚至吸收掉弹射离子，因此不会出现注入的离子在掩膜角落处聚集的情况。另一方面，通过设置第二掩膜层105的侧壁与外延层101的表面垂直的方式，可以实现应力缓冲的效果，进而对于光刻胶材料的掩膜层而言，其能够防止发生翘起情况，对于硬掩膜而言，其能够防止出现裂纹的情况，整体上使得器件导通性能更好。

可选地，第一掩膜层102与外延层101的表面呈30°~60°的倾角，例如，第一掩膜层102与外延层101的表面呈30°、45°或者60°的倾角。

可选地，该半导体器件还包括位于第一掩膜层102与第二掩膜层105之间的防弹射层104，其中，防弹射层104用于防止第一类型离子注入时的离子弹射。

作为一种实现方式，当第一掩膜层102与第二掩膜层105采用光刻胶时，例如，防弹射层104可以为R200固化层；当第一掩膜层102与第二掩膜层105采用硬掩膜时，防弹射层104可以采用与第一掩膜层102相同类别的材料，在一种实现方式中，防弹射层104的材料与第一掩膜层102的材料可以相同，例如，二者均采用二氧化硅材料。同时，可以将防弹射层104设置为阶梯型，在此不做赘述。

综上所述，本申请提供了一种半导体器件及其制作方法，首先提供一外延层101，接着基于外延层101沉积第一掩膜层102，对第一掩膜层102进行处理，以形成表面为弧形的第一掩膜层102，并在第一掩膜层102上形成注入区，其中，注入区露出外延层101的表面，再基于注入区进行第一类型离子注入，以在外延层101中形成第一类型阱区103，接着沿第一掩膜层102的表面制作第二掩膜层105，其中，第二掩膜层105的侧壁与外延层101的表面垂直，最后基于注入区进行第二类型离子注入，以在第一类型阱区103中形成第二类型掺杂区106。一方面，由于本申请设置的第一掩膜层102的表面呈弧形，因此在离子注入过程中，注入的离子即使注入或者弹射到第一掩膜层102弧形面上，也会朝向不同的方向进行弹射，甚至吸收掉弹射离子，不会出现注入的离子在掩膜侧壁角落处聚集的情况。另一方面，通过设置第二掩膜层105的侧壁与外延层101的表面垂直的方式，可以实现应力缓冲的效果，整体上使得器件导通性能更好。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (9)

1.一种半导体器件制作方法，其特征在于，所述半导体器件制作方法包括：

提供一外延层（101）；

基于所述外延层（101）沉积第一掩膜层（102）；

对所述第一掩膜层（102）进行处理，以形成表面为弧形的第一掩膜层（102），并在所述第一掩膜层（102）上形成注入区，其中，所述注入区露出所述外延层（101）的表面；

基于所述注入区进行第一类型离子注入，以在所述外延层（101）中形成第一类型阱区（103）；

沿所述第一掩膜层（102）的表面制作第二掩膜层（105），其中，所述第二掩膜层（105）的侧壁与所述外延层（101）的表面垂直；

基于所述注入区进行第二类型离子注入，以在所述第一类型阱区（103）中形成第二类型掺杂区（106）；

在基于所述注入区进行第一类型离子注入的步骤之前，所述方法还包括：

基于所述第一掩膜层（102）的表面沉积防弹射层（104），以防止第一类型离子注入时的离子弹射。

2.如权利要求1所述的半导体器件制作方法，其特征在于，对所述第一掩膜层（102）进行处理，以形成表面为弧形的第一掩膜层（102）的步骤包括：

对所述第一掩膜层（102）进行处理，以形成与所述外延层（101）的表面呈30°~60°的倾角，且表面为弧形的第一掩膜层（102）。

3.如权利要求2所述的半导体器件制作方法，其特征在于，对所述第一掩膜层（102）进行处理，以形成表面为弧形的第一掩膜层（102）的步骤包括：

对所述第一掩膜层（102）进行处理，以形成与所述外延层（101）的表面呈45°的倾角，且表面为弧形的第一掩膜层（102）。

4.如权利要求1所述的半导体器件制作方法，其特征在于，当所述第一掩膜层（102）为光刻胶层时，基于所述第一掩膜层（102）的表面沉积防弹射层（104）的步骤包括：

基于所述第一掩膜层（102）的表面沉积R200固化层。

5.如权利要求1所述的半导体器件制作方法，其特征在于，所述第一掩膜层（102）为光刻胶层，对所述第一掩膜层（102）进行处理，以形成表面为弧形的第一掩膜层（102）的步骤包括：

对所述第一掩膜层（102）进行reflow工艺处理，以形成表面为弧形的第一掩膜层（102）。

6.如权利要求1所述的半导体器件制作方法，其特征在于，所述第一掩膜层（102）为硬掩膜层，在对所述第一掩膜层（102）进行处理，以形成表面为弧形的第一掩膜层（102）的步骤包括：

对所述第一掩膜层（102）进行多次刻蚀，且每次刻蚀的深度不同，以在所述第一掩膜层（102）的表面形成多级阶梯型的台阶。

7.一种半导体器件，其特征在于，通过如权利要求1至6任一项所述的方法制作而成，所述半导体器件包括：

外延层（101）；

第一掩膜层（102）；其中，所述第一掩膜层（102）的表面为弧形，且所述第一掩膜层（102）上形成有注入区；

位于所述注入区内的第一类型阱区（103）；

位于所述第一掩膜层（102）表面的第二掩膜层（105），所述第二掩膜层（105）的侧壁与所述外延层（101）的表面垂直；

位于第一类型阱区（103）中的第二类型掺杂区（106），其中，所述第二类型掺杂区（106）位于所述的第二掩膜层（105）之间。

8.如权利要求7所述的半导体器件，其特征在于，所述第一掩膜层（102）与所述外延层（101）的表面呈30°~60°的倾角。

9.如权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括：

位于所述第一掩膜层（102）与所述第二掩膜层（105）之间的防弹射层（104），其中，所述防弹射层（104）用于防止第一类型离子注入时的离子弹射。