CN210668278U - 半导体结构及电子设备 - Google Patents

Abstract

本实用新型实施例涉及一种半导体结构及电子设备，半导体结构包括：基底以及位于所述基底上的至少两个分立的凸起部；阻隔层，所述阻隔层填充于相邻所述凸起部之间；其中，所述阻隔层包括间隙区域，在垂直于所述基底的方向上，所述间隙区域位于所述凸起部与所述基底之间；位于所述阻隔层内的凹槽，所述凹槽侧壁垂直于所述基底；或者，在远离所述基底的方向上，所述凹槽的宽度增大。本实用新型通过设置具有预设形状的凹槽，保证凹槽能够被均匀填充。

Description

半导体结构及电子设备

技术领域

本实用新型涉及半导体技术领域，特别涉及一种半导体结构及电子设备。

背景技术

深沟槽刻蚀一直是半导体制造过程中常见的工艺，而随着制程线宽变小，沟槽的深宽比越来越大，形状要求也越来越严格。为了实现高深宽比沟槽的刻蚀，现有工艺通常需要更厚或者更硬的阻挡层来满足沟槽开口的精度要求，如此，才能够避免在刻蚀过程中阻挡层开口被刻蚀，进而避免沟槽的开口宽度增加，满足沟槽的深宽比要求。

但是，在保证开口宽度的情况下，凹槽的形状依旧难以保证。以干法刻蚀为例，在干法刻蚀过程中，需要调节刻蚀用气体的组分，而在刻蚀过程中，气体的流动方向以及均匀性都难以保证，从而导致刻蚀出来的凹槽形状与预设凹槽形状之间具有一定的差异。这一差异在刻蚀特殊形状的凹槽时更为明显。

实用新型内容

本实用新型实施例提供一种半导体结构及电子设备，通过设置具有预设形状的凹槽，保证凹槽能够被均匀填充。

为解决上述技术问题，本实用新型实施例提供了一种半导体结构，包括：基底以及位于所述基底上的至少两个分立的凸起部；阻隔层，所述阻隔层填充于相邻所述凸起部之间；其中，所述阻隔层包括间隙区域，在垂直于所述基底的方向上，所述间隙区域位于所述凸起部与所述基底之间；位于所述阻隔层内的凹槽，所述凹槽侧壁垂直于所述基底；或者，在远离所述基底的方向上，所述凹槽的宽度增大。

另外，所述间隙区域内具有掺杂离子，所述掺杂离子用于降低所述间隙区域的刻蚀速率。

另外，所述掺杂离子的类型包括砷、铟或铬。

在所述凸起部的排列方向上，相邻所述凸起部之间的阻隔层内具有两个分立的所述凹槽。

另外，所述凹槽的深宽比为4：1～6：1。

另外，所述阻隔层包括中间区域，所述中间区域位于相邻所述凹槽之间，所述中间区域内具有掺杂离子，所述掺杂离子用于降低所述中间区域的刻蚀速率。

另外，所述中间区域相对两侧的所述掺杂离子的浓度大于所述中间区域的中间位置的所述掺杂离子的浓度。

另外，所述凸起部包括导电层和位于所述导电层侧面的侧墙；所述间隙区域位于所述凸起部与所述基底之间，具体包括：所述间隙区域位于所述侧墙与所述基底之间。

另外，所述导电层包括位线结构。

相应的，本实用新型还提供一种电子设备，所述电子设备包含上述半导体结构。

与现有技术相对，本实用新型实施例提供的技术方案具有以下优点：

本实用新型提供一种半导体结构，凹槽侧壁垂直于基底，或者，在远离基底的方向上，凹槽的宽度增加，从而能够保证凹槽能够被均匀填充。

另外，所述间隙区域的刻蚀速率降低，有利于保证凹槽不会位于凸起部和基底之间，从而保证凹槽被均匀填充。

另外，中间区域的掺杂离子浓度较大，有利于减少需要注入的离子剂量，降低制造成本。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的部件表示为类似的部件，除非有特别申明，附图中的图不构成比例限制。

图1至图3是本实用新型实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；

图4是本实用新型另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；

图5是本实用新型另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；

图6是本实用新型另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；

图7是本实用新型另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；

图8是本实用新型一实施例提供的半导体结构的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术中刻蚀出的凹槽形状与预设凹槽形状之间具有一定差异。

为解决上述问题，本实用新型实施例提供了一种半导体结构的制作方法，在去除待刻蚀区域以形成凹槽之前，通过离子注入工艺提高待刻蚀区域以及其邻接区域的刻蚀选择比，进而保证刻蚀工艺的刻蚀精度。

为使本实用新型实施例的目的、技术方案和有点更加清楚，下面将结合附图对本实用新型的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

以下将结合附图对本实用新型实施例提供的半导体的制作方法进行详细说明。

图1至图3为本实用新型实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。

参照图1，提供基底11，基底11上具有至少两个分立的凸起部12以及填充于相邻凸起部12之间的阻隔层13。

其中，在基底11朝向凸起部12的方向上，凸起部12的顶部宽度大于底部宽度；凸起部12既可以是一个由单一材料组成的实心凸块，也可以是一个由多种材料组成的具有复杂结构的器件，例如为位线结构；且其材料可以是金属材料、非金属材料或者它们的结合。

本实施例中，阻隔层13包括相邻接的待刻蚀区域132和间隙区域131，在垂直于基底11的方向上，间隙区域131位于凸起部12和基底11之间，间隙区域131与凸起部12接触；其中，阻隔层13的材料包括二氧化硅、硼磷硅玻璃、硼硅玻璃、低介电常数材料等介质材料。

需要说明的是，相邻凸起部12之间具有至少一个待刻蚀区域132，当具有多个待刻蚀区域132时，多个待刻蚀区域132之间彼此分立。本实施例中，相邻凸起部12之间具有两个分立的待刻蚀区域132。

此外，本实施例中，待刻蚀区域132的侧壁垂直于基底11，待刻蚀区域132 在基底11上的正投影与凸起部12在基底11上的正投影边界接触；在其他实施例中，待刻蚀区域的侧壁与基底之间还可以成锐角或钝角；并且，待刻蚀区域在基底上的正投影与凸起部在基底上的正投影还可以部分重合。需要说明的是，本文所提到的“垂直”指的是“大致垂直”。“大致垂直”可以理解为，侧壁表面具有微小的凹凸结构，但该凹凸结构不影响对侧壁所在平面的界定。

其中，待刻蚀区域132的深宽比为4：1～6：1，例如为4.5：1、5：1、5.5： 1。

参照图2，对待刻蚀区域132或间隙区域131中的至少一者进行离子注入工艺。

本实施例中，对待刻蚀区域132进行离子注入工艺。具体地，在进行离子注入工艺之前，在阻隔层13和凸起部12表面形成掩膜层14，掩膜层14具有开口141，开口141暴露出待刻蚀区域132表面。其中，开口141的宽度d1与预先定义的待刻蚀区域132的顶部宽度d相等。

需要说明的是，在其他实施例中，开口宽度还可以小于待刻蚀区域顶部宽度，此时，通过调整注入角度对待刻蚀区域进行离子注入，保证待刻蚀区域内任意位置都具有掺杂离子。

本实施例中，掩膜层14的材料为光阻，掩膜层14的厚度为80～350nm，例如为85nm、200nm、300nm；在其他实施例中，掩膜层的材料还可以为硬掩膜，硬掩膜的硬度大于光阻的硬度。

在形成掩膜层14后，通过开口141向待刻蚀区域132内注入适量的掺杂离子。其中，适量的掺杂离子能够改变离子注入目标区域的晶格强度，使得该区域的材料发生非晶化或者更疏松，从而提高该区域的刻蚀速率。如此，在进行离子注入工艺之后，待刻蚀区域132的刻蚀速率大于间隙区域131的刻蚀速率。

需要说明的是，注入的掺杂离子剂量过大会导致目标区域的掺杂离子浓度过大，而浓度过大的掺杂离子会导致该区域材料发生硬化，进而导致该区域的刻蚀速率小于离子掺杂前的刻蚀速率。

图2中所示箭头方向仅为示意方向，实际的离子注入角度与离子注入目标区域的位置和开口141的位置等因素有关；离子注入工艺中的掺杂离子包括砷、铟或铬中的一种或多种，离子注入工艺的能量和剂量与目标区域的位置和所需掺杂离子浓度有关。

需要说明的是，本实施例中，离子注入方向既可以垂直朝向于基底11，也可以与基底11成锐角或钝角。离子注入角度的选择可以根据实际情况确定。

其中，对待刻蚀区域132的注入的离子剂量为1e12～1e14cm^-2，例如为2e12 cm^-2、1e13cm^-2、8e13cm^-2。

本实施例中，在远离基底11的方向上，待刻蚀区域132中掺杂离子浓度递增。如此，有利于防止掺杂离子下沉导致的底层掺杂离子浓度大于顶层掺杂离子浓度，进而避免底层刻蚀速率大于顶层刻蚀速率，有利于减少对位于待刻蚀区域132底部的两侧区域的刻蚀，进而提高刻蚀工艺的刻蚀精度。

参照图3，在进行离子注入工艺之后，去除待刻蚀区域。

在进行离子注入工艺之后，通过干法刻蚀或湿法刻蚀去除待刻蚀区域，以形成凹槽15；在形成凹槽15之后，去除掩膜层。

本实施例中，通过向待刻蚀区域132进行离子注入工艺，使得待刻蚀区域 132的刻蚀速率高于间隙区域131的刻蚀速率，有利于减少在刻蚀过程中出现的对间隙区域131的额外刻蚀，从而保证刻蚀工艺的精度。

图4是本实用新型另一实施例提供的半导体结构的制作方法一步骤对应的剖面结构示意图。需要说明的是，与上一方法实施例相同或者相应的制作步骤，可参考上一方法实施例的相应说明，以下不做赘述。本实用新型方法实施例与上一方法实施例的区别在于：对间隙区域131进行离子注入工艺。

本实施例中，向间隙区域131注入过量的掺杂离子，以使间隙区域131的材料发生硬化，刻蚀速率下降。

需要说明的是，由于间隙区域131位于凸起部12和基底11之间，间隙区域131在基底11上的正投影与开口141在基底11上的正投影不重合，因此本实施例中的离子注入方向与垂直于基底11的方向之间具有一定夹角，该夹角的大小根据间隙区域131相对于待刻蚀区域132的位置、待刻蚀区域132的深宽比等因素决定。

本实施例中，通过向间隙区域131注入过量的掺杂离子，使得待刻蚀区域 132的刻蚀速率高于间隙区域131的刻蚀速率，有利于减少在刻蚀过程中出现的对间隙区域131的额外刻蚀，从而保证刻蚀工艺的精度。

图5是本实用新型另一实施例提供的半导体结构的制作方法一步骤对应的剖面结构示意图。需要说明的是，与上一方法实施例相同或者相应的制作步骤，可参考上一方法实施例的相应说明，以下不做赘述。本实用新型方法实施例与上一方法实施例的区别在于：对待刻蚀区域132和间隙区域131进行离子注入工艺。

本实施例中，向待刻蚀区域132注入适量的掺杂离子，提高待刻蚀区域132 的刻蚀速率；且向间隙区域131注入过量的掺杂离子，降低待刻蚀区域131的刻蚀速率。如此，能够进一步提高间隙区域131和待刻蚀区域132的刻蚀选择比，从而减少待刻蚀区域132的刻蚀过程中对间隙区域131的刻蚀，进而提高刻蚀工艺的精度。

其中，待刻蚀区域132中的掺杂离子类型与间隙区域131中的掺杂离子类型可以相同也可以不同。

本实施例中，先对间隙区域131进行离子注入工艺，再对待刻蚀区域132 进行离子注入工艺。如此，有利于保证在间隙区域131的离子注入路径上没有其他掺杂离子阻隔，从而能够降低离子注入所需能量，进而降低制造成本。

需要说明的是，在其他实施例中，先对待刻蚀区域进行离子注入工艺，再对间隙区域进行离子注入工艺。

本实施例中，提高待刻蚀区域132刻蚀速率的同时降低间隙区域131的刻蚀速率，进一步提高刻蚀选择比，从而提高刻蚀工艺的精度；此外，先对间隙区域131进行离子注入工艺，能够降低离子注入所需能量，从而降低制造成本。

图6是本实用新型另一实施例提供的半导体结构的制作方法一步骤对应的剖面结构示意图。需要说明的是，与上一方法实施例相同或者相应的制作步骤，可参考上一方法实施例的相应说明，以下不做赘述。本实用新型方法实施例与上一方法实施例的区别在于：待刻蚀区域132包括位于顶部的第一区域133和位于底部的134；在对间隙区域131进行离子注入之前，对第一区域133进行离子注入工艺，并在离子注入工艺完成后去除第一区域133。

具体地，待刻蚀区域132包括第一区域133和第二区域134，第一区域133 位于第二区域134上方，第二区域134远离基底11的顶部与间隙区域131远离基底11的顶部平齐。相应的，先对第一区域133进行第一次离子注入工艺，并在第一次离子注入工艺之后去除第一区域133；在第一区域133去除完成后，对间隙区域131进行第二次离子注入工艺；对第二区域134进行第三次离子注入工艺，并在进行第三次离子注入工艺之后，去除第二区域134。

如此，能够避免第一区域133对间隙区域131的离子注入造成阻隔，进一步降低离子注入工艺所需能量，从而降低制造成本；同时，第一区域133靠近基底11的底面与间隙区域133远离基底11的顶面平齐，如此，对第一区域133 的刻蚀不会对间隙区域133造成影响。

需要说明的是，在其他实施例中，第二区域远离基底的顶部高于或低于间隙区域远离基底的顶部。

本实施例中，通过向待刻蚀区域132和间隙区域131进行离子注入工艺，使得待刻蚀区域132的刻蚀速率高于间隙区域131的刻蚀速率，有利于减少在刻蚀过程中出现的对间隙区域131的额外刻蚀，从而保证刻蚀工艺的精度。

图7是本实用新型另一实施例提供的半导体结构的制作方法一步骤对应的剖面结构示意图。需要说明的是，与上一方法实施例相同或者相应的制作步骤，可参考上一方法实施例的相应说明，以下不做赘述。本实用新型方法实施例与上一方法实施例的区别在于：凸起部22包括导电层221和位于导电层221侧面的侧墙222；在进行离子注入工艺之后，去除部分侧墙222。

具体地，凸起部22包括导电层221和位于导电层221侧面的侧墙222，待刻蚀区域232在基底21上的正投影与侧墙222在基底21上的正投影部分重合；侧墙222包括待去除区域223，待去除区域223在基底21上的正投影位于待刻蚀区域232在基底21上的正投影内，且与待刻蚀区域232在基底21上的正投影边界重合。

本实施例中，对待刻蚀区域232、间隙区域231及待去除区域223进行离子注入工艺；在其他实施例中，仅对待刻蚀区域和间隙区域进行离子注入工艺，或者，仅对待刻蚀区域进行离子注入工艺。

对待去除区域223进行离子注入工艺指的是，向待去除区域223内注入适量的掺杂离子，从而提高待去除区域223的刻蚀速率。

其中，对待去除区域223进行的离子注入工艺和对刻蚀区域232进行的离子注入工艺可以是同一离子注入工艺，也可是不同的离子注入工艺；相应的，在离子注入工艺之后，待去除区域223中掺杂离子类型和待刻蚀区域232中掺杂离子类型可以相同也可以不同，待去除区域223中掺杂离子浓度和待刻蚀区域232中掺杂离子浓度可以相同也可以不同。

需要说明的是，导电层221既可以是一个由单一材料组成的实心凸块，也可以是一个由多种材料组成的具有复杂结构的器件，例如为位线结构；且其材料可以是金属材料、非金属材料或者它们的结合；侧墙222通常为具有一定硬度的绝缘材料，既可以起到保护作用，也可以起到绝缘作用。

掩膜层24的开口241暴露出待刻蚀区域232表面和待去除区223表面，开口241在基底21上的正投影与待刻蚀区域232在基底21上的正投影重合。

本实施例中，侧墙222的硬度大于阻隔层23的硬度；其中，阻隔层23的材料可以是二氧化硅，侧墙222的材料可以是氮化硅。需要说明的是，由于侧墙222的硬度大于阻隔层23的硬度，后续的凹槽刻蚀所需时长会有所增加；相应地，为了为保证凹槽开口的精度，掩膜层24的厚度或硬度需要相应增加。

本实施例中，由于在垂直于基底21的方向上，部分待刻蚀区域232位于待去除区域223和基底之间，因此需要有与垂直基底21方向成一定夹角的离子注入方向。如此，才能保证待刻蚀区域232中任意位置都具有掺杂离子。

本实施例中，侧墙222与待刻蚀区域232具有接触面233；在对待刻蚀区域 232进行离子注入工艺之后，在远离接触面233的方向上，待刻蚀区域232的刻蚀速率递减。如此，有利于降低待去除区域223硬度较高而刻蚀速率较低带来的刻蚀速率不均匀影响，有利于保证待去除区域223和待刻蚀区域232的刻蚀同步完成，进而减少对周边区域的刻蚀，保证刻蚀工艺的精度。

在进行离子注入工艺后，去除待去除区域223和待刻蚀区域232。

其中，可以采用同一刻蚀剂同时对待去除区域223和待刻蚀区域232进行刻蚀；也可以采用不同刻蚀剂分别对待去除区域223和待刻蚀区域232进行刻蚀，例如，待刻蚀区域232的材料为二氧化硅，待去除区域223的材料为氮化硅时，可采用氢氟酸对二氧化硅进行刻蚀，采用磷酸对氮化硅进行刻蚀。

本实施例中，通过调整待刻蚀区域232内掺杂离子的分布，调整不同区域的刻蚀速率，从而降低待去除区域223硬度较高而刻蚀速率较低带来的刻蚀速率不均匀影响，有利于保证待去除区域223和待刻蚀区域232的刻蚀同步完成，进而减少对周边区域的刻蚀，保证刻蚀工艺的精度。

相应的，本实用新型实施例还提供了一种半导体结构。

参照图8，半导体结构包括：基底31以及位于基底31上的至少两个分立的凸起部32；阻隔层33，阻隔层33填充于相邻凸起部32之间；其中，阻隔层33 包括间隙区域331，在垂直于基底31的方向上，间隙区域331位于凸起部32和基底31之间；位于阻隔层33内的凹槽35，凹槽35侧壁垂直于基底31；或者，在远离基底31的方向上，凹槽35的宽度增大。

以下将结合附图对本实施例提供的半导体结构进行详细说明。

本实施例中，凸起部32包括导电层321和位于导电层321侧面的侧墙322；阻隔层33包括间隙区域331，在垂直于基底31的方向上，间隙区域331位于侧墙322和基底31之间；其中，侧墙322的硬度大于阻隔层33的硬度。

需要说明的是，导电层321既可以是一个由单一材料组成的实心膜层，也可以是一个由多种材料组成的具有复杂结构的器件，例如为位线结构；且其材料可以是金属材料、非金属材料或者它们的结合。

本实施例中，间隙区域331内具有掺杂离子，掺杂离子用于降低间隙区域 331的刻蚀速率；在其他实施例中，间隙区域内不具有掺杂离子。其中，掺杂离子的类型包括砷、铟或铬。

此外，在凸起部32的排列方向上，相邻凸起部32之间的阻隔层33内具有两个分立的凹槽35，凹槽35暴露出基底31表面；其中，凹槽的深宽比为4： 1～6：1，例如为4.5：1、5：1、5.5：1。本实施例中，凹槽35的侧壁垂直于基底31；在其他实施例中，在远离基底的方向上，凹槽的宽度增大。

本实施例中，阻隔层33还包括中间区域332，中间区域332位于相邻凹槽 35之间，中间区域332内具有掺杂离子，掺杂离子用于降低中间区域332的刻蚀速率。如此，有利于保证凹槽35侧壁的平整。

其中，中间区域332相对两侧的掺杂离子的浓度大于中间区域332中间位置的掺杂离子的浓度。具体地，掺杂离子仅位于中间区域332相对两侧，凹槽 35暴露出掺杂离子所在区域。如此，有利于减小掺杂离子的注入剂量，降低制造成本。

需要说明的是，在其他实施例中，中间区域内不包含掺杂离子。

本实施例中，凹槽35的侧壁垂直于基底31，有利于保证凹槽35被均匀填充。

相应地，本发明实施例还提供一种电子设备，该电子设备包含上述半导体结构。

本实施例中，半导体结构中的凹槽能够被均匀填充，有利于保证电子设备具有良好的电性能。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各自更动与修改，因此本实用新型的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种半导体结构，其特征在于，包括：

基底以及位于所述基底上的至少两个分立的凸起部；

阻隔层，所述阻隔层填充于相邻所述凸起部之间；其中，所述阻隔层包括间隙区域，在垂直于所述基底的方向上，所述间隙区域位于所述凸起部与所述基底之间；

位于所述阻隔层内的凹槽，所述凹槽侧壁垂直于所述基底；或者，在远离所述基底的方向上，所述凹槽的宽度增大。

2.根据权利要求1所述的半导体结构，其特征在于，所述间隙区域内具有掺杂离子，所述掺杂离子用于降低所述间隙区域的刻蚀速率。

3.根据权利要求2所述的半导体结构，其特征在于，所述掺杂离子的类型包括砷、铟或铬。

4.根据权利要求1所述的半导体结构，其特征在于，在所述凸起部的排列方向上，相邻所述凸起部之间的阻隔层内具有两个分立的所述凹槽。

5.根据权利要求4所述的半导体结构，其特征在于，所述凹槽的深宽比为4：1～6：1。

6.根据权利要求4所述的半导体结构，其特征在于，所述阻隔层包括中间区域，所述中间区域位于相邻所述凹槽之间，所述中间区域内具有掺杂离子，所述掺杂离子用于降低所述中间区域的刻蚀速率。

7.根据权利要求6所述的半导体结构，其特征在于，所述中间区域相对两侧的所述掺杂离子的浓度大于所述中间区域的中间位置的所述掺杂离子的浓度。

8.根据权利要求1～7中任一项所述的半导体结构，其特征在于，所述凸起部包括导电层和位于所述导电层侧面的侧墙；所述间隙区域位于所述凸起部与所述基底之间，具体包括：所述间隙区域位于所述侧墙与所述基底之间。

9.根据权利要求8所述的半导体结构，其特征在于，所述导电层包括位线结构。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9中任一项所述的半导体结构。

Images