CN110610856A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110610856A
CN110610856A CN201910891396.6A CN201910891396A CN110610856A CN 110610856 A CN110610856 A CN 110610856A CN 201910891396 A CN201910891396 A CN 201910891396A CN 110610856 A CN110610856 A CN 110610856A
Authority
CN
China
Prior art keywords
sacrificial layer
semiconductor device
etching
semiconductor
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910891396.6A
Other languages
English (en)
Inventor
雷奇奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910891396.6A priority Critical patent/CN110610856A/zh
Publication of CN110610856A publication Critical patent/CN110610856A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Abstract

本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层；对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀，以去除部分厚度的所述牺牲层，并使得所述间隔的顶部开口宽度增大到预设要求；去除所述间隔中剩余的所述牺牲层，形成宽度从顶部至底部先减小后增大的凹槽。本发明的技术方案使得所述凹槽中填充的半导体材料中的空洞缺陷得到改善，避免影响半导体器件的电性能，进而避免导致产品良率下降。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
近年来，在半导体集成电路的存储器件中，闪存的发展尤为迅速。闪存具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机和自动化控制等多个领域得到了广泛的应用。
在闪存器件的制造工艺中，需要在沟槽或间隔中填充多晶硅层或介质层，所述多晶硅层用于形成浮栅、字线栅或擦除栅，所述介质层用于形成层间介质层，一般情况下，经过炉管沉积、离子注入、退火和化学机械研磨(CMP)等一系列工艺形成所述多晶硅层或介质层。但是，经过上述一系列工艺之后形成的膜层中会产生空洞(void)，而空洞会影响闪存器件的电性能，导致良率下降。
以所述多晶硅层为例，所述多晶硅层是形成于相邻的浅沟槽隔离结构之间的间隔中，经研究发现，空洞产生的机理为：在向所述间隔中沉积多晶硅之前，所述间隔为顶部宽度小于底部宽度的梯形结构；在采用低压化学气相沉积(LPCVD)的方法向所述间隔中沉积多晶硅时，多晶硅是沿着所述间隔的侧壁和底壁进行沉积生长，由于所述间隔顶部的宽度小于底部的宽度，使得沉积的多晶硅在所述间隔的顶部处闭合的时候，所述间隔顶部中间的下方仍有部分空间没有沉积到多晶硅，从而在所述间隔的中间形成狭长的空洞；在多晶硅沉积完成之后，会采用CMP工艺去除浅沟槽隔离结构顶表面上沉积的多晶硅，为了确保将浅沟槽隔离结构顶表面上的多晶硅去除完全，也会研磨去除部分厚度的浅沟槽隔离结构，这样就会导致之前在所述间隔中形成的狭长的空洞的顶部暴露出来，使得抛光液进入到狭长的空洞中，对狭长的空洞的侧壁上的多晶硅进行腐蚀，进而导致空洞的尺寸增大，从而在所述间隔中的多晶硅栅极顶部的中间位置形成影响闪存器件电性能的空洞缺陷，进而避免导致良率下降。
因此，如何改善多晶硅层、介质层或其他膜层在填充过程中产生的空洞缺陷，以避免影响器件的电性能，进而避免导致良率下降是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，使得凹槽中填充的用于构成半导体器件的材料中的空洞缺陷得到改善，避免影响半导体器件的电性能，进而避免导致产品良率下降。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层；
对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀，以去除部分厚度的所述牺牲层，并使得所述间隔的顶部开口宽度增大到预设要求；以及，
去除所述间隔中剩余的所述牺牲层，形成宽度从顶部至底部先减小后增大的凹槽。
可选的，所述半导体器件的制造方法还包括在所述凹槽中填充半导体材料。
可选的，若所述半导体结构为浅沟槽隔离结构，则填充的半导体材料为多晶硅层；若所述半导体结构为栅极堆叠结构，则填充的半导体材料为介质层。
可选的，在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层的步骤包括：
形成覆盖所述衬底的牺牲层；
依次刻蚀所述牺牲层和所述衬底，以形成两个相邻的沟槽；
在所述沟槽中形成相邻的半导体结构；
以及，采用化学机械研磨工艺研磨所述半导体结构和/或所述牺牲层，使所述半导体结构与所述牺牲层的顶表面齐平。
可选的，对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀的步骤包括：
步骤S21，采用第一刻蚀剂刻蚀去除部分厚度的所述牺牲层，以暴露出所述间隔的部分高度的侧壁，所述第一刻蚀剂对所述牺牲层的刻蚀选择比高于对所述间隔的侧壁的刻蚀选择比；
步骤S22，采用第二刻蚀剂刻蚀去除所述间隔被暴露出的侧壁部分，以使得所述间隔的顶部开口的宽度增大，所述第二刻蚀剂对所述间隔的侧壁的刻蚀选择比高于对所述牺牲层的刻蚀选择比。
可选的，循环执行步骤S21和步骤S22，直至所述间隔的顶部开口宽度增大到预设要求。
可选的，所述牺牲层的材质包括氮化硅。
可选的，所述半导体结构为浅沟槽隔离结构，所述第一刻蚀剂包括磷酸，所述第二刻蚀剂包括氢氟酸。
可选的，所述刻蚀包括干法刻蚀，所述第一刻蚀剂和所述第二刻蚀剂为不同种类的刻蚀气体。
可选的，所述凹槽的侧壁形状包括><或)(。
本发明还提供了一种半导体器件，采用本发明提供的所述半导体器件的制造方法制造，包括：
位于所述衬底上的相邻的半导体结构；以及，
位于所述相邻的半导体结构之间的凹槽，所述凹槽宽度从顶部至底部先减小后增大。
可选的，所述凹槽的侧壁形状包括><或)(。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，对相邻半导体结构之间的间隔填充牺牲层，对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀，以去除部分厚度的所述牺牲层，并使得所述间隔的顶部开口宽度增大到预设要求，且在去除所述间隔中剩余的所述牺牲层后，形成宽度从顶部至底部先减小后增大的凹槽。本发明中的凹槽填充用于构成半导体器件的材料中的空洞缺陷得到明显改善，避免影响半导体器件的电性能，进而避免导致产品良率下降。
2、本发明的半导体器件包括在相邻的半导体结构之间的宽度从顶部至底部先减小后增大的凹槽，在所述凹槽中填充用于构成半导体器件的材料，使得用于构成半导体器件的材料在凹槽中的空洞缺陷得到改善，避免影响半导体器件的电性能，进而避免导致产品良率下降。
附图说明
图1是本发明一实施例的半导体器件的制造方法的流程图；
图2a～2i是图1所示的半导体器件的制造方法中的器件示意图。
其中，附图2a～2i的附图标记说明如下：
10-衬底；11-垫氧化层；12-牺牲层；13-沟槽；14-浅沟槽隔离结构；15-凹槽；16-隧穿氧化层；17-浮栅层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图1、2a～2i对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图1，图1是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层；
步骤S2、对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀，以去除部分厚度的所述牺牲层，并使得所述间隔的顶部开口宽度增大到预设要求；
步骤S3、去除所述间隔中剩余的所述牺牲层，形成宽度从顶部至底部先减小后增大的凹槽。
下面参阅图2a～2i更为详细的介绍本实施例提供的半导体器件的制造方法，图2a～2i是图1所示的半导体器件的制造方法中的器件示意图，图2a～2i也是器件的纵向截面示意图。
按照步骤S1，在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层。所述半导体结构之间的间隔的宽度在顶部处最小，可以从底部至顶部逐渐减小，所述间隔的截面形状可以为顶部宽度小于底部宽度的梯形结构，所述半导体结构的顶表面高于所述衬底的顶表面。
所述半导体结构可以包括浅沟槽隔离结构或栅极堆叠结构，以下实施例以所述半导体结构为所述浅沟槽隔离结构为例，参见附图2a～2i。
参阅图2a～2c，形成填满有牺牲层12的间隔的步骤包括：
步骤S11，形成覆盖所述衬底10的牺牲层12，如图2a所示，所述牺牲层12将所述衬底10覆盖，所述牺牲层12和所述衬底10之间还可形成有垫氧化层11；
步骤S12，依次刻蚀所述牺牲层12和所述衬底10，以形成至少两个相邻的沟槽13，如图2b所示，在刻蚀所述牺牲层12之后且刻蚀所述衬底10之前，也对所述垫氧化层11进行刻蚀；
步骤S13，在所述沟槽13中形成至少两个相邻的半导体结构(即浅沟槽隔离结构14)，填充隔离氧化层(未图示)于所述沟槽13中，所述隔离氧化层将所述牺牲层12掩埋在内；
步骤S14，采用CMP工艺研磨所述半导体结构和/或所述牺牲层12，使所述半导体结构与所述牺牲层12的顶表面齐平。采用CMP工艺研磨所述隔离氧化层，并停止在所述牺牲层12的顶表面上，或者直至研磨去除部分厚度的所述牺牲层12，以使得所述牺牲层12顶表面上的所述隔离氧化层被去除完全，以形成至少两个相邻的浅沟槽隔离结构14。如图2c所示，所述浅沟槽隔离结构14的顶表面与所述牺牲层12的顶表面齐平，此时所述浅沟槽隔离结构14的厚度为H1，所述牺牲层12的厚度为h1。
参阅图2d～2g，按照步骤S2，对所述牺牲层12和所述间隔的侧壁进行至少两次刻蚀，去除部分厚度的所述牺牲层12，并使得所述间隔的顶部开口宽度增大到预设要求。由于底部的所述牺牲层12的存在，使得在对所述间隔的侧壁进行刻蚀时，所述牺牲层12能够作为阻挡层，以避免所述牺牲层12底部的结构受到影响。
对所述牺牲层12和所述间隔进行至少两次刻蚀的步骤可以包括：
步骤S21，采用第一刻蚀剂刻蚀去除部分厚度的所述牺牲层12，以暴露出所述间隔的部分高度的侧壁，所述第一刻蚀剂对所述牺牲层12的刻蚀选择比高于对所述间隔的侧壁的刻蚀选择比；
步骤S22，采用第二刻蚀剂刻蚀去除所述间隔被暴露出的侧壁部分，以使得所述间隔的顶部开口的宽度增大，所述第二刻蚀剂对所述间隔的侧壁的刻蚀选择比高于对所述牺牲层12的刻蚀选择比。
根据实际需要，选择是否循环执行步骤S21和步骤S22，以及循环执行的次数，直至所述间隔的顶部开口宽度增大到预设要求。若执行完步骤S21和步骤S22后，所述间隔的顶部开口宽度就增大了到预设要求，则无需进行循环刻蚀就可进行后续工艺操作了；若执行完步骤S21和步骤S22后，发现所述间隔的顶部开口还未达到预设要求，则循环执行步骤S21和步骤S22，直至所述间隔的顶部开口宽度增大到预设要求。在这个过程中，刻蚀的次数越多，去除的所述牺牲层12的厚度越多，使得所述间隔的顶部开口的宽度越大，且能够通过每次的刻蚀对所述间隔的侧壁的沿垂直于所述衬底10的顶表面的截面形状进行调整。
采用所述第一刻蚀剂刻蚀去除部分厚度的所述牺牲层12，以暴露出所述间隔的部分高度的侧壁，如图2d所示，刻蚀后暴露出所述浅沟槽隔离结构14的部分高度的侧壁；同时，所述浅沟槽隔离结构14的厚度(即高度)也会因为微量的刻蚀而降低，刻蚀后的所述牺牲层12的厚度为h2，刻蚀后的所述浅沟槽隔离结构14的厚度为H2，由于所述第一刻蚀剂对所述牺牲层12的刻蚀选择比高于对所述浅沟槽隔离结构14的刻蚀选择比，因此，H1减去H2的数值远小于h1减去h2的数值。
然后，采用所述第二刻蚀剂刻蚀去除所述间隔被暴露出的侧壁，以使得所述间隔的顶部开口的宽度增大，如图2e所示，所述间隔被暴露出的侧壁部分(即部分厚度的所述浅沟槽隔离结构14)被刻蚀去除，使得所述间隔的顶部开口的宽度增大；同时，所述牺牲层12的厚度也会因为微量的刻蚀而降低，刻蚀后的所述浅沟槽隔离结构14的厚度为H3，刻蚀后的所述牺牲层12的厚度为h3，由于所述第二刻蚀剂对所述浅沟槽隔离结构14的刻蚀选择比高于对所述牺牲层12的刻蚀选择比，因此，H2减去H3的数值远大于h2减去h3的数值。
若所述间隔的顶部开口宽度增大了到预设要求，则进行步骤S3；若所述间隔的顶部开口宽度还未增大到预设要求，则循环执行步骤S21和步骤S22，具体如下：
如图2f所示，继续采用所述第一刻蚀剂刻蚀去除部分厚度的所述牺牲层12，使得暴露出的所述间隔的侧壁的高度增大。同时，刻蚀后的所述牺牲层12的厚度为h4，刻蚀后的所述浅沟槽隔离结构14的厚度为H4，H3减去H4的数值远小于h3减去h4的数值。
接着，如图2g所示，继续采用所述第二刻蚀剂刻蚀去除所述间隔被暴露出的侧壁，使得所述间隔的顶部开口的宽度进一步增大。刻蚀后的所述浅沟槽隔离结构14的厚度为H5，刻蚀后的所述牺牲层12的厚度为h5，H4减去H5的数值远大于h4减去h5的数值。
在本实施例中，所述牺牲层12的材质可以包括氮化硅，所述浅沟槽隔离结构14的材质可以包括二氧化硅。刻蚀的方法可以为湿法刻蚀或干法刻蚀。当采用湿法刻蚀时，所述第一刻蚀剂和所述第二刻蚀剂均为刻蚀液，所述第一刻蚀剂可以包括磷酸，所述第二刻蚀剂可以包括氢氟酸，磷酸对氮化硅的刻蚀选择比高于对二氧化硅的刻蚀选择比，氢氟酸对二氧化硅的刻蚀选择比高于对氮化硅的刻蚀选择比；当采用干法刻蚀时，所述第一刻蚀剂和所述第二刻蚀剂为不同种类的刻蚀气体。
在采用上述步骤使得所述间隔的顶部开口宽度增大的过程中，由于对所述间隔的侧壁刻蚀去除的量是从靠近所述牺牲层的顶表面至所述间隔的顶部逐渐增大，使得所述间隔的最窄处即为所述牺牲层的顶表面处，且所述间隔的最窄处的宽度即为改善后续在凹槽中填充用于构成半导体器件的材料中的空洞缺陷的关键。所述间隔的顶部开口宽度增大到预设要求时，从所述间隔的最窄处至所述间隔的底部的深宽比可以小于1，即h5/W1可以小于1，如图2g所示，对所述牺牲层12和所述间隔的侧壁上的所述浅沟槽隔离结构14进行刻蚀后，所述间隔的顶部开口宽度增大到了预设要求。需要说明的是，所述间隔的最窄处至所述间隔的底部的深宽比的范围也可以不小于1，可以根据后续在所述凹槽中填充用于构成半导体器件的材料的工艺需求选择合适的深宽比。所述间隔的顶部开口宽度越大，或者，所述间隔的最窄处的宽度越大，使得后续在所述凹槽中填充用于构成半导体器件的材料的过程中，越不容易在所述凹槽的最窄处发生填充材料的提前闭合，进而能够改善在所述凹槽的最窄处的下方的填充材料中产生空洞缺陷的问题。
参阅图2h，按照步骤S3，去除剩余的所述牺牲层12。可以采用上述步骤S2中的所述第一刻蚀剂刻蚀去除所述间隔中剩余的所述牺牲层12，如磷酸，也可以采用干法刻蚀去除剩余的所述牺牲层12。去除所述间隔中剩余的所述牺牲层12后，形成凹槽15，所述凹槽15的宽度从顶部至底部先减小后增大。所述凹槽15的侧壁的沿垂直于所述衬底10的顶表面的截面形状可以包括弧形、波浪形或多条线段形等，如><或)(。如图2h所示，对所述牺牲层12和所述浅沟槽隔离结构14进行至少两次刻蚀后，所述凹槽15的侧壁的截面形状为两条线段形，即><，所述凹槽15的侧壁的截面形状也可以为沙漏形。
通过调整上述步骤S2中的对所述牺牲层和所述间隔的侧壁上的浅沟槽隔离结构的刻蚀次数、刻蚀的工艺参数(刻蚀时间、刻蚀位置等)、刻蚀剂的配比或刻蚀剂的种类等，使得所述间隔的顶部开口宽度增大到预设要求的同时，也能对所述凹槽的形状进行调整，以满足工艺需求。
参阅图2i，所述半导体器件的制造方法还包括在所述凹槽15中填充半导体材料以制造相应的半导体器件。所述半导体材料包括多晶硅层，在所述凹槽15中填充的多晶硅可以用于形成半导体器件的浮栅层、字线栅层或擦除栅层等。由于所述凹槽15的顶部开口宽度增大到了预设要求，使得在所述凹槽15中填充的用于构成半导体器件的所述半导体材料中产生的空洞缺陷能够得到改善甚至消除，避免影响半导体器件的电性能，进而避免导致产品良率下降。
在所述凹槽中填充用于构成半导体器件的材料(即所述半导体材料)的步骤可以包括：首先，沉积多晶硅层于所述凹槽中，所述多晶硅层至少填满所述凹槽；然后，对所述多晶硅层进行离子注入，以降低所述多晶硅层的电阻以及减少所述多晶硅层的电子耗尽，注入的离子的类型可以为N型或P型，N型的离子种类可以包括硼、铟或镓等，P型的离子种类可以包括磷、砷或锑等；接着，对所述多晶硅层进行退火，以消除离子注入造成的缺陷；接着，采用CMP工艺研磨所述多晶硅层，并停止在所述浅沟槽隔离结构的顶表面上，或者，研磨去除部分厚度的所述浅沟槽隔离结构，以使得所述浅沟槽隔离结构的顶表面与所述多晶硅层的顶表面齐平。如图2i所示，所述凹槽15位于所述两个相邻的浅沟槽隔离结构14之间，且所述凹槽15的宽度自顶部至底部先减小后增大，可以先形成隧穿氧化层16于所述凹槽15的底表面上，再形成所述多晶硅层于所述隧穿氧化层16上，所述多晶硅层即形成浮栅层17。
在另一实施例中，所述半导体结构为栅极堆叠结构，所述栅极堆叠结构包括栅极结构和覆盖所述栅极结构的侧壁的栅极侧墙。那么，所述半导体器件的制造方法包括：在所述相邻的栅极堆叠结构之间的间隔中填满有牺牲层；对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀，以去除部分厚度的所述牺牲层，并使得所述间隔的顶部开口宽度增大到预设要求；去除所述间隔中剩余的所述牺牲层，形成宽度从顶部至底部先减小后增大的凹槽；在所述凹槽中填充介质层，即层间介质层，还可继续在所述层间介质层中形成导电接触插栓。
另外，上述半导体器件的制造方法适用的技术节点包括但不限于50nm～90nm，且各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的半导体器件的制造方法，包括：在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层；对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀，以去除部分厚度的所述牺牲层，并使得所述间隔的顶部开口宽度增大到预设要求；去除所述间隔中剩余的所述牺牲层，形成宽度从顶部至底部先减小后增大的凹槽。本发明提供的半导体器件的制造方法使得所述凹槽中填充的用于构成半导体器件的材料中的空洞缺陷得到改善，避免影响半导体器件的电性能，进而避免导致产品良率下降。
本发明一实施例提供一种半导体器件，所述半导体器件可以采用上述半导体器件的制造方法制造而成，所述半导体器件包括：位于所述衬底上的相邻的半导体结构；位于所述相邻的半导体结构之间的凹槽，所述凹槽宽度从顶部至底部先减小后增大。所述凹槽的侧壁的截面形状可以包括弧形、波浪形或多条线段形等，如><或)(。
所述半导体器件还可包括填充于所述凹槽中的半导体材料，若所述半导体结构为浅沟槽隔离结构，则填充的半导体材料可以为多晶硅层，所述多晶硅层可以用于形成半导体器件的浮栅层、字线栅层或擦除栅层等；若所述半导体结构为栅极堆叠结构，则填充的半导体材料可以为介质层，所述介质层即层间介质层，还可继续在所述层间介质层中形成导电接触插栓。
本发明的半导体器件包括在相邻的半导体结构之间的宽度从顶部至底部先减小后增大的凹槽，在所述凹槽中填充用于构成半导体器件的材料，使得用于构成半导体器件的材料在凹槽中的空洞缺陷得到改善，避免影响半导体器件的电性能，进而避免导致产品良率下降。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，包括：
在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层；
对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀，以去除部分厚度的所述牺牲层，并使得所述间隔的顶部开口宽度增大到预设要求；以及，
去除所述间隔中剩余的所述牺牲层，形成宽度从顶部至底部先减小后增大的凹槽。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括在所述凹槽中填充半导体材料。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，若所述半导体结构为浅沟槽隔离结构，则填充的半导体材料为多晶硅层；若所述半导体结构为栅极堆叠结构，则填充的半导体材料为介质层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在衬底上形成相邻的半导体结构，所述相邻的半导体结构的间隔填满有牺牲层的步骤包括：
形成覆盖所述衬底的牺牲层；
依次刻蚀所述牺牲层和所述衬底，以形成两个相邻的沟槽；
在所述沟槽中形成相邻的半导体结构；
以及，采用化学机械研磨工艺研磨所述半导体结构和/或所述牺牲层，使所述半导体结构与所述牺牲层的顶表面齐平。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，对所述牺牲层和所述间隔的侧壁进行至少两次刻蚀的步骤包括：
步骤S21，采用第一刻蚀剂刻蚀去除部分厚度的所述牺牲层，以暴露出所述间隔的部分高度的侧壁，所述第一刻蚀剂对所述牺牲层的刻蚀选择比高于对所述间隔的侧壁的刻蚀选择比；
步骤S22，采用第二刻蚀剂刻蚀去除所述间隔被暴露出的侧壁部分，以使得所述间隔的顶部开口的宽度增大，所述第二刻蚀剂对所述间隔的侧壁的刻蚀选择比高于对所述牺牲层的刻蚀选择比。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，循环执行步骤S21和步骤S22，直至所述间隔的顶部开口宽度增大到预设要求。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲层的材质包括氮化硅。
8.如权利要求5所述的半导体器件的制造方法，其特征在于，所述半导体结构为浅沟槽隔离结构，所述第一刻蚀剂包括磷酸，所述第二刻蚀剂包括氢氟酸。
9.如权利要求5所述的半导体器件的制造方法，其特征在于，所述刻蚀包括干法刻蚀，所述第一刻蚀剂和所述第二刻蚀剂为不同种类的刻蚀气体。
10.如权利要求1至9中任一项所述的半导体器件的制造方法，其特征在于，所述凹槽的侧壁形状包括><或)(。
11.一种半导体器件，采用权利要求1至10中任一项所述的半导体器件的制造方法制造，其特征在于，包括：
位于所述衬底上的相邻的半导体结构；以及，
位于所述相邻的半导体结构之间的凹槽，所述凹槽宽度从顶部至底部先减小后增大。
12.如权利要求11所述的半导体器件，其特征在于，所述凹槽的侧壁形状包括><或)(。
CN201910891396.6A 2019-09-20 2019-09-20 半导体器件及其制造方法 Pending CN110610856A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910891396.6A CN110610856A (zh) 2019-09-20 2019-09-20 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910891396.6A CN110610856A (zh) 2019-09-20 2019-09-20 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110610856A true CN110610856A (zh) 2019-12-24

Family

ID=68891667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910891396.6A Pending CN110610856A (zh) 2019-09-20 2019-09-20 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110610856A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122154A (ko) * 2005-05-25 2006-11-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR20070118348A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
CN103187258A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 浮栅制造过程中氮化硅层的去除方法
CN103681329A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 半导体器件及其制造方法
CN104078351A (zh) * 2014-06-30 2014-10-01 上海华力微电子有限公司 半导体结构的制作方法
CN104979172A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种etox结构的闪存的浮栅及其制作方法
CN105826270A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 闪存的形成方法
CN108717931A (zh) * 2018-05-23 2018-10-30 武汉新芯集成电路制造有限公司 一种改善浮栅缺陷的方法及半导体结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122154A (ko) * 2005-05-25 2006-11-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR20070118348A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
CN103187258A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 浮栅制造过程中氮化硅层的去除方法
CN103681329A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 半导体器件及其制造方法
CN104979172A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种etox结构的闪存的浮栅及其制作方法
CN104078351A (zh) * 2014-06-30 2014-10-01 上海华力微电子有限公司 半导体结构的制作方法
CN105826270A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 闪存的形成方法
CN108717931A (zh) * 2018-05-23 2018-10-30 武汉新芯集成电路制造有限公司 一种改善浮栅缺陷的方法及半导体结构

Similar Documents

Publication Publication Date Title
KR100799024B1 (ko) 낸드 플래시 메모리 소자의 제조방법
JP2016530719A (ja) 半導体構造および半導体構造の製造方法
CN108538848B (zh) 半导体结构及其形成方法
US11251273B2 (en) Non-volatile memory device and method for manufacturing the same
CN108962896B (zh) 存储器
US20070128797A1 (en) Flash memory device and method for fabricating the same
US7470587B2 (en) Flash memory device and method of manufacturing the same
KR20080001266A (ko) 플래시 메모리 소자의 제조방법
JP2005064506A (ja) 自己整列型１ビットｓｏｎｏｓセル及びその形成方法
KR100799030B1 (ko) 낸드 플래시 메모리 소자의 제조방법
CN107887390B (zh) 一种改善闪存单元的工艺集成方法
KR100645195B1 (ko) 플래쉬 메모리 소자의 제조방법
CN109887915A (zh) 闪存器件及其制造方法
KR20070118348A (ko) 불휘발성 메모리 장치의 제조 방법
US20070202647A1 (en) Method for manufacturing non volatile memory cells integrated on a semiconductor substrate
CN110610856A (zh) 半导体器件及其制造方法
KR101071856B1 (ko) 플래쉬 메모리 소자의 제조방법
CN113113419B (zh) 一种3d nand存储器件及其制造方法
CN110828465B (zh) 非易失性存储器装置及其制造方法
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
KR100946120B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
KR100652383B1 (ko) 반도체 장치의 제조 방법
KR100799056B1 (ko) 반도체 소자의 제조 방법
KR100452274B1 (ko) 불 휘발성 메모리 셀의 게이트 전극 형성 방법
CN110600474A (zh) 闪存器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191224

RJ01 Rejection of invention patent application after publication