JP2005064506A - 自己整列型1ビットsonosセル及びその形成方法 - Google Patents
自己整列型1ビットsonosセル及びその形成方法 Download PDFInfo
- Publication number
- JP2005064506A JP2005064506A JP2004232711A JP2004232711A JP2005064506A JP 2005064506 A JP2005064506 A JP 2005064506A JP 2004232711 A JP2004232711 A JP 2004232711A JP 2004232711 A JP2004232711 A JP 2004232711A JP 2005064506 A JP2005064506 A JP 2005064506A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- self
- aligned
- sonos cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
【解決手段】1ビットSONOSセルのワードラインエッチング時に発生しうるミスアラインによる窒化膜長さの差のために発生する奇数/偶数SONOSセル間の均一性不良が改善できる自己整列型1ビットSONOSセル及びその形成方法である。このために本発明は半導体基板上に側壁ワードライン形成用の絶縁膜パターンを作ってその側壁にゲート用ワードラインを形成し、ONO膜をエッチングする時に自己整列型エッチング用スペーサを使用する。
【選択図】図13
Description
かかるミスアラインによって隣接する1ビットSONOSセルで窒化膜108の長さにバラツキ(偏差)が発生すれば、1ビットSONOSセルの均一度を落とし、結果的に不揮発性メモリ素子の特性を低下させる結果を招く。一例として、電荷トラップ層として使われる窒化膜108が長くなれば、1ビットSONOSセルのデータ保存特性は改善されるが、データを消す特性はかえって落ちる。逆に、窒化膜108が短くなれば、反対の特性を示す。
201 第1絶縁膜パターン
202 トレンチ
204 第2絶縁膜スペーサ
205 ドレイン用n+ドープされた領域
206 第3絶縁膜
207 下部酸化膜
208 窒化膜
209 上部酸化膜
210 自己整列型エッチング用スペーサ
211 CVDによる酸化膜
212 ゲート用ワードライン
213 ソース用n+ドープされた領域
214 第4絶縁膜
215 ビットラインコンタクト
216 ビットライン
220 側壁ワードライン形成用の絶縁膜パターン
230 ONO膜
Claims (20)
- 半導体基板上に四角形状の側壁ワードライン形成用の絶縁膜パターンを形成する段階と、
前記側壁ワードライン形成用の絶縁膜パターンが形成された半導体基板上に均一な厚さを有するONO膜を形成する段階と、
前記ONO膜が形成された半導体基板で前記側壁ワードライン形成用の絶縁膜パターンの両側壁に自己整列型エッチング用スペーサを形成する段階と、
前記自己整列型エッチング用スペーサを利用してエッチングを進行し、前記自己整列型エッチング用スペーサ領域以外に存在する上部酸化膜と窒化膜とを除去する段階と、
前記自己整列型エッチング用スペーサを除去する段階と、
前記自己整列型エッチング用スペーサ下部に存在する上部酸化膜及び半導体基板表面に存在する下部酸化膜を除去するためのウェットエッチングを進行する段階と、
前記ウェットエッチングが進行された半導体基板前面に化学気相蒸着法による酸化膜を形成する段階と、
前記側壁ワードライン形成用の絶縁膜パターン側壁にポリシリコンを使用したSONOSセルのゲート用ワードラインを形成する段階と、を具備することを特徴とする自己整列型1ビットSONOSセルの形成方法。 - 前記側壁ワードライン形成用の絶縁膜パターンを形成する段階は、
前記半導体基板にトレンチ部を有する第1絶縁膜パターンを形成する工程と、
前記トレンチ部側壁に第2絶縁膜スペーサを形成する工程と、
前記トレンチ部内部を第3絶縁膜で充填して平坦化する工程と、
前記第1絶縁膜を除去して第2及び第3絶縁膜よりなった側壁ワードライン形成用の絶縁膜パターンを形成する工程と、を具備することを特徴とする請求項1に記載の
自己整列型1ビットSONOSセルの形成方法。 - 前記第2絶縁膜スペーサを形成する工程後に、
前記トレンチ下部の半導体基板にドレイン用n+ドープされた領域形成のためのイオン注入工程をさらに進行することを特徴とする請求項2に記載の自己整列型1ビットSONOSセルの形成方法。 - 前記第1絶縁膜は窒化膜であることを特徴とする請求項2に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記第2絶縁膜は酸化膜であることを特徴とする請求項2に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記第3絶縁膜は酸化膜であることを特徴とする請求項2に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記第2絶縁膜スペーサを形成する方法は反応性イオンエッチング方式であることを特徴とする請求項2に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記第3絶縁膜を平坦化させる方法は化学機械的研磨工程であることを特徴とする請求項2に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記自己整列型エッチング用スペーサはポリシリコンを材質とすることを特徴とする請求項1に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記自己整列型エッチング用スペーサを形成する方法は反応性イオンエッチング方式であることを特徴とする請求項1に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記自己整列型エッチング用スペーサの厚さは前記ゲート用ワードラインの厚さより薄いことを特徴とする請求項1に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記化学気相蒸着による酸化膜形成工程後に、熱処理工程をさらに進行することを特徴とする請求項1に記載の自己整列型1ビットSONOSセルの形成方法。
- 前記SONOSセルのゲート用ワードラインを形成する段階は、
前記化学気相蒸着による酸化膜が形成された半導体基板上に導電性ポリシリコン層を蒸着する工程と、
前記ポリシリコン層を反応性イオンエッチングでエッチングする工程と、を含むことを特徴とする請求項1に記載の自己整列型1ビットSONOSセルの形成方法。 - 前記SONOSセルのゲート用ワードラインを形成する段階後に、
前記側壁ワードライン形成用の絶縁膜パターンと前記SONOSセルのゲート用ワードラインとをイオン注入マスクとしてイオン注入を進行し、ソース用n+ドープされた領域を形成する段階をさらに進行することを特徴とする請求項1に記載の自己整列型1ビットSONOSセルの形成方法。 - 半導体基板と、
前記半導体基板の所定領域に形成されたドレイン用n+ドープされた領域と、
前記ドレイン用n+ドープされた領域上に形成された側壁ワードライン形成用の絶縁膜パターンと、
前記ドレイン用n+ドープされた領域とチャンネル領域を介在して一定間隔離隔された半導体基板の所定領域に形成されたソース用n+ドープされた領域と、
前記側壁ワードライン形成用の絶縁膜パターンの一側壁と前記チャンネル領域の一部とに形成されたONO膜と、
前記チャンネル領域でONO膜が形成された領域を除外した残りの領域に形成されたゲート絶縁膜と、
前記ONO膜が形成された側壁ワードライン形成用の絶縁膜パターンの一側壁と前記ONO膜及びゲート絶縁膜上部にスペーサ形態に形成されたゲート用ワードラインと、を具備することを特徴とする自己整列型1ビットSONOSセル。 - 前記側壁ワードライン形成用の絶縁膜パターンは第2絶縁膜スペーサと前記第2絶縁膜スペーサ間を充填する第3絶縁膜よりなったことを特徴とする請求項15に記載の自己整列型1ビットSONOSセル。
- 前記ONO膜の窒化膜はL字型であることを特徴とする請求項15に記載の自己整列型1ビットSONOSセル。
- 前記自己整列型1ビットSONOSセルは前記側壁ワードライン形成用の絶縁膜パターンを基準として対称形に形成された自己整列型1ビットSONOSセルを有することを特徴とする請求項15に記載の自己整列型1ビットSONOSセル。
- 前記ドレイン用n+ドープされた領域は前記第2絶縁膜スペーサをイオン注入マスクとして形成された領域であることを特徴とする請求項16に記載の自己整列型1ビットSONOSセル。
- 前記側壁ワードライン形成用の絶縁膜パターンは上部に前記ゲート絶縁膜と同一材質の酸化膜をさらに具備することを特徴とする請求項15に記載の自己整列型1ビットSONOSセル。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0055030A KR100498507B1 (ko) | 2003-08-08 | 2003-08-08 | 자기정렬형 1 비트 소노스(sonos) 셀 및 그 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064506A true JP2005064506A (ja) | 2005-03-10 |
Family
ID=34075010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004232711A Pending JP2005064506A (ja) | 2003-08-08 | 2004-08-09 | 自己整列型1ビットsonosセル及びその形成方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7141473B2 (ja) |
JP (1) | JP2005064506A (ja) |
KR (1) | KR100498507B1 (ja) |
DE (1) | DE102004038874B4 (ja) |
FR (1) | FR2858717B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107078183A (zh) * | 2014-09-26 | 2017-08-18 | 太阳能公司 | 用于太阳能电池制造的蚀刻工艺 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI233666B (en) * | 2004-04-13 | 2005-06-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
WO2006092824A1 (ja) * | 2005-02-28 | 2006-09-08 | Spansion Llc | 半導体装置及びその製造方法 |
KR100631278B1 (ko) * | 2005-09-05 | 2006-10-04 | 동부일렉트로닉스 주식회사 | 비휘발성 기억 장치 및 그 제조방법 |
US7405119B2 (en) * | 2006-01-06 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a sidewall SONOS memory device |
US7482231B2 (en) * | 2006-01-06 | 2009-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Manufacturing of memory array and periphery |
US7482236B2 (en) * | 2006-01-06 | 2009-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a sidewall SONOS memory device |
US7902022B2 (en) * | 2008-07-29 | 2011-03-08 | Freescale Semiconductor, Inc. | Self-aligned in-laid split gate memory and method of making |
US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
US10756113B2 (en) * | 2017-11-23 | 2020-08-25 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory |
CN108878439A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
CN109103086B (zh) * | 2018-08-29 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
CN111370420B (zh) * | 2020-03-18 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | Sonos存储器件的制备方法及sonos存储器件 |
TW202308107A (zh) | 2021-08-09 | 2023-02-16 | 聯華電子股份有限公司 | 半導體記憶元件及其製作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198823A (ja) * | 1992-01-21 | 1993-08-06 | Citizen Watch Co Ltd | 半導体不揮発性記憶素子とその製造方法と書き込み方法 |
JPH08321564A (ja) * | 1995-05-25 | 1996-12-03 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
JP2003017600A (ja) * | 2001-04-25 | 2003-01-17 | Samsung Electronics Co Ltd | 2ビット作動の2トランジスタを備えた不揮発性メモリ素子並びにその駆動方法及び製造方法 |
JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインnand素子構造、そのアレイ動作およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
JP4904631B2 (ja) * | 2000-10-27 | 2012-03-28 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US6531350B2 (en) * | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
JP2002299473A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
US6593187B1 (en) * | 2001-08-27 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Method to fabricate a square poly spacer in flash |
US6413821B1 (en) * | 2001-09-18 | 2002-07-02 | Seiko Epson Corporation | Method of fabricating semiconductor device including nonvolatile memory and peripheral circuit |
TW527652B (en) * | 2002-02-06 | 2003-04-11 | Taiwan Semiconductor Mfg | Manufacturing method of selection gate for the split gate flash memory cell and its structure |
TW530416B (en) * | 2002-03-26 | 2003-05-01 | Nanya Technology Corp | Structure and manufacturing method of split gate flash memory |
US6784039B2 (en) * | 2002-10-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method to form self-aligned split gate flash with L-shaped wordline spacers |
KR100518594B1 (ko) * | 2003-09-09 | 2005-10-04 | 삼성전자주식회사 | 로컬 sonos형 비휘발성 메모리 소자 및 그 제조방법 |
KR100546379B1 (ko) * | 2003-09-15 | 2006-01-26 | 삼성전자주식회사 | 자기 정렬 방식에 의한 로컬 소노스형 비휘발성 메모리소자 및 그 제조방법 |
-
2003
- 2003-08-08 KR KR10-2003-0055030A patent/KR100498507B1/ko not_active IP Right Cessation
-
2004
- 2004-08-05 FR FR0408659A patent/FR2858717B1/fr not_active Expired - Fee Related
- 2004-08-05 DE DE102004038874A patent/DE102004038874B4/de not_active Expired - Fee Related
- 2004-08-06 US US10/912,046 patent/US7141473B2/en not_active Expired - Fee Related
- 2004-08-09 JP JP2004232711A patent/JP2005064506A/ja active Pending
-
2006
- 2006-11-17 US US11/600,765 patent/US7768061B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198823A (ja) * | 1992-01-21 | 1993-08-06 | Citizen Watch Co Ltd | 半導体不揮発性記憶素子とその製造方法と書き込み方法 |
JPH08321564A (ja) * | 1995-05-25 | 1996-12-03 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
JP2003017600A (ja) * | 2001-04-25 | 2003-01-17 | Samsung Electronics Co Ltd | 2ビット作動の2トランジスタを備えた不揮発性メモリ素子並びにその駆動方法及び製造方法 |
JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインnand素子構造、そのアレイ動作およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107078183A (zh) * | 2014-09-26 | 2017-08-18 | 太阳能公司 | 用于太阳能电池制造的蚀刻工艺 |
Also Published As
Publication number | Publication date |
---|---|
FR2858717B1 (fr) | 2008-06-13 |
US7768061B2 (en) | 2010-08-03 |
US20050029574A1 (en) | 2005-02-10 |
DE102004038874A1 (de) | 2005-03-03 |
FR2858717A1 (fr) | 2005-02-11 |
KR20050017758A (ko) | 2005-02-23 |
DE102004038874B4 (de) | 2006-09-28 |
KR100498507B1 (ko) | 2005-07-01 |
US20070063267A1 (en) | 2007-03-22 |
US7141473B2 (en) | 2006-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768061B2 (en) | Self aligned 1 bit local SONOS memory cell | |
US20050133849A1 (en) | Semiconductor memory device having self-aligned charge trapping layer and method of manufacturing the same | |
US20090315100A1 (en) | Method of manufacturing semiconductur device | |
JP2004022819A (ja) | 半導体装置及びその製造方法 | |
US7687345B2 (en) | Flash memory device and method of manufacturing the same | |
JP2003218240A (ja) | 半導体装置の製造方法 | |
TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
JP5160738B2 (ja) | 半導体素子の製造方法 | |
KR101907694B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100396473B1 (ko) | 플로팅 게이트를 갖는 반도체 메모리 장치 및 그 제조방법 | |
KR20080099460A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
JP2003031705A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2009010381A (ja) | フラッシュメモリー素子の製造方法 | |
US7544564B2 (en) | Method of forming gate electrode pattern in semiconductor device | |
JP2008010817A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
US8956950B2 (en) | Method of manufacturing semiconductor devices | |
KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
US7348239B2 (en) | Semiconductor device and method of manufacturing the same | |
US20080254584A1 (en) | Method of manufacturing flash memory device | |
US20080197402A1 (en) | Methods of Forming Nonvolatile Memory Devices and Memory Devices Formed Thereby | |
JP2000299395A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR100452274B1 (ko) | 불 휘발성 메모리 셀의 게이트 전극 형성 방법 | |
KR20060125979A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
KR100667649B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
US20050153543A1 (en) | Method of forming self aligned contact |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |