JP2008010817A - ナンドフラッシュメモリ素子の製造方法 - Google Patents

ナンドフラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP2008010817A
JP2008010817A JP2007004247A JP2007004247A JP2008010817A JP 2008010817 A JP2008010817 A JP 2008010817A JP 2007004247 A JP2007004247 A JP 2007004247A JP 2007004247 A JP2007004247 A JP 2007004247A JP 2008010817 A JP2008010817 A JP 2008010817A
Authority
JP
Japan
Prior art keywords
film
flash memory
manufacturing
nand flash
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007004247A
Other languages
English (en)
Inventor
Byoung Ki Lee
秉 起 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008010817A publication Critical patent/JP2008010817A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

【課題】フローティングゲート電極とコントロールゲート電極の接触面積を増加させ、セルの干渉しきい値電圧のシフト値を減少させてプログラムしきい値電圧を増加させたナンドフラッシュメモリ素子の製造方法を提供する。
【解決手段】半導体基板の上部に積層されたトンネル酸化膜、第1のポリシリコン膜、バッファ酸化膜、窒化膜及び半導体基板の一部をエッチングしてトレンチを形成する工程と、トレンチ内に絶縁膜を形成して素子分離膜１１０を形成する工程と、露出された窒化膜及びバッファ酸化膜を順次除去する工程と、素子分離膜１１０の側面にスペーサ１１２を形成した後、素子分離膜１１０の上部を一部除去して素子分離膜のEFHを調節する工程と、全体構造の上部に誘電体膜１１４、第２のポリシリコン膜１１６及び導電膜１１８を順次形成する工程を含むことにより、セルの干渉しきい値電圧のシフトを減少させ、プログラムしきい値電圧を増加させる。
【選択図】 図３Ｅ

Description

本発明は、ナンドフラッシュメモリ素子の製造方法に関するものであり、特に、セルの干渉しきい値電圧(Ｖｔ)のシフトを減少させ、プログラムしきい値電圧(Ｖｔ)を増加させるためのナンドフラッシュメモリ素子の製造方法に関するものである。
現在、ナンドフラッシュメモリ(flash memory)の製造方法において、素子の高集積化により、単位アクティブ領域とフィールド領域が形成される空間は減っている。従って、狭いアクティブ空間内にフローティングゲートを含む誘電体膜、コントロールゲートを形成することによりゲート間の距離が狭くなって干渉効果がますます問題視されている。
図１は、自己整列(Self-Align)STIを適用した一般的なナンドフラッシュメモリ素子の製造方法を説明するための斜視図である。
図１を参照すれば、半導体基板(１０)の上部にトンネル酸化膜(１１)と第１のポリシリコン膜(１２)を形成し、素子分離マスクを用いたエッチング工程で第１のポリシリコン膜(１２)とトンネル酸化膜(１１)を選択的にエッチングした後、選択的にエッチングされた第１のポリシリコン膜(１２)をマスクにして半導体基板(１０)をエッチングしてトレンチを形成する。トレンチが埋め込まれるように全体構造の上部に絶縁膜、例えば、ＨＤＰ(High Density Plasma)酸化膜を形成した後、第１のポリシリコン膜(１２)の上部が露出されるように絶縁膜を平坦化し、例えば、ＣＭＰ(Chemical Mechanical Polishing)してトレンチ内に素子分離膜(１３)を形成する。全体構造の上部に第２のポリシリコン膜(１４)を形成し、所定のマスクを用いて第２のポリシリコン膜(１４)をエッチングし、第１のポリシリコン膜(１２)と第２のポリシリコン膜(１４)で構成されたフローティングゲートを形成する。全体構造の上部に誘電体膜(１５)及びコントロールゲート用導電膜(１６)を形成する。
しかし、上記のような方法でフローティングゲートを形成すれば、素子の高集積化により素子分離膜の幅が減ることになり、これにより互いに隣接するフローティングゲートの間隔が減って、互いに隣接するフローティングゲートによる干渉効果が発生する。ここで、干渉効果は、ゲート方向のフローティングゲートの間に発生する干渉効果とゲートに垂直な方向のフローティングゲートの間に発生する干渉効果に分かれる。ゲート方向のフローティングゲートの間の干渉効果は、第１のポリシリコン膜の間に存在するＨＤＰ酸化膜が誘電物質として作用するために発生し、ゲートに垂直な方向のフローティングゲートの間の干渉効果はゲートの間に存在するＨＤＰ酸化膜が誘電物質として作用するために発生する。
図２は、素子の縮小化によるプログラムしきい値電圧(Ｖｔ)と干渉しきい値電圧(Ｖｔ)のシフト(shift)値を示したグラフである。
曲線ａは各素子によるセルの干渉しきい値電圧のシフト値を示したグラフであり、曲線ｂは各素子によるプログラムしきい値電圧値を示したグラフである。曲線ａ及び曲線ｂを比較して見れば、６０ｎｍ以下の素子ではプログラムしきい値電圧と干渉しきい値電圧のシフト値はいずれも素子の限界値を超えている。
上述した問題を解決するために案出された本発明の目的は、フローティングゲート用ポリシリコン膜とコントロールゲート用ポリシリコン膜の接触面積を増加させ、セルの干渉しきい値電圧のシフト値を減少させ、フローティングゲート用ポリシリコン膜の面積を減少させてプログラムしきい値電圧を増加させるためのナンドフラッシュメモリ素子の製造方法を提供することにある。
本発明に係る代表的なナンドフラッシュメモリ素子の製造方法は、半導体基板の上部に積層されたトンネル酸化膜、第１のポリシリコン膜、バッファ酸化膜、窒化膜及び前記半導体基板の一部をエッチングしてトレンチを形成する工程と、前記トレンチ内に絶縁膜を形成して素子分離膜を形成する工程と、露出された前記窒化膜及びバッファ酸化膜を順次除去する段階と、前記素子分離膜の側面にスペーサを形成した後、前記素子分離膜の上部を一部除去して前記素子分離膜のＥＦＨを調節する工程と、全体構造の上部に誘電体膜、第２のポリシリコン膜及び導電膜を順次形成する工程とを含むことを特徴とするものである。
上述したように、本発明による効果は次の通りである。
第１に、フローティングゲート用ポリシリコン膜とコントロールゲート用ポリシリコン膜の接触面積を増加させてカップリング比及びプログラムしきい値電圧を増加させることができる。
第２に、フローティングゲート用ポリシリコン膜の面積を減少させてセルの干渉しきい値電圧のシフト値を減少させることができる。
第３に、プログラムしきい値電圧を増加させ、セルの干渉しきい値電圧のシフト値を減少させることにより、５０ｎｍ以下のナンドフラッシュメモリ素子においてマルチ-レベル-セル(Multi-Level-Cell)を具現することができる。
以下、添付した図面を参照して本発明の実施例を詳しく説明すれば、次の通りである。
図３(Ａ)〜（Ｅ）は、本発明の一実施例による自己整列STIを適用したナンドフラッシュメモリ素子を説明するために示した断面図である。
図３(Ａ)を参照すれば、半導体基板(１００)の上部にトンネル酸化膜(１０２)、フローティングゲート用の第１のポリシリコン膜(１０４)、バッファ酸化膜(１０６)及び窒化膜(１０８)を順次形成した後、窒化膜(１０８)、バッファ酸化膜(１０６)、第 １ のポリシリコン膜(１０４)、トンネル酸化膜(１０２)及び半導体基板(１００)の一部をエッチングしてトレンチを形成する。この時、窒化膜(１０８)は５００Å〜９００Åの厚さで形成する。トレンチ内に側壁酸化膜を形成した後、トレンチが埋め込まれるように全体構造の上部に絶縁膜を形成する。この時、絶縁膜はＨＤＰ酸化膜で形成する。窒化膜(１０８)の上部が露出されるように絶縁膜を平坦化してトレンチ内に素子分離膜(１１０)を形成する。
図３(Ｂ)を参照すれば、湿式エッチング工程を実施して窒化膜(１０８)を除去する。この時、窒化膜(１０８)の除去工程時にエッチングターゲットを蒸着厚の１５０％〜１７０％と設定するが、窒化膜(１０８)とバッファ酸化膜(１０６)のエッチング選択比によりバッファ酸化膜(１０６)は、上部の一部のみ除去される。第１のポリシリコン膜(１０４)の上部にバッファ酸化膜(１０６)が形成されていて、窒化膜(１０８)の除去工程時に第 １ のポリシリコン膜(１０４)がアタックを受けない。窒化膜(１０８)の除去工程を実施しても、バッファ酸化膜(１０６)は２０Å〜４０Åの厚さで残留する。
図３(Ｃ)を参照すれば、ＢＯＥまたはＨＦを用いた湿式エッチング工程で残留するバッファ酸化膜(１０６)を除去する。この時、バッファ酸化膜(１０６)は４０Å〜８０Åの厚さで過度にエッチングするが、バッファ酸化膜(１０６)と第１のポリシリコン膜(１０４)のエッチング選択比により第１のポリシリコン膜(１０４)はアタックを受けずに素子分離膜(１１０)の側面に残留するバッファ酸化膜(１０６)の厚さだけ除去される。
図３(Ｄ)を参照すれば、全体構造の上部にシリコン膜を形成する。この時、シリコン膜はドープされた非結晶(amorphous)シリコン膜を用いて１００Å〜３００Åの厚さで形成する。シリコン膜を全面エッチングし、素子分離膜(１１０)の側面にスペーサ(１１２)を形成する。この時、シリコン膜のエッチング工程時に２００Å〜４５０Åの厚さで過度にエッチングし、第１のポリシリコン膜(１０４)の上部を一部エッチングする。
図３(Ｅ)を参照すれば、ＢＯＥまたはＨＦを用いた湿式エッチング工程で素子分離膜(１１０)の上部を一部エッチングし、素子分離膜(１１０)のＥＦＨ(Effective Field Height)を調節する。全体構造の上部に誘電体膜(１１４)、コントロールゲート用の第２のポリシリコン膜(１１６)及び導電膜(１１８)を順次形成する。
上記のようにフローティングゲートを形成すれば、フローティングゲート用ポリシリコン膜とコントロールゲート用ポリシリコン膜の接触面積が増加し、カップリング比(coupling ratio)及びプログラムしきい値電圧が増加し、フローティングゲート用ポリシリコン膜の面積が減少し、セルの干渉しきい値電圧のシフト値が減少する。これにより、５０ｎｍ以下のナンドフラッシュメモリ素子においてマルチ-レベル-セルを具現することができる。
本発明の技術思想は、上記望ましい実施例により具体的に記述されたが、上記の実施例はその説明のためのものであり、その制限のためのものでないことを周知しなければならない。また、本発明の技術分野において通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができるものである。
従来技術によるナンドフラッシュメモリ素子の製造方法を説明するための斜視図である。 素子の縮小化によるプログラムしきい値電圧(Ｖｔ)と干渉しきい値電圧(Ｖｔ)のシフト(shift)値を示したグラフである。 本発明の一実施例による自己整列を適用したナンドフラッシュメモリ素子の製造方法の工程を説明するために示した断面図である。 本発明の一実施例による自己整列を適用したナンドフラッシュメモリ素子の製造方法の工程を説明するために示した断面図である。 本発明の一実施例による自己整列を適用したナンドフラッシュメモリ素子の製造方法の工程を説明するために示した断面図である。 本発明の一実施例による自己整列を適用したナンドフラッシュメモリ素子の製造方法の工程を説明するために示した断面図である。 本発明の一実施例による自己整列を適用したナンドフラッシュメモリ素子の製造方法の工程を説明するために示した断面図である。
符号の説明
１００ 半導体基板
１０２ トンネル酸化膜
１０４ 第１のポリシリコン膜
１０６ バッファ酸化膜
１０８ 窒化膜
１１０ 素子分離膜
１１２ スペーサ
１１４ 誘電体膜
１１６ 第２のポリシリコン膜
１１８ 導電膜

Claims (8)

  1. 半導体基板の上部に積層されたトンネル酸化膜、第１のポリシリコン膜、バッファ酸化膜、窒化膜及び前記半導体基板の一部をエッチングしてトレンチを形成する工程と、
    前記トレンチ内に絶縁膜を形成して素子分離膜を形成する工程と、
    露出された前記窒化膜及びバッファ酸化膜を順次除去する工程と、
    前記素子分離膜の側面にスペーサを形成した後、前記素子分離膜の上部を一部除去して前記素子分離膜のEFHを調節する工程と、及び
    全体構造の上部に誘電体膜、第２のポリシリコン膜及び導電膜を順次形成する段階を含むナンドフラッシュメモリ素子の製造方法。
  2. 前記窒化膜は、５００Å〜９００Åの厚さで形成する請求項１に記載のナンドフラッシュメモリ素子の製造方法。
  3. 前記窒化膜除去工程時に、前記バッファ酸化膜が２０Å〜４０Åの厚さで残留する請求項１に記載のナンドフラッシュメモリ素子の製造方法。
  4. 前記バッファ酸化膜は、ＢＯＥまたはＨＦを用いた湿式エッチング工程により除去する請求項１に記載のナンドフラッシュメモリ素子の製造方法。
  5. 前記バッファ酸化膜の除去工程時に、前記素子分離膜の側面が一部除去される請求項１に記載のナンドフラッシュメモリ素子の製造方法。
  6. 前記スペーサは
    前記バッファ酸化膜が除去された結果物の上部にシリコン膜を形成した後、前記シリコン膜を全面エッチングして前記素子分離膜の側面に形成される請求項１に記載のナンドフラッシュメモリ素子の製造方法。
  7. 前記シリコン膜は、ドープされた非結晶シリコン膜を用いて１００Å〜３００Åの厚さで形成する請求項６に記載のナンドフラッシュメモリ素子の製造方法。
  8. 前記シリコン膜の全面エッチング工程時に過度にエッチングして前記第１のポリシリコン膜の上部を一部エッチングする請求項１または６に記載のナンドフラッシュメモリ素子の製造方法。
JP2007004247A 2006-06-28 2007-01-12 ナンドフラッシュメモリ素子の製造方法 Pending JP2008010817A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058548A KR100799030B1 (ko) 2006-06-28 2006-06-28 낸드 플래시 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
JP2008010817A true JP2008010817A (ja) 2008-01-17

Family

ID=38877195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007004247A Pending JP2008010817A (ja) 2006-06-28 2007-01-12 ナンドフラッシュメモリ素子の製造方法

Country Status (4)

Country Link
US (1) US20080003744A1 (ja)
JP (1) JP2008010817A (ja)
KR (1) KR100799030B1 (ja)
CN (1) CN100477169C (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885891B1 (ko) * 2007-04-30 2009-02-26 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
TWI355087B (en) * 2008-04-10 2011-12-21 Nanya Technology Corp Two bits u-shape memory structure and method of ma
CN104658979B (zh) * 2013-11-19 2017-11-03 中芯国际集成电路制造(上海)有限公司 快闪存储器及其形成方法
US9252153B1 (en) * 2014-09-22 2016-02-02 Macronix International Co., Ltd. Method of word-line formation by semi-damascene process with thin protective conductor layer
KR20160148876A (ko) * 2015-06-17 2016-12-27 엘지전자 주식회사 예약된 시점에 결제를 승인할 수 있는 이동 단말기 및 그 제어 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570242B1 (en) * 1997-11-20 2003-05-27 Texas Instruments Incorporated Bipolar transistor with high breakdown voltage collector
KR20010003086A (ko) * 1999-06-21 2001-01-15 윤종용 플로팅 게이트 형성 방법
US6544844B2 (en) * 1999-10-08 2003-04-08 Macronix International Co., Ltd. Method for forming a flash memory cell having contoured floating gate surface
US6248631B1 (en) * 1999-10-08 2001-06-19 Macronix International Co., Ltd. Method for forming a v-shaped floating gate
US6326263B1 (en) * 2000-08-11 2001-12-04 United Microelectronics Corp. Method of fabricating a flash memory cell
US6627947B1 (en) * 2000-08-22 2003-09-30 Lattice Semiconductor Corporation Compact single-poly two transistor EEPROM cell
US20020130357A1 (en) * 2001-03-14 2002-09-19 Hurley Kelly T. Self-aligned floating gate flash cell system and method
US6596589B2 (en) * 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
KR20020091984A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 자기 정렬형 플래시 메모리 장치 및 그 형성 방법
JP4424886B2 (ja) * 2002-03-20 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及びその製造方法
KR20030094443A (ko) * 2002-06-04 2003-12-12 주식회사 하이닉스반도체 플래시 메모리 셀의 플로팅 게이트 형성 방법
US7122415B2 (en) * 2002-09-12 2006-10-17 Promos Technologies, Inc. Atomic layer deposition of interpoly oxides in a non-volatile memory device
US20060068535A1 (en) * 2004-09-04 2006-03-30 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US8008701B2 (en) * 2004-12-22 2011-08-30 Giorgio Servalli Method of making a floating gate non-volatile MOS semiconductor memory device with improved capacitive coupling and device thus obtained
JP2007299975A (ja) * 2006-05-01 2007-11-15 Renesas Technology Corp 半導体装置およびその製造方法
US7592036B2 (en) * 2006-05-16 2009-09-22 Macronix International Co., Ltd. Method for manufacturing NAND flash memory
KR100833438B1 (ko) * 2006-09-13 2008-05-29 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
CN100477169C (zh) 2009-04-08
KR20080000771A (ko) 2008-01-03
US20080003744A1 (en) 2008-01-03
KR100799030B1 (ko) 2008-01-28
CN101097894A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
KR100799024B1 (ko) 낸드 플래시 메모리 소자의 제조방법
US7141456B2 (en) Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers
KR100680456B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
US7659159B2 (en) Method of manufacturing a flash memory device
JP2007180482A (ja) フラッシュメモリ素子の製造方法
TW201810623A (zh) 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法
US7803691B2 (en) Nonvolatile memory device and method for fabricating the same
KR20080022363A (ko) 낸드 플래시 메모리 소자의 제조방법
JP2006319202A (ja) 半導体集積回路装置及びその製造方法
JP2006049915A (ja) 不揮発性メモリ素子及びその製造方法
KR20070059732A (ko) 플래쉬 메모리 및 그 제조 방법
US7977191B2 (en) Method for fabricating flash memory device
JP2008010817A (ja) ナンドフラッシュメモリ素子の製造方法
JP2007134669A (ja) フラッシュメモリ素子及びその製造方法
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
JP2009188204A (ja) フラッシュメモリ及びその製造方法
JP5030049B2 (ja) フラッシュメモリ素子、その駆動方法および製造方法
US20120292684A1 (en) Non-volatile memory device and method for fabricating the same
KR20070118348A (ko) 불휘발성 메모리 장치의 제조 방법
KR20090092927A (ko) 반도체 메모리 소자 및 이의 제조 방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
KR20080039025A (ko) 비휘발성 메모리 소자의 제조 방법
TW202023033A (zh) 非揮發性記憶體結構及其製造方法
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법