JP2006049915A - 不揮発性メモリ素子及びその製造方法 - Google Patents
不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2006049915A JP2006049915A JP2005227147A JP2005227147A JP2006049915A JP 2006049915 A JP2006049915 A JP 2006049915A JP 2005227147 A JP2005227147 A JP 2005227147A JP 2005227147 A JP2005227147 A JP 2005227147A JP 2006049915 A JP2006049915 A JP 2006049915A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- forming
- film
- active region
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 25
- 238000005498 polishing Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 3
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】 この素子は半導体基板に形成されて活性領域を限定する複数個のトレンチと前記トレンチに満たされた素子分離膜とを含む。前記活性領域上に浮遊ゲートパターンが形成される。前記浮遊ゲートパターンは前記素子分離膜の上部まで伸張されている。前記浮遊ゲートパターンと前記活性領域との間にトンネル絶縁膜が介在され、制御ゲートパターンが前記浮遊ゲートパターン上に形成されている。前記浮遊ゲートパターンと前記制御ゲートパターンとの間にはゲート層間誘電膜が介在される。素子分離膜は等方性エッチングと異方性エッチングとを順次に実施して前記浮遊ゲートパターンの側壁に整列された境界を有し、前記浮遊ゲートパターンより低く凹んだ領域を形成する。
【選択図】 図5
Description
10a 活性領域
12 バッファ酸化膜
14 ハードマスクパターン
16 トレンチ
18 素子分離膜
18r 凹んだ領域
20 トンネル絶縁膜
22 浮遊ゲートパターン
24 ゲート層間誘電膜
26 制御ゲート膜
Claims (19)
- 半導体基板と、
活性領域を限定するトレンチと、
前記トレンチに満たされた素子分離膜と、
前記活性領域上に形成されたトンネル絶縁膜と、
前記活性領域のトンネル絶縁膜上に形成された複数個の浮遊ゲートと、
前記浮遊ゲートと前記素子分離膜上に伸長されたゲート層間誘電膜と、
前記ゲート層間誘電膜上に形成されて前記活性領域の上部を通る制御ゲート電極と、
前記トレンチ内で周辺領域の上部面より低く凹んだ素子分離膜のリセス領域を含み、前記リセス領域のエッジは隣接した浮遊ゲートの側壁に整列されることを特徴とする不揮発性記憶装置。 - 前記素子分離膜のリセス領域の対向するエッジは互いに隣接して向き合う浮遊ゲートの側壁に整列されることを特徴とする請求項1に記載の不揮発性記憶装置。
- 前記リセス領域の上部面は前記活性領域の上部面より低いことを特徴とする請求項1に記載の不揮発性記憶装置。
- 前記浮遊ゲートパターンは活性領域より幅が広く、前記浮遊ゲートパターンの端は前記素子分離膜上に一部重畳されることを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記浮遊ゲートの下部面のエッジは前記素子分離膜に接することを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記素子分離膜は前記ゲート層間誘電膜と前記活性領域の側壁部分の間に介在されることを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記ゲート層間誘電膜は前記浮遊ゲートの側壁に接することを特徴とする請求項1に記載の不揮発性メモリ素子。
- 半導体基板に活性領域を限定するトレンチを形成する段階と、
前記トレンチを満たす素子分離膜を形成する段階と、
前記活性領域上にトンネル絶縁膜を形成する段階と、
前記活性領域の上部のトンネル絶縁膜上に複数個の浮遊ゲートを形成する段階と、
前記素子分離膜の一部分を除去して前記浮遊ゲートの側壁を露出させる段階と、
前記素子分離膜を凹めて周辺の他の部分より上部面が低く、そのエッジが隣接した浮遊ゲートの側壁に整列されたリセス領域を形成する段階と、
前記浮遊ゲート及び前記素子分離膜上にゲート層間誘電膜を形成する段階と、
前記ゲート層間誘電膜上に前記浮遊ゲートの上部を通る制御ゲート電極を形成する段階とを含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記素子分離膜を凹める段階において、前記素子分離膜を凹めて対向するエッジが隣接した浮遊ゲートの向き合う側壁に整列されることを特徴とする請求項8に記載の不揮発性メモリ素子の製造方法。
- 前記リセス領域の上部面は前記活性領域の上部面より低いことを特徴とする請求項8に記載の不揮発性メモリ素子の製造方法。
- 半導体基板に活性領域を限定するトレンチを形成する段階と、
前記トレンチを満たす素子分離膜を形成する段階と、
前記活性領域上にトンネル絶縁膜を形成する段階と、
前記活性領域の上部のトンネル絶縁膜上に複数個の浮遊ゲートを形成する段階と、
前記浮遊ゲートの間の素子分離膜の一部分を等方性エッチングして前記浮遊ゲートの側壁を一部露出させる段階と、
前記浮遊ゲートの間の素子分離膜の他の一部を異方性エッチングして前記浮遊ゲートの側壁を完全に露出させる段階と、
前記浮遊ゲート及び前記素子分離膜上にゲート層間誘電膜を形成する段階と、
前記ゲート層間誘電膜上に前記浮遊ゲートの上部を通る制御ゲート電極を形成する段階とを含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記トレンチを形成する段階は、
半導体基板上にハードマスクパターンを形成する段階と、
前記ハードマスクパターンをエッチングマスクとして使用して前記基板をエッチングする段階と、
前記トレンチ及び前記ハードマスクパターンの間に満たされた素子分離膜を形成する段階とを含み、
前記トンネル絶縁膜を形成する段階は、
前記ハードマスクパターンを除去して半導体基板を露出させる段階と、
前記露出された基板にトンネル絶縁膜を形成する段階とを含み、
前記複数個の浮遊ゲートを形成する段階は、
前記基板の全面に導電膜を形成する段階と、
前記素子分離膜が露出されるように前記導電膜を研磨する段階とを含むことを特徴とする請求項11に記載の不揮発性メモリ素子の製造方法。 - 前記浮遊ゲートを形成する段階は、
前記素子分離膜の一部を除去して前記活性領域を横切り、前記トレンチの一部分に重畳されたオープニングを形成する段階をさらに含み、前記導電膜は前記オープニングに形成されることを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。 - 前記浮遊ゲートを形成する段階は、
前記活性領域の幅より広い浮遊ゲートを形成する段階を含み、
前記浮遊ゲートのエッジは前記素子分離膜上に一部重畳されることを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。 - 前記素子分離膜の一部を異方性エッチングする段階において、前記異方性エッチングは前記トンネル絶縁膜が露出される前に終了することを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。
- 前記素子分離膜を等方性エッチングする段階において、前記浮遊ゲートをエッチングマスクとして使用して前記素子分離膜をエッチングすることを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。
- 前記浮遊ゲートをエッチングマスクとして使用して前記素子分離膜をエッチングする段階において、
前記トレンチ内の素子分離膜を凹めて周辺の他の素子分離膜の上部面より上部面が低く、そのエッジが隣接した浮遊ゲートの側壁に整列されたリセス領域を形成することを特徴とする請求項16に記載の不揮発性メモリ素子の製造方法。 - 前記素子分離膜の上部面は前記浮遊ゲートの下部面より低いことを特徴とする請求項17に記載の不揮発性メモリ素子の製造方法。
- 前記ゲート層間誘電膜は前記リセス領域を含む素子分離膜上に形成されて前記素子分離膜によって前記活性領域から離隔されることを特徴とする請求項17に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0061472 | 2004-08-04 | ||
KR1020040061472A KR100590220B1 (ko) | 2004-08-04 | 2004-08-04 | 비휘발성 메모리 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049915A true JP2006049915A (ja) | 2006-02-16 |
JP5322369B2 JP5322369B2 (ja) | 2013-10-23 |
Family
ID=36703709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227147A Expired - Fee Related JP5322369B2 (ja) | 2004-08-04 | 2005-08-04 | 不揮発性メモリ素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7242054B2 (ja) |
JP (1) | JP5322369B2 (ja) |
KR (1) | KR100590220B1 (ja) |
CN (1) | CN100472759C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748559B1 (ko) | 2006-08-09 | 2007-08-10 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조 방법 |
JP2011049361A (ja) * | 2009-08-27 | 2011-03-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5848264A (en) * | 1996-10-25 | 1998-12-08 | S3 Incorporated | Debug and video queue for multi-processor chip |
KR100572330B1 (ko) * | 2004-09-15 | 2006-04-18 | 삼성전자주식회사 | 저항 패턴을 갖는 비휘발성 기억 소자 및 그 형성 방법 |
US7582530B2 (en) * | 2006-06-30 | 2009-09-01 | Intel Corporation | Managing floating gate-to-floating gate spacing to support scalability |
KR100937818B1 (ko) * | 2007-08-20 | 2010-01-20 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
US7923767B2 (en) * | 2007-12-26 | 2011-04-12 | Sandisk Corporation | Non-volatile storage with substrate cut-out and process of fabricating |
US20160181435A1 (en) * | 2014-12-22 | 2016-06-23 | Wafertech, Llc | Floating gate transistors and method for forming the same |
CN107919359B (zh) * | 2016-10-09 | 2021-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244275A (ja) | 1993-02-17 | 1994-09-02 | Canon Inc | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 |
JPH1154633A (ja) | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH1174489A (ja) * | 1997-06-16 | 1999-03-16 | Mitsubishi Electric Corp | トレンチ分離を用いる不揮発性半導体記憶装置およびその製造方法 |
JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2002359308A (ja) * | 2001-06-01 | 2002-12-13 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2003197789A (ja) * | 2001-12-22 | 2003-07-11 | Hynix Semiconductor Inc | フラッシュメモリセルの自己整列フローティングゲート形成方法 |
WO2004001824A1 (en) * | 2002-06-20 | 2003-12-31 | Koninklijke Philips Electronics N.V. | Conductive spacers extended floating gates |
JP2004172488A (ja) * | 2002-11-21 | 2004-06-17 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004207680A (ja) * | 2002-12-23 | 2004-07-22 | Hynix Semiconductor Inc | フラッシュメモリ素子のフローティングゲート形成方法 |
US20040145007A1 (en) * | 2003-01-24 | 2004-07-29 | Renesas Technology Corp. | Non-volatile semiconductor memory device and method of fabricating the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034393A (en) * | 1997-06-16 | 2000-03-07 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device using trench isolation and manufacturing method thereof |
JP2003168749A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 不揮発性半導体記憶装置及びその製造方法 |
KR20030048957A (ko) | 2001-12-13 | 2003-06-25 | 주식회사 하이닉스반도체 | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 |
JP2004022819A (ja) | 2002-06-17 | 2004-01-22 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100466819B1 (ko) | 2002-06-29 | 2005-01-24 | 주식회사 하이닉스반도체 | 반도체 플래시 메모리 셀의 제조방법 |
JP2005085996A (ja) * | 2003-09-09 | 2005-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-08-04 KR KR1020040061472A patent/KR100590220B1/ko not_active IP Right Cessation
-
2005
- 2005-07-26 US US11/190,314 patent/US7242054B2/en active Active
- 2005-08-04 CN CNB2005100885472A patent/CN100472759C/zh not_active Expired - Fee Related
- 2005-08-04 JP JP2005227147A patent/JP5322369B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-29 US US11/807,544 patent/US7510934B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244275A (ja) | 1993-02-17 | 1994-09-02 | Canon Inc | 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法 |
JPH1174489A (ja) * | 1997-06-16 | 1999-03-16 | Mitsubishi Electric Corp | トレンチ分離を用いる不揮発性半導体記憶装置およびその製造方法 |
JPH1154633A (ja) | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2002359308A (ja) * | 2001-06-01 | 2002-12-13 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2003197789A (ja) * | 2001-12-22 | 2003-07-11 | Hynix Semiconductor Inc | フラッシュメモリセルの自己整列フローティングゲート形成方法 |
WO2004001824A1 (en) * | 2002-06-20 | 2003-12-31 | Koninklijke Philips Electronics N.V. | Conductive spacers extended floating gates |
JP2004172488A (ja) * | 2002-11-21 | 2004-06-17 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004207680A (ja) * | 2002-12-23 | 2004-07-22 | Hynix Semiconductor Inc | フラッシュメモリ素子のフローティングゲート形成方法 |
US20040145007A1 (en) * | 2003-01-24 | 2004-07-29 | Renesas Technology Corp. | Non-volatile semiconductor memory device and method of fabricating the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748559B1 (ko) | 2006-08-09 | 2007-08-10 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조 방법 |
US7842569B2 (en) | 2006-08-09 | 2010-11-30 | Samsung Electronics Co., Ltd. | Flash memory device and method of fabricating the same |
JP2011049361A (ja) * | 2009-08-27 | 2011-03-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8278717B2 (en) | 2009-08-27 | 2012-10-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US20060027856A1 (en) | 2006-02-09 |
KR100590220B1 (ko) | 2006-06-19 |
JP5322369B2 (ja) | 2013-10-23 |
CN1758429A (zh) | 2006-04-12 |
US7510934B2 (en) | 2009-03-31 |
CN100472759C (zh) | 2009-03-25 |
US20070231989A1 (en) | 2007-10-04 |
US7242054B2 (en) | 2007-07-10 |
KR20060012815A (ko) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4570240B2 (ja) | 半導体素子及びその製造方法 | |
JP5322369B2 (ja) | 不揮発性メモリ素子の製造方法 | |
KR100684886B1 (ko) | 플래시 기억 장치 및 그 제조 방법 | |
TWI641114B (zh) | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 | |
JP2007036260A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2004221601A (ja) | 多重ゲート絶縁膜を有する半導体素子の製造方法及びそれにより製造された半導体素子 | |
JP4250616B2 (ja) | 半導体集積回路装置及びその製造方法 | |
KR100807112B1 (ko) | 플래쉬 메모리 및 그 제조 방법 | |
KR100439025B1 (ko) | 플래쉬 메모리의 부유 전극의 형성 방법 | |
KR100870339B1 (ko) | 플래시 메모리 소자의 제조방법 | |
JP2006093230A (ja) | 不揮発性半導体記憶装置 | |
US7541243B2 (en) | Methods of forming integrated circuit devices having gate electrodes formed on non-uniformly thick gate insulating layers | |
TWI744868B (zh) | 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 | |
US20080003744A1 (en) | Method of manufacturing nand flash memory device | |
JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
US7535050B2 (en) | Memory structure with high coupling ratio | |
JP2010109019A (ja) | 半導体装置およびその製造方法 | |
JP2011035268A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP2010103228A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
KR101048957B1 (ko) | 낸드 플래쉬 메모리 소자 및 그의 제조 방법 | |
KR100912992B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
JP2009088143A (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR20070013892A (ko) | 비휘발성 기억 장치 및 그 제조 방법 | |
JP2010021237A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120817 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120824 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |