CN104979172A - 一种etox结构的闪存的浮栅及其制作方法 - Google Patents
一种etox结构的闪存的浮栅及其制作方法 Download PDFInfo
- Publication number
- CN104979172A CN104979172A CN201410129491.XA CN201410129491A CN104979172A CN 104979172 A CN104979172 A CN 104979172A CN 201410129491 A CN201410129491 A CN 201410129491A CN 104979172 A CN104979172 A CN 104979172A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- shallow trench
- mask layer
- trench isolation
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种ETOX结构的闪存的浮栅及其制作方法，其中，所述制作方法包括：形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离；去除部分硬掩膜层结构，露出所述浅沟槽隔离的第一部分；横向去除部分所述浅沟槽隔离的第一部分；去除剩余部分硬掩膜层结构；在所述有源区中形成阱区，然后去除所述衬垫氧化层结构，得到所述浅沟槽隔离间的第一沟槽；在所述第一沟槽内依次形成隧道氧化层以及浮栅。本发明可以使形成在浅沟槽隔离间的第一沟槽的开口增大并可以使其深宽比减小，因而可以防止在第一沟槽中形成浮栅时出现空洞，从而可以提高ETOX结构的闪存的良品率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种ETOX结构的闪存的浮栅及其制作方法。
背景技术
ETOX（EPROM with Tunnel Oxide或者Erasable Programmable Read OnlyMemory with Tunnel Oxide，可擦除可编程只读寄存器隧道氧化层）结构的闪存属于一种非易失性闪存，其特点是应用程序可以直接在闪存内运行，不必再把代码读到系统随机存储器中，从而使其具有较高的传输效率，因此，该结构的闪存的应用比较广泛。
现有ETOX结构的闪存的工艺在65nm节点，并且大部分此结构的闪存的多晶硅(Polysilicon)浮栅(Floating Gate)是采用有源区（Active Area）自对准（Self-Alignment）的方式来形成。这种方式是在去除有源区上的硬掩膜层（Hard Mask）结构的同时保留两侧的浅沟槽隔离(Shallow Trench Isolation，简称STI)以形成由有源区定义的沟槽，这样可以在沟槽内沉积多晶硅形成浮栅，换句话说，该沟槽可以决定后续由多晶硅形成浮栅的区域以及形状。如果沟槽深宽比过大，会导致多晶硅在沟槽内形成空洞（Void）,从而会使相应的ETOX结构的闪存的良品率降低。
发明内容
有鉴于此，本发明实施例提供一种ETOX结构的闪存的浮栅及其制作方法，以解决现有技术中形成浮栅的沟槽的深宽比过大而造成ETOX结构的闪存的良品率降低的技术问题。
第一方面，本发明实施例提供一种ETOX结构的闪存的浮栅的制作方法，包括：
形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离；
去除部分硬掩膜层结构，露出所述浅沟槽隔离的第一部分；
横向去除部分所述浅沟槽隔离的第一部分；
去除剩余部分硬掩膜层结构；
在所述有源区中形成阱区，然后去除所述衬垫氧化层结构，得到所述浅沟槽隔离间的第一沟槽；
在所述第一沟槽内依次形成隧道氧化层以及浮栅。
进一步地，在形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离之前，包括：
在衬底上依次形成衬垫氧化层、硬掩膜层。
进一步地，形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离，包括：
在所述硬掩膜层上形成光刻胶层；
对所述光刻胶层进行光刻，露出部分所述硬掩膜层；
刻蚀露出的硬掩膜层、衬垫氧化层以及部分衬底，刻蚀掉的部分形成第二沟槽，未被刻蚀掉的硬掩膜层、衬垫氧化层以及衬底分别形成硬掩膜层结构、衬垫氧化层结构以及有源区；
去除所述光刻胶层；
填充所述第二沟槽，并得到所述浅沟槽隔离。
进一步地，所述硬掩膜层的材料为氮化硅。
进一步地，去除部分硬掩膜层结构和去除剩余部分硬掩膜层结构所用的腐蚀溶液均为磷酸溶液。
进一步地，所述浅沟槽隔离的材料为二氧化硅。
进一步地，横向去除部分所述浅沟槽隔离的第一部分所用的腐蚀溶液为稀氢氟酸。
进一步地，所述阱区包括深N型阱区和P型阱区，其中，所述P型阱区形成在所述深N型阱区上；
所述深N型阱区和所述P型阱区通过对所述有源区进行掺杂来依次形成。
进一步地，在所述第一沟槽内依次形成隧道氧化层以及浮栅，包括：
在所述第一沟槽内依次形成隧道氧化层和浮栅层；
对所述浮栅层进行平坦化至所述浅沟槽隔离表面，并得到所述浮栅。
进一步地，在所述第一沟槽内依次形成隧道氧化层以及浮栅之后，包括：
沿纵向对所述浅沟槽隔离进行刻蚀，形成第三沟槽；
在所述第三沟槽内壁和所述浮栅表面上形成电介质层；
在所述电介质层上形成控制栅。
第二方面，本发明实施例还提供一种ETOX结构的闪存的浮栅，所述ETOX结构的闪存的浮栅由上述第一方面的ETOX结构的闪存的浮栅的制作方法制得。
本发明实施例提供的ETOX结构的闪存的浮栅及其制作方法，通过在有源区和浅沟槽隔离形成后，将有源区上的硬掩膜层结构分两步去除，且在两步之间对露出的浅沟槽隔离的第一部分沿横向部分去除，这样可以使后续形成在浅沟槽隔离间的第一沟槽的开口增大并可以使其深宽比减小，因而可以防止在第一沟槽中形成浮栅时出现空洞，从而可以提高ETOX结构的闪存的良品率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是本发明实施例的一种ETOX结构的闪存的浮栅的制作方法的流程图；
图2a-图2h是本发明实施例的ETOX结构的闪存的浮栅的制作方法中各阶段的结构剖面示意图；
图3a-图3e是实现图1中步骤S101的各阶段的结构剖面示意图；
图4a-图4b是实现图1中步骤S106的各阶段的结构剖面示意图。
图中的附图标记所分别指代的技术特征为：
21、衬底；22、衬垫氧化层；22’、衬垫氧化层结构；23、硬掩膜层；23’、硬掩膜层结构；24、有源区；25、浅沟槽隔离；251、浅沟槽隔离的第一部分；252、浅沟槽隔离的第二部分；26、阱区；261、深N型阱区；262、P型阱区；27、隧道氧化层；28、浮栅层；28’、浮栅；29、电介质层；210、控制栅；31、光刻胶层；
A、第一沟槽；B、第二沟槽；C、第三沟槽。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种ETOX结构的闪存的浮栅的制作方法。图1是本发明实施例的ETOX结构的闪存的浮栅的制作方法的流程图；图2a-图2h是本发明实施例的ETOX结构的闪存的浮栅的制作方法中各阶段的结构剖面示意图。如图1和图2a-图2h所示，ETOX结构的闪存的浮栅的制作方法包括：
S101、形成硬掩膜层结构23’、衬垫氧化层结构22’、有源区24以及浅沟槽隔离25。
参见图2b，形成硬掩膜层结构23’、衬垫氧化层结构22’、有源区24以及浅沟槽隔离25。其中，有源区24形成在衬底中，衬垫氧化层结构22’和硬掩膜层结构23’依次在有源区24的上方，而浅沟槽隔离25可以对相邻有源区24起到隔离的作用。
可选地，在形成硬掩膜层结构23’、衬垫氧化层结构22’、有源区24以及浅沟槽隔离25之前，即本步骤之前，包括：在衬底21上依次形成衬垫氧化层22、硬掩膜层23，参见图2a。其中，衬垫氧化层22的材料可以为二氧化硅。并且衬垫氧化层22和硬掩膜层23可以利用本领域公知的沉积或者外延生长等技术形成，其中，沉积包括但不限于物理气相沉积（Physical VaporDeposition，简称PVD）或者化学气相沉积（Chemical Vapor Deposition，简称CVD）。
图3a-图3e是实现图1中步骤S101的各阶段的结构剖面示意图。进一步地，参见图3a-图3e，形成硬掩膜层结构23’、衬垫氧化层结构22’、有源区24以及浅沟槽隔离25，即本步骤，具体可以包括：在所述硬掩膜层23上形成光刻胶层31，参见图3a；对所述光刻胶层31进行光刻，露出部分所述硬掩膜层23，参见图3b；刻蚀露出的硬掩膜层23、衬垫氧化层22以及部分衬底21，刻蚀掉的部分形成第二沟槽B，未被刻蚀掉的硬掩膜层23、衬垫氧化层22以及衬底21分别形成硬掩膜层结构23’、衬垫氧化层结构22’以及有源区24，参见图3c；去除所述光刻胶层31，参见图3d；填充所述第二沟槽B，并得到所述浅沟槽隔离25，参见图3e。
可选地，所述硬掩膜层23的材料可以为氮化硅。
可选地，所述浅沟槽隔离25的材料可以为二氧化硅。填充所述第二沟槽B的过程，就是以二氧化硅为材料的浅沟槽隔离25形成的过程。浅沟槽隔离25可以利用本领域公知的沉积或者外延生长等技术形成，其中，沉积包括但不限于物理气相沉积（PVD）或者化学气相沉积（CVD）。
S102、去除部分硬掩膜层结构23’，露出浅沟槽隔离的第一部分251。
参见图2c，去除部分硬掩膜层结构23’，露出所述浅沟槽隔离的第一部分251。其中，未露出的浅沟槽隔离的部分为浅沟槽隔离的第二部分252。在图2c中，用位于浅沟槽隔离中的虚线来分隔浅沟槽隔离的第一部分251和第二部分252，其中，位于虚线以上的浅沟槽隔离的部分为第一部分251，位于虚线以下的浅沟槽隔离部分为第二部分252。
需要说明的是，在现有技术中，硬掩膜层结构是一次性地去除的。而在本实施例中，硬掩膜层结构23’分两次去除。在本步骤中，先第一次去除部分硬掩膜层结构23’。
可选地，去除部分硬掩膜层结构23’所用的腐蚀溶液可以为磷酸溶液。如上所述，硬掩膜层23的材料可以为氮化硅，即硬掩膜层结构23’的材料可以为氮化硅，因此，在去除部分硬掩膜层结构23’时可以选择磷酸溶液作为腐蚀溶液。
S103、横向去除部分所述浅沟槽隔离的第一部分251。
参见图2d，横向去除部分所述浅沟槽隔离的第一部分251。需要说明的是，所述“横向”在图2d中为与衬垫氧化层22和硬掩膜层23形成的方向相垂直的方向。并且用位于浅沟槽隔离的第一部分251两侧的虚线包围的部分表示横向去掉的部分。
可选地，横向去除部分所述浅沟槽隔离的第一部分251所用的腐蚀溶液可以为稀氢氟酸。如上所述，浅沟槽隔离25的材料可以为二氧化硅，因此，在横向去除部分浅沟槽隔离的第一部分251时，可以采用稀氢氟酸作为腐蚀溶液。
通过在步骤S102的基础上，横向去除部分浅沟槽隔离的第一部分251，可可以使后续形成在浅沟槽隔离25间的第一沟槽A的开口增大，并可以使其深宽比比现有技术的相应的沟槽的深宽比减小，有效地增大了制程的能力范围，这样可以防止在第一沟槽A中形成浮栅时出现空洞，从而可以提高ETOX结构的闪存的良品率。
S104、去除剩余部分硬掩膜层结构23’。
参见图2e，去除剩余部分硬掩膜层结构23’。可选地，去除剩余部分硬掩膜层结构23’所用的腐蚀溶液可以为磷酸溶液。
需要说明的是，在步骤S103中，由于浅沟槽隔离25的材料也可以为二氧化硅，因此，可以采用稀氢氟酸作为腐蚀溶液横向去除部分浅沟槽隔离的第一部分251。又由于衬垫氧化层结构22’的材料可以为二氧化硅，因此，为了防止稀氢氟酸对衬垫氧化层结构22’的腐蚀，甚至对有源区24造成腐蚀，将可以采用氮化硅作为材料且不易被稀氢氟酸腐蚀的硬掩膜层结构23’分两次进行去除，第一次去除是在S102步骤中去除部分硬掩膜层结构23’，而剩余部分硬掩膜层结构23’在进行步骤S103时可以对衬垫氧化层结构22’起到保护作用，在步骤S103执行完后，再进行第二次去除，即在本步骤中去除剩余部分硬掩膜层结构23’。
S105、在有源区21中形成阱区26，然后去除衬垫氧化层结构22’，得到浅沟槽隔离25间的第一沟槽A。
参见图2f，在有源区21中形成阱区26，然后去除衬垫氧化层结构22’，得到浅沟槽隔离25间的第一沟槽A。进一步地，所述阱区26包括深N型阱区261和P型阱区262，其中，所述P型阱区262形成在所述深N型阱区261上；所述深N型阱区261和所述P型阱区262可以通过对所述有源区21进行掺杂来依次形成。
由于衬垫氧化层结构22’的材料可以为二氧化硅，因此，去除衬垫氧化层结构22’可以采用稀氢氟酸作为腐蚀溶液。
S106、在第一沟槽A内依次形成隧道氧化层27以及浮栅28’。
参见图2g，在第一沟槽A内依次形成隧道氧化层27以及浮栅28’。其中，隧道氧化层27的材料可以为二氧化硅；浮栅28’的材料可以为多晶硅。隧道氧化层27可以通过对阱区26表面进行氧化来形成。浮栅28’可以利用本领域公知的沉积或者外延生长等技术形成，其中，沉积包括但不限于物理气相沉积（PVD）或者化学气相沉积（CVD）。
图4a-图4b是实现图1中步骤S106的各阶段的结构剖面示意图。可选地，参见图4a-图4b，在所述第一沟槽A内依次形成隧道氧化层27以及浮栅28’，具体可以包括：在所述第一沟槽A内依次形成隧道氧化层27和浮栅层28，参见图4a；对所述浮栅层28进行平坦化至所述浅沟槽隔离25表面，并得到所述浮栅28’。其中，所述平坦化可以采用化学机械研磨（Chemical MechanicalPolishing，简称CMP）工艺技术。
可选地，参见图2h，在第一沟槽A内依次形成隧道氧化层27以及浮栅28’之后，包括：沿纵向对所述浅沟槽隔离25进行刻蚀，形成第三沟槽C；在所述第三沟槽C内壁和所述浮栅28’表面上形成电介质层29；在所述电介质29层上形成控制栅210。需要说明的是，所述“纵向”在图2h中为从浮栅28’到隧道氧化层27并与浮栅28’表面垂直的方向。优选地，沿纵向将浅沟槽隔离25刻蚀至高出隧道氧化层27的表面100埃到200埃的位置处。
所述控制栅210的材料可以为多晶硅；所述电介质层29用来分隔浮栅28’和控制栅210，它可以由氧化物-氮化物-氧化物（Oxide-Nitride-Oxide，简称ONO）来形成，例如二氧化硅-氮化硅-二氧化硅等。所述电介质层29和控制栅210可以利用本领域公知的沉积或者外延生长等技术形成，其中，沉积包括但不限于物理气相沉积（PVD）或者化学气相沉积（CVD）。
通过在步骤S106之后形成电介质层29和控制栅210，就形成了ETOX结构的闪存。
上述的ETOX结构的闪存的浮栅的制作方法，使形成在浅沟槽隔离25间的第一沟槽A的开口增大，并可以使其深宽比减小，这样不仅可以降低第一沟槽A的深宽比对形成浮栅的影响，还可以增加浮栅与控制栅间的耦合面积。该制作方法可以适用于65nm以及以下节点的闪存的制作工艺，甚至更适用于45nm节点的闪存的制作工艺。
本发明实施例还提供一种ETOX结构的闪存的浮栅。该ETOX结构的闪存的浮栅可以由上述的ETOX结构的闪存的浮栅的制作方法制得。
本发明实施例提供的ETOX结构的闪存的浮栅及其制作方法，通过在有源区和浅沟槽隔离形成后，将有源区上的硬掩膜层结构分两步去除，且在两步之间对露出的浅沟槽隔离的第一部分沿横向部分去除，这样可以使后续形成在浅沟槽隔离间的第一沟槽的开口增大并可以使其深宽比减小，因而可以防止在第一沟槽中形成浮栅时出现空洞，从而可以提高ETOX结构的闪存的良品率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种ETOX结构的闪存的浮栅的制作方法，其特征在于，包括：
形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离；
去除部分硬掩膜层结构，露出所述浅沟槽隔离的第一部分；
横向去除部分所述浅沟槽隔离的第一部分；
去除剩余部分硬掩膜层结构；
在所述有源区中形成阱区，然后去除所述衬垫氧化层结构，得到所述浅沟槽隔离间的第一沟槽；
在所述第一沟槽内依次形成隧道氧化层以及浮栅。
2.根据权利要求1所述的制作方法，其特征在于，在形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离之前，包括：
在衬底上依次形成衬垫氧化层、硬掩膜层。
3.根据权利要求2所述的制作方法，其特征在于，形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离，包括：
在所述硬掩膜层上形成光刻胶层；
对所述光刻胶层进行光刻，露出部分所述硬掩膜层；
刻蚀露出的硬掩膜层、衬垫氧化层以及部分衬底，刻蚀掉的部分形成第二沟槽，未被刻蚀掉的硬掩膜层、衬垫氧化层以及衬底分别形成硬掩膜层结构、衬垫氧化层结构以及有源区；
去除所述光刻胶层；
填充所述第二沟槽，并得到所述浅沟槽隔离。
4.根据权利要求3所述的制作方法，其特征在于，所述硬掩膜层的材料为氮化硅。
5.根据权利要求4所述的制作方法，其特征在于，去除部分硬掩膜层结构和去除剩余部分硬掩膜层结构所用的腐蚀溶液均为磷酸溶液。
6.根据权利要求3所述的制作方法，其特征在于，所述浅沟槽隔离的材料为二氧化硅。
7.根据权利要求6所述的制作方法，其特征在于，横向去除部分所述浅沟槽隔离的第一部分所用的腐蚀溶液为稀氢氟酸。
8.根据权利要求1所述的制作方法，其特征在于，所述阱区包括深N型阱区和P型阱区，其中，所述P型阱区形成在所述深N型阱区上；
所述深N型阱区和所述P型阱区通过对所述有源区进行掺杂来依次形成。
9.根据权利要求1所述的制作方法，其特征在于，在所述第一沟槽内依次形成隧道氧化层以及浮栅，包括：
在所述第一沟槽内依次形成隧道氧化层和浮栅层；
对所述浮栅层进行平坦化至所述浅沟槽隔离表面，并得到所述浮栅。
10.根据权利要求1所述的制作方法，其特征在于，在所述第一沟槽内依次形成隧道氧化层以及浮栅之后，包括：
沿纵向对所述浅沟槽隔离进行刻蚀，形成第三沟槽；
在所述第三沟槽内壁和所述浮栅表面上形成电介质层；
在所述电介质层上形成控制栅。
11.一种ETOX结构的闪存的浮栅，其特征在于，所述ETOX结构的闪存的浮栅由权利要求1-10中任一项所述的ETOX结构的闪存的浮栅的制作方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410129491.XA CN104979172B (zh) | 2014-04-01 | 2014-04-01 | 一种etox结构的闪存的浮栅及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410129491.XA CN104979172B (zh) | 2014-04-01 | 2014-04-01 | 一种etox结构的闪存的浮栅及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104979172A true CN104979172A (zh) | 2015-10-14 |
| CN104979172B CN104979172B (zh) | 2018-10-30 |
Family
ID=54275575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410129491.XA Active CN104979172B (zh) | 2014-04-01 | 2014-04-01 | 一种etox结构的闪存的浮栅及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104979172B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108717931A (zh) * | 2018-05-23 | 2018-10-30 | 武汉新芯集成电路制造有限公司 | 一种改善浮栅缺陷的方法及半导体结构 |
| CN110610856A (zh) * | 2019-09-20 | 2019-12-24 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060122139A (ko) * | 2005-05-25 | 2006-11-30 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| US20070202647A1 (en) * | 2005-12-30 | 2007-08-30 | Stmicroelectronics S.R.L. | Method for manufacturing non volatile memory cells integrated on a semiconductor substrate |
| CN100407376C (zh) * | 2005-06-13 | 2008-07-30 | 海力士半导体有限公司 | 制造闪存器件的浮置栅的方法 |
| CN101673703A (zh) * | 2009-09-22 | 2010-03-17 | 上海宏力半导体制造有限公司 | 浅槽隔离结构的制作方法 |
| CN102361021A (zh) * | 2011-09-28 | 2012-02-22 | 上海宏力半导体制造有限公司 | 一种嵌入式闪存的制作方法 |
-
2014
- 2014-04-01 CN CN201410129491.XA patent/CN104979172B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060122139A (ko) * | 2005-05-25 | 2006-11-30 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| CN100407376C (zh) * | 2005-06-13 | 2008-07-30 | 海力士半导体有限公司 | 制造闪存器件的浮置栅的方法 |
| US20070202647A1 (en) * | 2005-12-30 | 2007-08-30 | Stmicroelectronics S.R.L. | Method for manufacturing non volatile memory cells integrated on a semiconductor substrate |
| CN101673703A (zh) * | 2009-09-22 | 2010-03-17 | 上海宏力半导体制造有限公司 | 浅槽隔离结构的制作方法 |
| CN102361021A (zh) * | 2011-09-28 | 2012-02-22 | 上海宏力半导体制造有限公司 | 一种嵌入式闪存的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108717931A (zh) * | 2018-05-23 | 2018-10-30 | 武汉新芯集成电路制造有限公司 | 一种改善浮栅缺陷的方法及半导体结构 |
| US10784117B2 (en) | 2018-05-23 | 2020-09-22 | Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. | Defect relieving method for floating gate, and semiconductor structure |
| CN110610856A (zh) * | 2019-09-20 | 2019-12-24 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104979172B (zh) | 2018-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101813820B1 (ko) | 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성 | |
| US11239109B2 (en) | Semiconductor memory having reduced interference between bit lines and word lines | |
| US10847612B2 (en) | Method of manufacturing memory structure | |
| CN105336695A (zh) | 半导体器件的形成方法 | |
| CN105810640A (zh) | 一种3d nand源极选择管及其制作方法 | |
| JP2005530357A (ja) | 導電スペーサで拡張されたフローティングゲート | |
| CN104347517A (zh) | 半导体结构的形成方法 | |
| US7803691B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US7932159B2 (en) | Flash memory device and method of fabricating the same | |
| CN104752361A (zh) | 半导体结构的形成方法 | |
| US7575972B2 (en) | Method of manufacturing nonvolatile memory device | |
| CN106298472A (zh) | 半导体结构的形成方法 | |
| CN104979172A (zh) | 一种etox结构的闪存的浮栅及其制作方法 | |
| CN101740459A (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN101393896A (zh) | 快闪存储器的制造方法 | |
| US8012831B2 (en) | Method of forming isolation layer of flash memory device | |
| JP2007220892A (ja) | 半導体装置及びその製造方法 | |
| CN102709287A (zh) | 非挥发性记忆胞及其制造方法 | |
| CN102768979B (zh) | 制造非易失性存储器件的方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| US7879708B2 (en) | Apparatus and associated method for making a floating gate cell with increased overlay between the control gate and floating gate | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| JP2008042171A (ja) | フラッシュメモリ素子とその製造方法 | |
| CN106158610B (zh) | 浮栅结构、其制作方法及包括其的闪存 | |
| CN104979354A (zh) | 一种etox nor型闪存的结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP03 | Change of name, title or address |