CN102361021A - 一种嵌入式闪存的制作方法 - Google Patents
一种嵌入式闪存的制作方法 Download PDFInfo
- Publication number
- CN102361021A CN102361021A CN2011103012562A CN201110301256A CN102361021A CN 102361021 A CN102361021 A CN 102361021A CN 2011103012562 A CN2011103012562 A CN 2011103012562A CN 201110301256 A CN201110301256 A CN 201110301256A CN 102361021 A CN102361021 A CN 102361021A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- nitride layer
- flash memory
- layer
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种嵌入式闪存的制作方法，包括：将半导体衬底划分为闪存区域和逻辑区域，在半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在逻辑区域和闪存区域内分别形成浅沟槽；在浅沟槽内填充绝缘物，以形成浅沟槽隔离；在第一氮化硅层以及浅沟槽隔离上形成第二氮化硅层；在闪存区域形成凹槽；在第二氮化硅层上沉积有源多晶硅层，以在凹槽内形成源极；采用化学机械研磨平坦化处理所述有源多晶硅层；采用湿法刻蚀去除第一氮化硅层和第二氮化硅层；去除逻辑区域的浮栅多晶硅层，在逻辑区域形成CMOS结构，在闪存区域形成字线。本发明提供的嵌入式闪存的制作方法，节约了工艺制程的步骤，提高了去除第二氮化硅层的效率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种嵌入式闪存的制作方法。
背景技术
存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)和FRAM(铁电存储器)等，其中，闪存存储器即FLASH以及成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。
在集成电路内制作逻辑电路模块和闪存电路模块的过程中，图1A～1E为现有技术中嵌入式闪存制作方法所对应的剖面结构示意图。参照图1A，首先将半导体衬底10按形成功能分别划分为闪存区域11和逻辑区域12，在半导体衬底10上依次形成二氧化硅层121、浮栅多晶硅层122以及第一氮化硅层123，在所述逻辑区域12内采用光刻形成浅沟槽124，如图1A～1E所示，所述闪存区域11沿Y轴剖面，所述逻辑区域12沿X轴剖面，沿Y轴剖面的所述闪存区域11中并未示出浅沟槽，但在闪存区域11内确有浅沟槽，对此，本领域普通技术人员应该知晓；参照图1B，在所述浅沟槽124内填充绝缘物，以形成浅沟槽隔离125，形成浅沟槽隔离125后，第一氮化硅层123的作用已完成，需要去除。由于去除了第一氮化硅层123，浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，高度差为500A～600A；参照图1C，在浮栅多晶硅层122以及浅沟槽隔离125上沉积第二氮化硅层126，使闪存区域11进行离子注入以及在凹槽127内形成浮栅极侧墙127’的过程中，所述第二氮化硅层126能够作为硬掩膜保护所述逻辑区域12不受影响。在逻辑区域12中，由于浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，因此，覆盖在浅沟槽隔离125上的第二氮化硅比覆盖在浮栅多晶硅层122上的第二氮化硅高，高度差为500A～600A，即在逻辑区域12内第二氮化硅层126对应浮栅多晶硅的部分可以形成浅凹槽128；参照图1D，在第二氮化硅层126上沉积有源多晶硅层129，使有源多晶硅能够填充所述凹槽127，以形成源极；参照图1E，在逻辑区域12内第二氮化硅层126具有浅凹槽128，浅凹槽128内填充有500A～600A的有源多晶硅，因此采用化学机械研磨对有源多晶硅层129进行平坦化处理时，浅凹槽128内的有源多晶硅不容易去除，对逻辑区域12进行进一步制程时，采用湿法刻蚀去除第二氮化硅层126，在采用湿法刻蚀去除第二氮化硅层126的过程中，残留在浅凹槽128内的有源多晶硅会对去除第二氮化硅层126造成不良影响。
发明内容
本发明所要解决的技术问题是提供了一种嵌入式闪存的制作方法，以解决残余的有源多晶硅导致氮化硅层难以去除的问题。
为了解决上述技术问题，本发明的技术方案是：提供了一种嵌入式闪存的制作方法，包括：将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离；在所述第一氮化硅层以及所述浅沟槽隔离上形成第二氮化硅层；在所述闪存区域形成凹槽；在所述第二氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；采用化学机械研磨平坦化处理所述有源多晶硅层；采用湿法刻蚀去除所述第一氮化硅层和所述第二氮化硅层；去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。
进一步的，在所述凹槽侧壁上形成浮栅极侧墙，在所述浮栅极侧墙内形成源级。
进一步的，所述第一氮化硅层的厚度为800A～900A。
进一步的，所述第二氮化硅层的厚度为3700A～3800A。
进一步的，所述有源多晶硅层的厚度为1800A～1950A。
进一步的，所述第一氮化硅层表面比所述浅沟槽隔离的表面高。
进一步的，所述第一氮化硅层表面比所述浅沟槽隔离的表面高200A～250A。
本发明提供的嵌入式闪存的制作方法，在浅沟槽隔离形成后保留了第一氮化硅层，消除了由于浅沟槽隔离与浮栅多晶硅层之间的高度差所形成的第二氮化硅层具有的浅凹槽，从而避免了浅凹槽内残留的有源多晶硅致使第二氮化硅层不易去除的弊端。本发明提供的嵌入式闪存的制作方法，保留第一氮化硅层而与之后的第二氮化硅层一起去除，节约了工艺制程的步骤，并且由于第二氮化硅层不具有可以残留有源多晶硅的浅凹槽，从而提高了去除第二氮化硅层的效率。
附图说明
图1A～1E为现有技术中嵌入式闪存制作方法所对应的剖面结构示意图；
图2是本发明实施例提供的嵌入式闪存的制作方法的步骤流程图；
图3A～3E为本发明实施例提供的嵌入式闪存制作方法所对应的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种嵌入式闪存的制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的嵌入式闪存的制作方法，在浅沟槽隔离形成后保留了第一氮化硅层，消除了由于浅沟槽隔离与浮栅多晶硅层之间的高度差所形成的第二氮化硅层具有的浅凹槽，从而避免了浅凹槽内残留的有源多晶硅致使第二氮化硅层不易去除的弊端。本发明提供的嵌入式闪存的制作方法，保留第一氮化硅层而与之后的第二氮化硅层一起去除，节约了工艺制程的步骤，并且由于第二氮化硅层不具有可以残留有源多晶硅的浅凹槽，从而提高了去除第二氮化硅层的效率。
图2是本发明实施例提供的嵌入式闪存的制作方法的步骤流程图。参照图2，提供的一种嵌入式闪存的制作方法，包括：
S21、将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；
S22、在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离；
S23、在所述第一氮化硅层以及所述浅沟槽隔离上形成第二氮化硅层；
S24、在所述闪存区域形成凹槽；
S25、在所述第二氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；
S26、采用化学机械研磨平坦化处理所述有源多晶硅层；
S27、采用湿法刻蚀去除所述第一氮化硅层和所述第二氮化硅层；
S28、去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。
下面将结合剖面结构示意图对本发明的嵌入式闪存的制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
图3A～3E为本发明实施例提供的嵌入式闪存制作方法所对应的剖面结构示意图。参照图3A并结合步骤S21，将半导体衬底30划分为闪存区域31和逻辑区域32，在所述半导体衬底30上依次形成二氧化硅层321、浮栅多晶硅层322、第一氮化硅层323以及光刻胶层，利用光刻胶层对第一氮化硅层323、浮栅多晶硅层322、二氧化硅层321以及半导体衬底30进行光刻，在所述逻辑区域32和闪存区域31内分别形成浅沟槽324，光刻完成后去除光刻胶层。如图3A～3E所示，所述闪存区域31沿Y轴剖面，所述逻辑区域32沿X轴剖面，沿Y轴剖面的所述闪存区域31中并未示出浅沟槽，但在闪存区域31内确有浅沟槽，对此，本领域普通技术人员应该知晓。
参照图3B并结合步骤S22，在所述浅沟槽324内填充绝缘物，在本实施例中，所述绝缘物为二氧化硅，以形成浅沟槽隔离325，保留作为刻蚀停止层的第一氮化硅层323。利用化学机械掩膜对填充的绝缘物进行平坦化，去除第一氮化硅层323上的绝缘物，形成的浅沟槽隔离325表面比第一氮化硅层323的表面略低，在本实施例中，浅沟槽隔离325表面与第一氮化硅层323的表面之间的高度差为200A～250A。
参照图3C，并结合步骤S23和步骤S24，在所述第一氮化硅层323以及所述浅沟槽隔离325上形成第二氮化硅层326，在本实施例中，所述形成的第一氮化硅层323的厚度为800A～900A，所形成的第二氮化硅层326的厚度为3700A～3800A。所形成的第二氮化硅层326表面并不平整，第二氮化硅层326表面的最高处与最低处具有200A～250A的高度差，在所述闪存区域31形成凹槽327，并进行离子注入以及在凹槽327内形成浮栅极侧墙327’，在该过程中，所述第二氮化硅层326能够作为硬掩膜保护逻辑区域32不受影响。
参照图3D并结合步骤S25，在所述第二氮化硅层326上沉积有源多晶硅层329，以在所述凹槽327内形成源极。
参照图3E并结合步骤S26、步骤S27以及步骤S28，采用化学机械研磨平坦化处理所述有源多晶硅层329，由于第二氮化硅层326表面具有的高度差很小，在本实施例中为200A～250A，因此在平坦化处理有源多晶硅层329时，位于第二氮化硅层326表面最低处的有源多晶硅也能够被去除。采用湿法刻蚀去除所述第一氮化硅层323和所述第二氮化硅层326，由于第二氮化硅层326上没有有源多晶硅的残留，因此，湿法刻蚀能够正常进行。
最后，去除所述逻辑区域32的所述浮栅多晶硅层322，在所述逻辑区域32形成CMOS结构，在所述闪存区域31形成字线，所述工艺方法，本领域普通技术人员已悉知，在此不再赘述。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种嵌入式闪存的制作方法，其特征在于，包括：
将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；
在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离；
在所述第一氮化硅层以及所述浅沟槽隔离上形成第二氮化硅层；
在所述闪存区域形成凹槽；
在所述第二氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；
采用化学机械研磨平坦化处理所述有源多晶硅层；
采用湿法刻蚀去除所述第一氮化硅层和所述第二氮化硅层；
去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。
2.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，在所述凹槽侧壁上形成浮栅极侧墙，在所述浮栅极侧墙内形成源级。
3.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第一氮化硅层的厚度为800A～900A。
4.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第二氮化硅层的厚度为3700A～3800A。
5.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述有源多晶硅层的厚度为1800A～1950A。
6.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第一氮化硅层表面比所述浅沟槽隔离的表面高。
7.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第一氮化硅层表面比所述浅沟槽隔离的表面高200A～250A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110301256.2A CN102361021B (zh) | 2011-09-28 | 2011-09-28 | 一种嵌入式闪存的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110301256.2A CN102361021B (zh) | 2011-09-28 | 2011-09-28 | 一种嵌入式闪存的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102361021A true CN102361021A (zh) | 2012-02-22 |
| CN102361021B CN102361021B (zh) | 2016-10-19 |
Family
ID=45586302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110301256.2A Active CN102361021B (zh) | 2011-09-28 | 2011-09-28 | 一种嵌入式闪存的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102361021B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610508A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 浮栅的制作方法 |
| CN104979172A (zh) * | 2014-04-01 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种etox结构的闪存的浮栅及其制作方法 |
| CN106409833A (zh) * | 2016-10-19 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 嵌入式闪存的隔离方法和制备方法 |
| CN107369688A (zh) * | 2017-07-07 | 2017-11-21 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
| CN112382635A (zh) * | 2020-11-12 | 2021-02-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518090A (zh) * | 2003-01-23 | 2004-08-04 | ��ʿͨ��ʽ���� | 半导体器件的制造方法 |
| TW200507162A (en) * | 2003-08-01 | 2005-02-16 | Taiwan Semiconductor Mfg Co Ltd | Method to etch periphery and cell floating gate polysilicon layer separably |
| CN1719599A (zh) * | 2004-07-06 | 2006-01-11 | 三洋电机株式会社 | 半导体装置的制造方法 |
| KR20090080276A (ko) * | 2008-01-21 | 2009-07-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| KR20100006388A (ko) * | 2008-07-09 | 2010-01-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
-
2011
- 2011-09-28 CN CN201110301256.2A patent/CN102361021B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518090A (zh) * | 2003-01-23 | 2004-08-04 | ��ʿͨ��ʽ���� | 半导体器件的制造方法 |
| TW200507162A (en) * | 2003-08-01 | 2005-02-16 | Taiwan Semiconductor Mfg Co Ltd | Method to etch periphery and cell floating gate polysilicon layer separably |
| CN1719599A (zh) * | 2004-07-06 | 2006-01-11 | 三洋电机株式会社 | 半导体装置的制造方法 |
| KR20090080276A (ko) * | 2008-01-21 | 2009-07-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| KR20100006388A (ko) * | 2008-07-09 | 2010-01-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610508A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 浮栅的制作方法 |
| CN104979172A (zh) * | 2014-04-01 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种etox结构的闪存的浮栅及其制作方法 |
| CN106409833A (zh) * | 2016-10-19 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 嵌入式闪存的隔离方法和制备方法 |
| CN106409833B (zh) * | 2016-10-19 | 2019-01-22 | 武汉新芯集成电路制造有限公司 | 嵌入式闪存的隔离方法和制备方法 |
| CN107369688A (zh) * | 2017-07-07 | 2017-11-21 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
| CN107369688B (zh) * | 2017-07-07 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
| CN112382635A (zh) * | 2020-11-12 | 2021-02-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| CN112382635B (zh) * | 2020-11-12 | 2023-11-10 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102361021B (zh) | 2016-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5730772B2 (ja) | スプリットゲート・メモリセルの形成方法 | |
| US8901632B1 (en) | Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology | |
| US9831354B2 (en) | Split-gate flash memory having mirror structure and method for forming the same | |
| US10453849B2 (en) | Dynamic random access memory structure and method for forming the same | |
| CN105655286A (zh) | 半导体结构的形成方法 | |
| US10269823B2 (en) | Flash memory semiconductor device | |
| US9129855B2 (en) | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology | |
| CN102361021A (zh) | 一种嵌入式闪存的制作方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN110785845B (zh) | 嵌入式非易失性存储器器件及其制造方法 | |
| CN107658222B (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| US10199227B2 (en) | Method for fabricating a metal high-k gate stack for a buried recessed access device | |
| CN102361022A (zh) | 一种嵌入式闪存的制作方法 | |
| US9117695B1 (en) | Method for fabricating semiconductor device | |
| US11854823B2 (en) | Integrated circuit device | |
| US11424255B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN102332432B (zh) | 半导体集成器件制造方法 | |
| US8728886B2 (en) | Integrating formation of a replacement gate transistor and a non-volatile memory cell using a high-k dielectric | |
| US9620368B2 (en) | Method for fabricating non-volatile memory with ONO stack | |
| US20070262476A1 (en) | Method for providing STI structures with high coupling ratio in integrated circuit manufacturing | |
| CN110797341B (zh) | 闪存器件及其制作方法 | |
| CN114335004B (zh) | 一种1.5t sonos器件及其制备方法 | |
| US8574987B1 (en) | Integrating formation of a replacement gate transistor and a non-volatile memory cell using an interlayer dielectric | |
| CN115084013A (zh) | 半导体器件插塞形成方法及其半导体器件 | |
| KR101580172B1 (ko) | 임베디드 플래쉬 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140508 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140508 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |